JPS61139776A - Photoelectric switch - Google Patents

Photoelectric switch

Info

Publication number
JPS61139776A
JPS61139776A JP59262198A JP26219884A JPS61139776A JP S61139776 A JPS61139776 A JP S61139776A JP 59262198 A JP59262198 A JP 59262198A JP 26219884 A JP26219884 A JP 26219884A JP S61139776 A JPS61139776 A JP S61139776A
Authority
JP
Japan
Prior art keywords
output
circuit
counter
light
light receiving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59262198A
Other languages
Japanese (ja)
Inventor
Akira Samuzawa
寒澤 晃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RIIDE DENKI KK
Original Assignee
RIIDE DENKI KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RIIDE DENKI KK filed Critical RIIDE DENKI KK
Priority to JP59262198A priority Critical patent/JPS61139776A/en
Publication of JPS61139776A publication Critical patent/JPS61139776A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To prevent erroneous operation due to disturbance noise without using a condenser or a coil, by providing a presettable incremental and decremental counter and applying light receiving detection output when the predetermined number or more of pulses were counted. CONSTITUTION:A light emitting element driving circuit 2 drives a light emitting element 3 or the basis of the oscillation output of a pulse oscillator 1 and the output of a light receiving element 4 receiving pulse light L is amplified by an amplifying circuit 5 and a latch circuit 7 latches the pulse signal of a wave form shaping circuit 6 in synchronous relation to the pulse output of the oscillator 1. The output of a presettable incremental and decremental counter 8 for counting the oscillation output of the pulse oscillator 1 is applied to a first logical circuit 9 which, in turn, applies a light receiving detection signal to an output circuit 10 when the counter 8 counted the predetermined number or more of pulses. A second logical circuit 11 resets the count output of the light receiving element 4 when pulse light L continuously received by the light receiving element 4 was short of a predetermined number and presets the output of the counter 8 when pulse light not received continuously was short of a predetermined number.

Description

【発明の詳細な説明】 (イ)産業上の利用分野 この発明は投光素子から照射されたパルス光を受光素子
で検知するいわゆるパルス変調形の光電スイッチに関す
る。
DETAILED DESCRIPTION OF THE INVENTION (A) Field of Industrial Application This invention relates to a so-called pulse modulation type photoelectric switch in which a light receiving element detects pulsed light emitted from a light projecting element.

(ロ)従来技術 従来、この種のパルス変調彫型スイッチでは、電気的雑
音や蛍光灯より発せられるパルス光などによる誤動作を
防止するために、受光信号を積分回路に与え、この積分
値と所定のレベルとを比較判別することによりスイッチ
ング出力を得ている。
(B) Prior Art Conventionally, in this type of pulse modulation sculptural switch, in order to prevent malfunctions caused by electrical noise or pulsed light emitted from a fluorescent lamp, a light reception signal is fed to an integrating circuit, and this integrated value is combined with a predetermined value. The switching output is obtained by comparing and determining the level of .

しかしながら、前記積分回路を構成するためにコンデン
サあるいはコイルなどのりアクタンス素子を必要とする
から、従来の光電スイッチは小型化、特に集積回路化す
るのが困難であるという問題がある。
However, since a conductance element such as a capacitor or a coil is required to constitute the integration circuit, the conventional photoelectric switch has a problem in that it is difficult to miniaturize it, especially to integrate it into an integrated circuit.

また積分回路の時定数が抵抗とコンデンサあるいは抵抗
とコイルにより定められるので、これらの部品の特性の
ばらつきにより、光電スイッチの動作時間が不均一にな
るという欠点がある。
Furthermore, since the time constant of the integrating circuit is determined by a resistor and a capacitor or a resistor and a coil, there is a drawback that the operating time of the photoelectric switch becomes non-uniform due to variations in the characteristics of these components.

しかして、上記問題を解決するためにシフトレジスタ番
利用してパルスをカウントする手段(特開昭52−82
0665 )が提案実施されている。しかしこれによれ
ば、前記積分回路を構成するコンデンサ、コイルなどを
な(することはできるが、その反面、設定するカウント
数だけのフリップフロップ回路が必要となるために、部
品点数の増加及び集積回路化した場合の素子面積の増加
を招来するという欠点が生ずる。
In order to solve the above problem, a method for counting pulses using a shift register number (Japanese Patent Laid-Open No. 52-82
0665) has been proposed and implemented. However, according to this method, it is possible to eliminate the capacitors, coils, etc. that constitute the integration circuit, but on the other hand, flip-flop circuits for the set count number are required, which increases the number of parts and increases integration. A drawback arises in that the area of the device increases when circuitized.

(ハ)目的 この発明はコンデンサやコイルなどのりアクタンス素子
を用いることなく、外乱ノイズによる誤動作を防止する
ことができ、且つ集積回路化するに適した光電スイッチ
を提供することを目的としている。
(c) Purpose This invention aims to provide a photoelectric switch that can prevent malfunctions due to disturbance noise without using actance elements such as capacitors or coils, and is suitable for integration into an integrated circuit.

(ニ)構成 この発明に係る光電スイッチは、投光素子に与えられる
発振出力を計数するプリセッタブル・アップ/ダウン・
カウンタを備えており、前記カウンタが所定個数以上の
パルスを計数したときに受光検知出力を与える。そして
受光するパルス光が所定個数に満たないとき、および連
続して受光されないパルス光が所定個数に満たないとき
に、そのときのカウント出力をリセットあるいはプリセ
ットするように構成している。
(d) Configuration The photoelectric switch according to the present invention has a presettable up/down switch that counts the oscillation output given to the light emitting element.
A counter is provided, and a light reception detection output is provided when the counter counts a predetermined number or more of pulses. When the number of pulsed lights that are received is less than a predetermined number, or when the number of pulsed lights that are not consecutively received is less than a predetermined number, the count output at that time is reset or preset.

一方、第2の発明に係る光電スイッチは、前記第1の発
明に係る光電スイッチの特徴に加えて、咳光電スイッチ
の出力電流が所定値以上になったときに、−その出力電
流を減少させる方向に前記カウンタを制御する過電流保
護回路を備えたことを特徴としている。
On the other hand, the photoelectric switch according to the second invention, in addition to the features of the photoelectric switch according to the first invention, - reduces the output current when the output current of the cough photoelectric switch exceeds a predetermined value. The present invention is characterized in that it includes an overcurrent protection circuit that controls the counter in both directions.

(ホ)実施例 第1図は第1の発明に係る光電スイッチの構成を略示し
たブロック図、第2図は第1図に示した光電スイッチの
具体的回路図を示している。
(e) Embodiment FIG. 1 is a block diagram schematically showing the configuration of a photoelectric switch according to the first invention, and FIG. 2 is a specific circuit diagram of the photoelectric switch shown in FIG. 1.

第1図において1は所定周波数の発振出力を与えるパル
ス発振器を示す。2は前記パルス発振器1の発振出力に
よって投光素子3を駆動する投光素子駆動回路である@
 4は投光素子3から照射されたパルス光りを受光する
受光素子を示す。受光素子4の受光出力は、増幅回路5
で増幅された後、波形整形回路6に与えられる。波形整
形回路6の出力はラッチ回路7に与えられる。このラッ
チ回路7は前記パルス発振器1のパルス出力に同期して
、前記波形整形回路6のパルス信号をラッチする。
In FIG. 1, reference numeral 1 indicates a pulse oscillator that provides an oscillation output of a predetermined frequency. 2 is a light emitting element drive circuit that drives the light emitting element 3 by the oscillation output of the pulse oscillator 1.
Reference numeral 4 indicates a light receiving element that receives the pulsed light emitted from the light projecting element 3. The light receiving output of the light receiving element 4 is transmitted to the amplifier circuit 5.
After being amplified, the signal is provided to the waveform shaping circuit 6. The output of the waveform shaping circuit 6 is given to a latch circuit 7. This latch circuit 7 latches the pulse signal of the waveform shaping circuit 6 in synchronization with the pulse output of the pulse oscillator 1.

8はパルス発振器1の発振出力を計数するプリセッタブ
ル・アップ/ダウン・カウンタを示している。カウンタ
8の出力は次段の第1の論理回路9に与えられる。第1
の論理回路9は前記カウンタ8が所定個数以上のパルス
を計数したときに出力回路10に受光検知信号を与える
Reference numeral 8 indicates a presettable up/down counter that counts the oscillation output of the pulse oscillator 1. The output of the counter 8 is given to a first logic circuit 9 at the next stage. 1st
The logic circuit 9 provides a light reception detection signal to the output circuit 10 when the counter 8 counts a predetermined number or more of pulses.

11はラッチ回路7および第1の論理回路9の各出力信
号を与えられる第2の論理回路を示している。この論理
回路11は、受光素子4が連続して受光するパルス光り
が前記所定個数に満たないとき、カウンタ8のカウント
出力をリセットする。また連続して受光されないパルス
光が前記所定個数に満たないとき、そのときのカウンタ
8の出力をプリセットする。
Reference numeral 11 indicates a second logic circuit to which each output signal of the latch circuit 7 and the first logic circuit 9 is applied. This logic circuit 11 resets the count output of the counter 8 when the number of pulsed lights continuously received by the light receiving element 4 is less than the predetermined number. Further, when the number of pulsed lights that are not consecutively received is less than the predetermined number, the output of the counter 8 at that time is preset.

次に第2図に示した具体的回路の構成を説明する。第2
図において第1図と同一部分は同一符合で示している。
Next, the configuration of the specific circuit shown in FIG. 2 will be explained. Second
In the figure, the same parts as in FIG. 1 are indicated by the same reference numerals.

但し第1図に示した投光素子駆動回路2、投光素子3、
受光素子4および増幅回路5は省略している。図におい
てラッチ回路7はDフリップフロップ(delayed
 flip−flop )によって構成されている。プ
リセッタブル・アップ/ダウン・カウンタ8は3個のD
フリップフロップ81〜83をカスケードに接続された
もので、8進カウンタを構成している。
However, the light emitting element drive circuit 2, the light emitting element 3, shown in FIG.
The light receiving element 4 and the amplifier circuit 5 are omitted. In the figure, the latch circuit 7 is a D flip-flop (delayed
flip-flop). Presettable up/down counter 8 has three D
Flip-flops 81 to 83 are connected in cascade to form an octal counter.

第1の論理回路9は、論理回路91および92と、前記
論理回路91.92の出力を与えられるフリップフロッ
プ93とから構成されている。しかして、フリップフロ
ップ93は図示しない出力回路に接続される。論理回路
91はフリップフロップ81のζ出力とフリップフロッ
プ82のζ出力を与えられるN。
The first logic circuit 9 includes logic circuits 91 and 92, and a flip-flop 93 to which the outputs of the logic circuits 91 and 92 are applied. Thus, flip-flop 93 is connected to an output circuit (not shown). The logic circuit 91 is given the ζ output of the flip-flop 81 and the ζ output of the flip-flop 82.

R回路と、前記NOR回路の出力とフリップフロップ8
3のζ出力を与えられるNAND回路より構成されてい
る。論理回路92はフリップフロップ81のζ出力とフ
リップフロップ82のζ出力を与えられるNOR回路と
、前記NOR回路92の出力とフリップフロップ83の
ζ出力を与えられるNAND回路から構成されている。
R circuit, the output of the NOR circuit, and the flip-flop 8
It is composed of a NAND circuit that is given three ζ outputs. The logic circuit 92 is composed of a NOR circuit to which the ζ output of the flip-flop 81 and the ζ output of the flip-flop 82 are applied, and a NAND circuit to which the output of the NOR circuit 92 and the ζ output of the flip-flop 83 are applied.

論理回路91はフリップフロップ81〜83のζ出力が
すべてHのときにのみLを出力し、論理回路92は前記
ζ出力がすべてLのときにのみLを出力する。
The logic circuit 91 outputs L only when all the ζ outputs of the flip-flops 81 to 83 are H, and the logic circuit 92 outputs L only when all the ζ outputs are L.

一方、第2の論理回路11は2つのNOR回路111お
よび112から構成されている。NOR回路111は一
方入力としてラッチ回路7のζ出力を与えられ、他方入
力としてフリップフロップ93のζ出力を与えられる。
On the other hand, the second logic circuit 11 is composed of two NOR circuits 111 and 112. The NOR circuit 111 receives the ζ output of the latch circuit 7 as one input, and the ζ output of the flip-flop 93 as the other input.

NOR回路112はラッチ回路7のζ出力を一方入力と
して与えられ、フリップフロップ93のζ出力を他方入
力として与えられる。
The NOR circuit 112 receives the ζ output of the latch circuit 7 as one input, and receives the ζ output of the flip-flop 93 as the other input.

しかして、NOR回路111の出力は前記カウンタ8を
構成するフリップフロップ81〜83の各プリセット端
子PRに与えられる一方、NOR回路112の出力はフ
リップフロップ81〜83のクリア端子CLに与えられ
る。
Thus, the output of the NOR circuit 111 is applied to each preset terminal PR of the flip-flops 81-83 constituting the counter 8, while the output of the NOR circuit 112 is applied to the clear terminal CL of the flip-flops 81-83.

次に第2図に示した光電スイッチの動作を第3図〜第6
図に示した各部の動作波形図に従って説明しよう。
Next, the operation of the photoelectric switch shown in Figure 2 is explained in Figures 3 to 6.
Let's explain according to the operation waveform diagram of each part shown in the figure.

ます、パルス光を受光していない受光素子4が7+1i
1以上の連続したパルス光を受光した場合の動作につい
て第3図をもとに説明する。受光素子4がパルス光りを
受光していない場合、波形整形回路6は第3図(C1に
示すようにHを出力する。しかして、ラッチ回路7は同
図(a)に示すようにパルス発振器1から与えられる発
振出力の立ち上がりに同期しぞ、前記波形整形回路6の
出力をラッチする。従ってラッチ回路7の出力端子Qは
同図(d)に示すようにHに、また出力端子ζは同図(
e)に示すようにLを出力する。
First, the light receiving element 4 that is not receiving pulsed light is 7+1i.
The operation when one or more consecutive pulsed lights are received will be explained based on FIG. 3. When the light receiving element 4 does not receive pulsed light, the waveform shaping circuit 6 outputs H as shown in FIG. 3 (C1). 1, the output of the waveform shaping circuit 6 is latched in synchronization with the rise of the oscillation output given from 1. Therefore, the output terminal Q of the latch circuit 7 becomes H as shown in FIG. Same figure (
Output L as shown in e).

ところで第1の論理回路9のフリップフロップ93は、
受光素子がパルス光を受光していない状態において、出
力端子QにHを、出力端子dにLを出力する。そのため
第2の論理回路におけるNOR回路111は再入力がH
となるからその出力はLに、NOR回路112は再入力
がLとなるからその出力はHとなる。従ってカウンタ8
のフリ・ンプフロップ81〜83のクリア端子にHが、
プリセット端子にLがそれぞれ入力するから、カウンタ
8は強制的にリセットされている。従ってフリップフロ
ップ81〜83の出力端子QはいずれもLを出力し、各
出力端子口はすべてHを出力している。その結果第1の
論理回路9における論理回路91はHを出力し、論理回
路92はLを出力する。従ってこのときのフリップフロ
ップ回路93の出力端子QはLに、出力端子dはHを出
力することにより、パルス光が受光していない旨を表示
する。
By the way, the flip-flop 93 of the first logic circuit 9 is
When the light receiving element is not receiving pulsed light, it outputs H to the output terminal Q and L to the output terminal d. Therefore, in the NOR circuit 111 in the second logic circuit, the re-input is H.
Therefore, the output of the NOR circuit 112 becomes L, and since the re-input of the NOR circuit 112 becomes L, its output becomes H. Therefore counter 8
H is applied to the clear terminals of flip-flops 81 to 83,
Since L is input to each preset terminal, the counter 8 is forcibly reset. Therefore, the output terminals Q of the flip-flops 81 to 83 all output L, and all the output terminals output H. As a result, logic circuit 91 in first logic circuit 9 outputs H, and logic circuit 92 outputs L. Therefore, at this time, the output terminal Q of the flip-flop circuit 93 outputs L and the output terminal d outputs H, thereby indicating that the pulsed light is not being received.

続いて受光素子4に連続したパルス光が入射した場合の
動作を説明する。
Next, the operation when continuous pulsed light is incident on the light receiving element 4 will be explained.

投光素子3は第3図(alに示したパルス出力のし状態
で投光するように駆動される。このパルス光を受光した
受光素子は同図(blに示すような受光信号を出力する
。この受光信号すは波形整形回路6に与えられることに
より、同図(C1に示すようなパルス信号Cに整形され
る。このパルス信号Cはラッチ回路7の入力端子りに与
えられる。しかして、クロックパルス入力端子CPに与
えられる発振出力aの立ち上がり時に、前記パルス信号
CはL状態であるため、ラッチ回路7は出力端子QにL
を、口にHをそれぞれ出力する。その結果、NOR回路
112の一方入力がHになるから、その出力はLになり
、カウンタ8のクリア状態は解除される。
The light emitting element 3 is driven to emit light in the pulse output state shown in FIG. This received light signal is applied to the waveform shaping circuit 6, where it is shaped into a pulse signal C as shown in FIG. , at the rise of the oscillation output a applied to the clock pulse input terminal CP, the pulse signal C is in the L state, so the latch circuit 7 outputs the L state to the output terminal Q.
and output H to the mouth, respectively. As a result, one input of the NOR circuit 112 becomes H, so its output becomes L, and the clear state of the counter 8 is released.

クリア状態を解除されたカウンタ8はパルス発振器1の
発振出力に同期してカウントを開始する。
The counter 8 whose clear state has been released starts counting in synchronization with the oscillation output of the pulse oscillator 1.

これによりフリップフロップ81の出力端子QはLから
Hに立ち上がるとともに、論理回路92がLからHにな
る。しかし論理回路91の出力はH状態に維持されてい
るためフリップフロ・/プ93の出力は反転しない。な
お、フリップフロップ93のQ出力はカウンタ8に帰還
されることにより、カウンタ8はアップカウンタあるい
はダウンカウンタとして動作するように制御される。し
かしてこの場合、前記Q出力はしてあるため、カウンタ
8はアップカウンタとして動作する。
As a result, the output terminal Q of the flip-flop 81 rises from L to H, and the logic circuit 92 changes from L to H. However, since the output of logic circuit 91 is maintained in the H state, the output of flip-flop/op 93 is not inverted. Note that the Q output of the flip-flop 93 is fed back to the counter 8, so that the counter 8 is controlled to operate as an up counter or a down counter. However, in this case, since the Q output is provided, the counter 8 operates as an up counter.

パルス光が連続して入射している間、カウンタ8は入力
パルスの数を計数する。そしてカウンタ8に7個目のク
ロックパルスが入ると同時にフリップフロップ81〜8
3の各出力端子QがHを出力するため、論理回路91は
その出力をHからLに反転させる。これによりフリップ
フロップ93の出力が反転し、出力端子QはHを、出力
端子口はLを出力することにより、受光素子4がパルス
光を受光したことを表示する。
While the pulsed light is continuously incident, the counter 8 counts the number of input pulses. Then, at the same time that the seventh clock pulse enters the counter 8, the flip-flops 81 to 8
Since each output terminal Q of 3 outputs H, the logic circuit 91 inverts its output from H to L. As a result, the output of the flip-flop 93 is inverted, and the output terminal Q outputs H and the output terminal outputs L, thereby indicating that the light receiving element 4 has received the pulsed light.

フリップフロップ93の出力が反転すると同時にNOR
回路111の出力がLからHに変化し、フリップフロッ
プ81〜83のプリセット端子PRをHに維持する。そ
の結果カウンタ8は強制的にプリセットされ、以後入力
するパルスとは無関係に各フリップフロップ81〜83
の出力端子QはHを出力する。またフリップフロップ9
3の出力端子QがHになることにより、カウンタ8はア
ップカウンタよりダウンカウンタにそのモード切り換え
が行われる。
At the same time as the output of flip-flop 93 is inverted, NOR
The output of the circuit 111 changes from L to H, and the preset terminals PR of the flip-flops 81 to 83 are maintained at H. As a result, the counter 8 is forcibly preset, and the flip-flops 81 to 83 are
The output terminal Q of outputs H. Also flip flop 9
When the output terminal Q of the counter 3 becomes H, the mode of the counter 8 is switched from an up counter to a down counter.

次に、パルス光を受光していた受光素子4がパルス光を
連続して受光しなくなった場合について第4図をもとに
説明する。
Next, a case where the light receiving element 4 that has been receiving pulsed light no longer receives pulsed light continuously will be described with reference to FIG. 4.

受光素子にパルス光が入射しなくなると波形整形回路6
の出力信号CはHに維持されるから、ラッチ回路7の出
力端子QはHに、口はLに反転する。その結果、NOR
回路111の一方入力がHになるから、その出方がLと
なりカウンタ8のプリセットが解除される。しかして前
述したようにカウンタ8はダウンカウンタに切り換って
いるがら、カウンタ8は入力する発振出力aに同期して
ダウンカウントを開始する。ダウンカウントを開始する
と同時に、フリップフロップ81の出力端子。はLに、
ローはHに反転する。これにより論理回路91はHを出
力するが、この状態ではフリップフロソフ゛93は反重
云しない。
When the pulsed light is no longer incident on the light receiving element, the waveform shaping circuit 6
Since the output signal C of the latch circuit 7 is maintained at H, the output terminal Q of the latch circuit 7 is inverted to H and the output terminal is inverted to L. As a result, NOR
Since one input of the circuit 111 becomes H, its output becomes L and the preset of the counter 8 is canceled. Although the counter 8 has been switched to a down counter as described above, the counter 8 starts counting down in synchronization with the input oscillation output a. At the same time as starting the down count, the output terminal of the flip-flop 81. is to L,
Low is reversed to H. As a result, the logic circuit 91 outputs an H level, but in this state, the flip-flop 93 does not output a reverse signal.

受光素子がパルス光を受光していない期間中、カウンタ
8はダウンカウントを続け、71囚目のパルスが入力す
ると同時にフリップフロップ81〜83の出力端子Qは
Lを出力する。これにより論理回路92はLになるから
、フリップフロップ93の出力が反転し、出力端子Qが
Lに、出力端子口がHになり、パルス光を受光していな
い旨を表示する。
During the period when the light receiving element is not receiving pulsed light, the counter 8 continues to count down, and at the same time as the 71st pulse is input, the output terminals Q of the flip-flops 81 to 83 output L. As a result, the logic circuit 92 becomes L, so the output of the flip-flop 93 is inverted, the output terminal Q becomes L, and the output terminal becomes H, indicating that no pulsed light is being received.

フリップフロップ93の反転によりNOR回路112は
Hを出力するから、カウンタ8が強制的にリセットされ
ると共に、カウントモードがアンプカウントに切り換え
られる。
Since the NOR circuit 112 outputs H due to the inversion of the flip-flop 93, the counter 8 is forcibly reset and the counting mode is switched to amplifier counting.

上述した動作は第2図に示した光電スイッチがノイズの
影響を受けていない状態のものである。
The operation described above is for a state in which the photoelectric switch shown in FIG. 2 is not affected by noise.

次に前記充電スイッチがノイズの影響を受けた場合の動
作を説明する。まず、受光素子がパルス光りを受光中に
雑音などの影響を受け、その出力信号すの一部に欠落が
生じた場合を第5図に従って説明する。
Next, the operation when the charging switch is affected by noise will be explained. First, a case will be described with reference to FIG. 5 in which the light-receiving element is affected by noise while receiving pulsed light and a portion of its output signal is missing.

前述したようにパルス光を受光しているときのフリップ
フロップ93の出力端子QはHを、出力端子QはLをそ
れぞれ出力しており、カウンタ8の各フリップフロップ
ll¥1〜83の出力端子QはすべてHを出力し、NO
R回路111はH,NOR回路112はLを出力してい
る。また前記フリップフロラプ93の出力端子9がHの
状態であるから、カウンタ8のモードはダウンカウンタ
になっている。
As mentioned above, when receiving pulsed light, the output terminal Q of the flip-flop 93 outputs H and the output terminal Q outputs L, respectively, and the output terminals of each flip-flop 11 to 83 of the counter 8 All Q outputs H, NO
The R circuit 111 outputs H, and the NOR circuit 112 outputs L. Further, since the output terminal 9 of the flip-flop 93 is in the H state, the mode of the counter 8 is a down counter.

パルスの欠落が生じるとその部分の波形整形回路6の出
力信号CはHになるから、その部分のラッチ回路の出力
QはHに、ζはLとなる。その結果、同図(g)に示す
ようにNOR回路111はLに反転するから、カウンタ
8のプリセットが解除される。これによりカウンタ8は
ダウンカウントを開始スル。パルス光が欠落している期
間中、力67夕8は発振出力aに同期してダウンカウン
トを続けるが、カウンタ8が計数するパルスの数が7(
固に満たないときにパルス光が1個でも受光されると、
同図(di及び(e)に示すようにラッチ回路7の出力
が反転する。そのためNOR回路111の出力がHとな
ってカウンタ8は強制的にプリセットされ、各フリップ
フロップ81〜83の出力QはすべてHに復帰する。そ
して再びパルス光の欠落が生じた場合には初期値より再
びダウンカウントを開始する。
When a pulse is missing, the output signal C of the waveform shaping circuit 6 in that part becomes H, so the output Q of the latch circuit in that part becomes H and ζ becomes L. As a result, the NOR circuit 111 is inverted to L as shown in FIG. 4(g), so that the preset of the counter 8 is canceled. As a result, the counter 8 starts counting down. During the period when the pulsed light is missing, the power 67 and 8 continue to count down in synchronization with the oscillation output a, but the number of pulses counted by the counter 8 is 7 (
If even one pulsed light is received when the
As shown in (di and e) in the same figure, the output of the latch circuit 7 is inverted. Therefore, the output of the NOR circuit 111 becomes H, the counter 8 is forcibly preset, and the output Q of each flip-flop 81 to 83 is All return to H. If pulsed light is missing again, counting down from the initial value is started again.

このように雑音の影響により連続して欠落するパルス光
の数は7個未満であれば、新たにパルス光を受光したと
きにカウンタが強制的にプリセットされるからパルス光
が連続して7個以上欠落しない限りフリップフロップ9
3の出力は反転しない。
In this way, if the number of pulsed lights that are consecutively dropped due to the influence of noise is less than 7, the counter will be forcibly preset when a new pulsed light is received, so 7 pulsed lights will be missed in a row. Flip-flop 9 unless more than one is missing
The output of 3 is not inverted.

しかして、雑音の影響によりパルス光が連続して7個以
上欠落することは極めて稀であるから雑音の影響による
パルス光の欠落に対してこの光電スイッチぼ信頼性が高
いといえる。
However, since it is extremely rare for seven or more pulsed lights to be missing in succession due to the influence of noise, it can be said that this photoelectric switch is highly reliable against dropouts of pulsed light due to the influence of noise.

次に受光素子がパルス光を受光していない状態で、雑音
の影響により受光素子4の出力信号に雑音パルスが重畳
された場合について第6図に従って説明する。
Next, a case where a noise pulse is superimposed on the output signal of the light receiving element 4 due to the influence of noise while the light receiving element is not receiving pulsed light will be described with reference to FIG.

パルス光が受光されていない状態において、フリップフ
ロップ93の出力QはLに、出力端子dはHに維持され
、カウンタ8の各フリップフロップ81〜83の出力Q
は全てLになっている。またNOR回路111はLを、
NOR回路112はHをそれぞれ出力し、カウンタ8の
モードはアップカウンタになっている。
In a state where pulsed light is not being received, the output Q of the flip-flop 93 is maintained at L, the output terminal d is maintained at H, and the output Q of each flip-flop 81 to 83 of the counter 8 is maintained at L.
are all L. In addition, the NOR circuit 111 has L,
The NOR circuits 112 each output H, and the mode of the counter 8 is an up counter.

いま受光素子が雑音の影響によって同図(blに示した
ような雑音パルスを出力したとしよう。この信号すは波
形整形されて同図(C>に示すような信号Cがラッチ回
路7に与えられる。
Suppose that the light receiving element outputs a noise pulse as shown in the figure (bl) due to the influence of noise.This signal is waveform-shaped and a signal C as shown in the figure (C>) is given to the latch circuit 7. It will be done.

祷号Cを与えられることによりラッチ回路7は同図(d
lおよび(elに示すようにその出力を反転する。
By being given the prayer sign C, the latch circuit 7 operates as shown in the figure (d
Invert its output as shown in l and (el).

そのためNOR回路112の出力がLになり、カウンタ
8のクリアが解除される。これによりカウンタ8はパル
ス発振器1の発振出力のアップカウントを開始する。し
かしながら、連続して入力する雑音パルスの数が7個に
満たない場合に、前記雑音パルスの後でクロックパルス
入力端子CPに入力する発振出力aの立ち上がり時に、
信号CはHになるから、ラッチ回路7の出力端子QがH
に、出力端子QがLに反転する。そのためNOR回路1
12は面図(f)に示すようにHを出力するから、カウ
ンタ8の出力はクリアされる。従って連続して入力する
雑音パルスの数が7個に満たない場合、フリップフロッ
プ93の出力は反転しない。しかして、実際上発振出力
aの立ち上がりに同期して雑音パルスが7個以上連続し
て発生することはほとんど考えられず、従ってこのよう
なノイズの発生に対してもこの光電スイッチは極めて信
頼性が高いといえる。
Therefore, the output of the NOR circuit 112 becomes L, and the clearing of the counter 8 is canceled. As a result, the counter 8 starts counting up the oscillation output of the pulse oscillator 1. However, when the number of consecutively input noise pulses is less than 7, at the rise of the oscillation output a input to the clock pulse input terminal CP after the noise pulses,
Since the signal C becomes H, the output terminal Q of the latch circuit 7 becomes H.
Then, the output terminal Q is inverted to L. Therefore, NOR circuit 1
Since the counter 12 outputs H as shown in the top view (f), the output of the counter 8 is cleared. Therefore, if the number of consecutively input noise pulses is less than seven, the output of the flip-flop 93 will not be inverted. However, in reality, it is almost impossible for seven or more noise pulses to occur in succession in synchronization with the rise of the oscillation output a, and therefore, this photoelectric switch is extremely reliable even when such noise occurs. can be said to be high.

以上説明したように第2図に示した光電スイッチは連続
して7個以上のパルス光が受光された場合に、フリップ
フロップ93の出力端子QにHを出力し、連続して7個
以上のパルス光が欠落した場合にフリップフロップ93
の出力を反転し、その出力端子dにHを出力する。この
ようにこの光電スイッチは受光・非受光の動作時間を共
に同一に設定されている。しかして、このような動作時
間はカウンタ出力の論理の組みかたや、計数フリップフ
ロ・ノブの個数や、パルス発振器の発振周期などで任意
に設定できることはもちろんである。
As explained above, the photoelectric switch shown in FIG. 2 outputs H to the output terminal Q of the flip-flop 93 when seven or more pulsed lights are received continuously, and Flip-flop 93 when pulsed light is missing
Inverts the output of , and outputs H to its output terminal d. In this way, this photoelectric switch has the same operating time for light reception and non-light reception. Of course, such operating time can be arbitrarily set by changing the logic of the counter output, the number of counting flip-flow knobs, the oscillation period of the pulse oscillator, etc.

また、上述の実施例では受光・非受光の動作時間を共に
同一に設定するために、カウンタをリセットまたはプリ
セットする際の連続して受光されるパルス光の数と、連
続して受光されないパルス光の数とを同一に設定した。
In addition, in the above embodiment, in order to set the operation time of light reception and non-light reception to be the same, the number of pulsed lights that are consecutively received when resetting or presetting the counter, and the number of pulsed lights that are not consecutively received The numbers were set to be the same.

しかしながら、前記動作時間を同一に設定する必要性の
ない場合には、前記受光されるパルス光の数と、連続し
て受光されないパルス光の数とを異なる数に設定しても
よい。
However, if it is not necessary to set the operating time to be the same, the number of pulsed lights that are received and the number of pulsed lights that are not consecutively received may be set to different numbers.

次に第2の発明に係る光電スイッチについて説明する。Next, a photoelectric switch according to a second invention will be explained.

第7図は第2図の発明の一実施例に係る光電スイッチの
具1体的構成を示した回路図である。
FIG. 7 is a circuit diagram showing the specific structure of the photoelectric switch according to one embodiment of the invention shown in FIG.

同図において第2図と同一部分は同一符合で示している
In this figure, the same parts as in FIG. 2 are indicated by the same reference numerals.

12はフリップフロップ93の出力端子Qにそのへ一ス
が接続される出力トランジスタである。13は出力トラ
ンジスタ12のエミッタとグランド間に接続される2Ω
前後の抵抗で、出力トランジスタ12に流れる出力電流
を電圧に変換するために設けられる。14は一方の入力
端子が出力トランジスタ12のエミッタに、他方の入力
端子が基準電圧源15に接続されるコンパレータを示し
ている。コンパレータ14の出力およびNOR回路12
の出力は、OR回路16を介して、カウンタ8の各フリ
ップフロップ81〜83のクリア端子CLに与えられる
。しかして、上述した抵抗13、コンパレータ14、基
準電圧源15およびOR回路16は過電流保護回路を形
成している。以下その動作を説明する。
Reference numeral 12 denotes an output transistor whose heel is connected to the output terminal Q of the flip-flop 93. 13 is a 2Ω resistor connected between the emitter of output transistor 12 and ground.
The front and rear resistors are provided to convert the output current flowing through the output transistor 12 into a voltage. Reference numeral 14 indicates a comparator whose one input terminal is connected to the emitter of the output transistor 12 and the other input terminal is connected to the reference voltage source 15. Output of comparator 14 and NOR circuit 12
The output of is given to the clear terminal CL of each flip-flop 81 to 83 of the counter 8 via the OR circuit 16. Thus, the above-described resistor 13, comparator 14, reference voltage source 15, and OR circuit 16 form an overcurrent protection circuit. The operation will be explained below.

いま受光素子がパルス光を受光しており、そのためにク
リップフロップ93の出力端子QがHを出力していると
する。従って出力トランジスタ12はON状態である。
Assume that the light receiving element is now receiving pulsed light, and therefore the output terminal Q of the clip-flop 93 is outputting H. Therefore, the output transistor 12 is in an ON state.

この出力トランジスタ12に過電流が流れるとトランジ
スタ12のエミッタ電圧が基準電圧源15の設定電圧よ
りも高くなり、コンパレータ14はHを出力する。この
出力HがOR回路16を介してカウンタ8のクリア端子
CLに与えられる結果、カウンタ8は強制的にリセット
される。
When an overcurrent flows through the output transistor 12, the emitter voltage of the transistor 12 becomes higher than the set voltage of the reference voltage source 15, and the comparator 14 outputs an H level. As a result of this output H being applied to the clear terminal CL of the counter 8 via the OR circuit 16, the counter 8 is forcibly reset.

これによりフリップフロップ93の出力は反転し、出力
端子QはLになるから、出力トランジスタ12はOFF
状態となる。しかして、パルス光が継続して受光される
と再びフリップフロップ93は反転して出力端子QがH
となり、出力トランジスタ12をON状態にさせる。こ
こでまだ過電流が流れれば瞬時にカウンタ8がクリアさ
れ、前述した動作が繰り返される。
As a result, the output of the flip-flop 93 is inverted and the output terminal Q becomes L, so the output transistor 12 is turned off.
state. When the pulsed light is continuously received, the flip-flop 93 is inverted again and the output terminal Q becomes H.
Therefore, the output transistor 12 is turned on. If overcurrent still flows at this point, the counter 8 is instantly cleared and the above-described operation is repeated.

このような繰り返し動作において、トランジスタ12か
ON状態となるのは、パルス光が連続して7個受光され
た後リセットされるまでの一瞬である。従って出力トラ
ンジスタ12が消費する電力は、前記瞬時に消費される
電力を積分した値に等しくなるので、積分された値が許
容電力を越えることはない。従って、負荷を接続せずに
出力トランジスタ12のコレクタを誤って電源に直接接
続しても、トランジスタ12が破壊されることはない。
In such a repeated operation, the transistor 12 is turned on for a moment after seven consecutive pulsed lights are received until it is reset. Therefore, the power consumed by the output transistor 12 is equal to the value obtained by integrating the instantaneously consumed power, so that the integrated value does not exceed the allowable power. Therefore, even if the collector of the output transistor 12 is mistakenly connected directly to the power supply without connecting a load, the transistor 12 will not be destroyed.

(へ)効果 第1の発明に係る光電スイッチは投光素子を駆動するパ
ルス発振器の出力をプリセッタブル・アップ/ダウン・
カウンタに与えて、パルス光が連続して所定個数以上受
光された場合に、そのときのカウント出力に基づき受光
検知出力を与える一方、受光するパルス光が前記所定個
数に満たないとき、および連続して受光されないパルス
光が前記所定個数に満たないときに、前記カウント出力
をリセットまたはプリセントするように構成している。
(f) Effect The photoelectric switch according to the first invention can presetably up/down the output of the pulse oscillator that drives the light projecting element.
When a predetermined number or more of pulsed lights are received consecutively, a light reception detection output is given based on the count output at that time, and when the number of pulsed lights received is less than the predetermined number, The count output is reset or precented when the number of pulsed lights that are not received is less than the predetermined number.

従ってこの発明に係る光電スイッチは従来の光電スイッ
チのようにリアクタンス素子を用いて雑音を除去するも
のでないから集積回路化に適している。
Therefore, unlike the conventional photoelectric switch, the photoelectric switch according to the present invention does not use a reactance element to remove noise, and is therefore suitable for integration into an integrated circuit.

またパルス発振器のパルスを計数するにあたってプリセ
ッタブル・アップ/ダウン・カウンタを用いているから
、シフトレジスタなどを用いた従来の光電スイッチに比
較して部品点数が少なく、回路構成をより簡素にできる
。従ってこれを集積回路化した場合にチップサイズの縮
小化を計ることができる。
Furthermore, since a presettable up/down counter is used to count the pulses of the pulse oscillator, the number of components is reduced compared to conventional photoelectric switches that use shift registers, etc., and the circuit configuration can be made simpler. Therefore, when this is integrated into an integrated circuit, the chip size can be reduced.

一方、第2の発明に係る光電スイッチは、前記第1の発
明の構成に加えて光電スイッチの出力電流が所定値以上
になったときに、前記出力電流を減少させる方向に前記
カウンタを制御する過電流保護回路を備えている。
On the other hand, a photoelectric switch according to a second invention, in addition to the configuration of the first invention, controls the counter in a direction to decrease the output current when the output current of the photoelectric switch exceeds a predetermined value. Equipped with an overcurrent protection circuit.

従ってこの発明によれば出力回路の保護機能を容易に実
現することができる。
Therefore, according to the present invention, the protection function of the output circuit can be easily realized.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は第1の発明の一実施例に係る光電スイッチの構
成を略示したブロック図、第2図は第1図に示した光電
スイッチの具体的構成を示した回路図、第3図〜第6図
は第2図に示した光電スイッチの各部の動作波形図、第
7図は第2の発明の一実施例に係る光電スイッチの具体
的構成を示した回路図を示している。 1・・・パルス発振器、3夷・・投光素子、4・・・受
光素子、7・・・ラッチ回路、8・・・プ′ノセソタブ
ル・アップ/カウンタ、9・・・第1の論理回路、11
・・・第2の論理回路、13・・・抵抗、14・・・コ
ンパレータ、15・・・基準電圧源、16・・・OR回
FIG. 1 is a block diagram schematically showing the configuration of a photoelectric switch according to an embodiment of the first invention, FIG. 2 is a circuit diagram showing a specific configuration of the photoelectric switch shown in FIG. 1, and FIG. 6 is an operational waveform diagram of each part of the photoelectric switch shown in FIG. 2, and FIG. 7 is a circuit diagram showing a specific configuration of the photoelectric switch according to an embodiment of the second invention. DESCRIPTION OF SYMBOLS 1...Pulse oscillator, 3...Light emitting element, 4...Light receiving element, 7...Latch circuit, 8...P'no sestable up/counter, 9...First logic circuit , 11
...Second logic circuit, 13...Resistor, 14...Comparator, 15...Reference voltage source, 16...OR circuit

Claims (2)

【特許請求の範囲】[Claims] (1)所定周波数の発振出力を与えるパルス発振器と、 前記発振出力によって駆動される投光素子と、前記投光
素子から照射されたパルス光を受光する受光素子と、 前記パルス発振器の発振出力に同期して、受光素子の出
力信号をラッチするラッチ回路と、前記パルス発振器の
発振出力を計数するプリセッタブル・アップ/ダウン・
カウンタと、 前記カウンタが所定個数以上のパルスを計数したときの
カウント出力に基づき、検知出力を与える第1の論理回
路と、 前記ラッチ回路の出力と、第1の論理回路の出力に基づ
き、前記受光素子が連続して受光するパルス光が所定個
数に満たないとき、および連続して受光されないパルス
光が所定個数に満たないときに、そのときの前記カウン
タのカウント出力をリセット又はプリセットする第2の
論理回路とを具備したことを特徴とする光電スイッチ。
(1) A pulse oscillator that provides an oscillation output of a predetermined frequency, a light emitting element driven by the oscillation output, a light receiving element that receives pulsed light emitted from the light emitting element, and an oscillation output of the pulse oscillator. A latch circuit that synchronously latches the output signal of the light receiving element and a presettable up/down circuit that counts the oscillation output of the pulse oscillator.
a counter; a first logic circuit that provides a detection output based on a count output when the counter counts a predetermined number of pulses or more; a second unit that resets or presets the count output of the counter when the number of pulsed lights that are continuously received by the light receiving element is less than a predetermined number, and when the number of pulsed lights that are not continuously received is less than a predetermined number; A photoelectric switch characterized by comprising a logic circuit.
(2)所定周波数の発振出力を与えるパルス発振器と、 前記発振出力によって駆動される投光素子と、前記投光
素子から照射されたパルス光を受光する受光素子と、 前記パルス発振器の発振出力に同期して、受光素子の出
力信号をラッチするラッチ回路と、前記パルス発振器の
発振出力を計数するプリセッタブル・アップ/ダウン・
カウンタと、 前記カウンタが所定個数以上のパルスを計数したときの
カウント出力に基づき、検知出力を与える第1の論理回
路と、 前記ラッチ回路の出力と、第1の論理回路の出力に基づ
き、前記受光素子が連続して受光するパルス光が所定個
数に満たないとき、および連続して受光されないパルス
光が所定個数に満たないときに、そのときの前記カウン
タのカウント出力をリセット又はプリセットする第2の
論理回路と、該光電スイッチの出力電流が所定値以上に
なったときに、前記出力電流を減少させる方向に前記カ
ウンタを制御する過電流保護回路とを具備したことを特
徴とする光電スイッチ。
(2) a pulse oscillator that provides an oscillation output of a predetermined frequency; a light emitting element driven by the oscillation output; a light receiving element that receives the pulsed light emitted from the light emitting element; and an oscillation output of the pulse oscillator. A latch circuit that synchronously latches the output signal of the light receiving element and a presettable up/down circuit that counts the oscillation output of the pulse oscillator.
a counter; a first logic circuit that provides a detection output based on a count output when the counter counts a predetermined number of pulses or more; a second unit that resets or presets the count output of the counter when the number of pulsed lights that are continuously received by the light receiving element is less than a predetermined number, and when the number of pulsed lights that are not continuously received is less than a predetermined number; and an overcurrent protection circuit that controls the counter in a direction to decrease the output current when the output current of the photoelectric switch exceeds a predetermined value.
JP59262198A 1984-12-11 1984-12-11 Photoelectric switch Pending JPS61139776A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59262198A JPS61139776A (en) 1984-12-11 1984-12-11 Photoelectric switch

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59262198A JPS61139776A (en) 1984-12-11 1984-12-11 Photoelectric switch

Publications (1)

Publication Number Publication Date
JPS61139776A true JPS61139776A (en) 1986-06-27

Family

ID=17372441

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59262198A Pending JPS61139776A (en) 1984-12-11 1984-12-11 Photoelectric switch

Country Status (1)

Country Link
JP (1) JPS61139776A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62125027U (en) * 1986-01-28 1987-08-08
US4741000A (en) * 1985-06-26 1988-04-26 Keyence Co., Ltd. Photoelectronic switch
JPS6417348A (en) * 1987-06-25 1989-01-20 Amp Inc Input detector which detects opaque element in lit region in which surrounding light is varied
JPH048984U (en) * 1990-05-11 1992-01-27
JP2007322152A (en) * 2006-05-30 2007-12-13 Saraya Kk Object sensor control method
JP2014131170A (en) * 2012-12-28 2014-07-10 Azbil Corp Photoelectric sensor

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5282066A (en) * 1975-12-27 1977-07-08 Omron Tateisi Electronics Co Circuit for photoelectric switch
JPS559452B2 (en) * 1975-11-17 1980-03-10
JPS60112319A (en) * 1983-11-22 1985-06-18 Sankusu Kk Photoelectric switch device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS559452B2 (en) * 1975-11-17 1980-03-10
JPS5282066A (en) * 1975-12-27 1977-07-08 Omron Tateisi Electronics Co Circuit for photoelectric switch
JPS60112319A (en) * 1983-11-22 1985-06-18 Sankusu Kk Photoelectric switch device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4741000A (en) * 1985-06-26 1988-04-26 Keyence Co., Ltd. Photoelectronic switch
JPS62125027U (en) * 1986-01-28 1987-08-08
JPS6417348A (en) * 1987-06-25 1989-01-20 Amp Inc Input detector which detects opaque element in lit region in which surrounding light is varied
JPH048984U (en) * 1990-05-11 1992-01-27
JP2007322152A (en) * 2006-05-30 2007-12-13 Saraya Kk Object sensor control method
JP2014131170A (en) * 2012-12-28 2014-07-10 Azbil Corp Photoelectric sensor

Similar Documents

Publication Publication Date Title
GB2201052A (en) Electronic flash
US4741000A (en) Photoelectronic switch
US4115706A (en) Integrated circuit having one-input terminal with selectively varying input levels
EP0298737A1 (en) Solenoid drive circuit
JPS61139776A (en) Photoelectric switch
US3290515A (en) Controlled pulse progression circuits with complementary transistors
JP2734415B2 (en) Laser diode drive circuit
US4184318A (en) Time indicating device for electronic digital type car clocks
JPS581853B2 (en) Channel selection device
JPH0467809B2 (en)
JPH0326573B2 (en)
JP2744173B2 (en) Photoelectric smoke detector
JP3124912B2 (en) Timer device
JP2593980B2 (en) Photoelectric smoke detector
US5030891A (en) Photoelectric switch
JP3293044B2 (en) Photoelectric switch
JP2521228Y2 (en) Display device
KR890006239Y1 (en) Band converting circuits of tuner
US3634781A (en) Pulse generator
KR920003035Y1 (en) Output circuit to produce twice as much a amplitude as input
JPS5935007B2 (en) Photography factor precision display device for photographic equipment
KR920009161B1 (en) Transmitter for remote ac power controller
SU1106017A1 (en) High-voltage switching device
SU1152087A2 (en) Frequency divider
JP2571622B2 (en) Divider