JPS6113817A - 金属半導体電界効果トランジスタを用いた電気回路 - Google Patents

金属半導体電界効果トランジスタを用いた電気回路

Info

Publication number
JPS6113817A
JPS6113817A JP60138840A JP13884085A JPS6113817A JP S6113817 A JPS6113817 A JP S6113817A JP 60138840 A JP60138840 A JP 60138840A JP 13884085 A JP13884085 A JP 13884085A JP S6113817 A JPS6113817 A JP S6113817A
Authority
JP
Japan
Prior art keywords
mesfet
source
drain
gate
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60138840A
Other languages
English (en)
Other versions
JPH069337B2 (ja
Inventor
ロデリツク・デイー・ネルソン
トー・テイー・ブー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honeywell Inc
Original Assignee
Honeywell Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honeywell Inc filed Critical Honeywell Inc
Publication of JPS6113817A publication Critical patent/JPS6113817A/ja
Publication of JPH069337B2 publication Critical patent/JPH069337B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0952—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using Schottky type FET MESFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、第１の金属半導体電界効果トランジスタ（Ｍ
ｅｔａｌ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ　ｆｉｅｌｄ−
ｅＨｅｃｔ　ｔｒａｎ−ｓｉｓｔｏｒ）　（以下ＭＥＳ
ＦＥＴと略称する）のソースが第２のＭＥＳＦＥＴのド
レトンに直接に接続され、これらのＭＥＳＦＥＴが、第
３のＭＥＳＦＥＴを含むインノ（−りによって制御され
る論理信号によって相補的に駆動されるディジタル回路
に関する。
本発明は更に回路を低消費電力のスタントノ（イ状態に
するために論理入力をディスエーブルする手段を含む上
述の回路に関する。
〔従来の技術〕
２個のＰＥＴを相補的に駆動するため種々の設計が知ら
れている。プローブスティングの米国特許第４，３４７
，４４７号において２個のＭＯＳＦＥＴがインバータに
よって相補的に駆動される。ノ・イムノ（イナーの米国
特許第４，３６３，９７８号では２個のエンハンスメン
トモードＭＯ８ＦＥＴがそれぞれ論理信号を反転させ、
それぞれ２個のエンノ・ンスメントモードＭ０８ＦＥＴ
を相補的に駆動する。オーの米国特許第４，３８０，７
０９号ではディグリ−７ヨンモ一ドＭＯ８ＦＥＴがディ
プリーションモードＭＯ８ＦＥＴを用いたそ扛ぞれのイ
ンバータによって相補的に駆動される。更にグローブス
ティング、／・イムノ（イナーおよびオーによって開示
された回路は、それぞれ回路を第３のスタンドバイ状態
にする手段を含んでいる。
プローブスティングの回路では、ディスエーブル信号は
、２個のディプリーションモードＭＯ８ＦＥＴを用いて
つくられる。その回路がディスエーブルされると、出力
端子が浮動状態になり、論理出力端子が高インピーダン
スになる。ハイムバイナーの回路では浮動モードが存在
し、このモードにおいては出力回路は出力負荷に電流を
供給しないし、また、出力負荷をアースに切換えないの
で、他のドライバが出力負荷の論理状態を制御すること
ができる。その回路では、個別のエンハンスメントモー
ドＭＯ８ＦＥＴを通して浮動あるいは非浮動信号を与え
る。オーの回路ではディスエーブル回路はディフリージ
ョンおよびエンハンスメントモードの両方を含む４個の
ＭＯＳＦＥＴを用い、それが活性状態になると出力を浮
動状態にする。
ＭＥＳＦＥＴは多くの低電力、高速ディジタル動作にお
いてＭＯＳＦＥＴよりも有利である。基板としてＳｉの
代シにＧａＡｓが用いられるときに、　ＧａＡｓにおけ
る電子の高移動度のために特に有利でちる。
〔発明が解決しようとする問題点〕
現在捷で２個のＭＥＳＦＥＴを相補的に駆動する簡単な
ＭＥＳＦＥＴ回路は開示されていなかった。
上述の簡単なＭＥＳＦＢＴ回路に加えて、低電力のスタ
ンドバイ状態を与える出カバソファも開示されていなか
った。ＧａＡｓバッファ回路の低電力３状態機能は、従
来開示されていない重要な特徴である。
〔問題点を解決するだめの手段〕
本発明は基板をもつＩＣからなる。第１のＭＥＳ−ＦＥ
Ｔのソースは第２のＭＥＳＦＥＴのドレインに直接接続
される。その結合回路は電圧源とアースの間に接続され
ている。第３のＭＥＳＦＥＴのドレインが電気的負荷に
直接接続され、そのソースがアースに接続されている。
上記電気的負荷は第２の電圧源に接続されている。第３
のＭＥＳ　Ｆ　ＥＴは、そのゲートに入力される論理入
力をもち、その論理出力がそのドレインから出力される
インバータとして機能する。第３のＭＥＳＦＥＴのドレ
インは第１のＭＥＳＦＥＴのゲートに接続される。第３
０Ｍ、ＥＳＦＥＴのゲートへの論理入力はまた第２のＭ
ＥＳＦＥＴのゲートへ直接入力される。全体としての回
路の論理出力は、第１のＭＥＳ　ＦＥＴのソースと第２
のＭＥＳＦＥＴのドレインの間の接続点から取り出され
る。第２および第３のＭＥＳＦＥＴのゲートに入力され
る論理入力信号は第１および第２のＭＥＳＦＥＴを相補
的に駆動する。
本発明の他の実施例では第２の電圧源から電気的負荷を
選択的に接続断にするための手段を有する。これにより
出力が浮動状態になり、出力回路が高インピーダンスに
なる第３のスタンドバイ状態が得られる。
望ましくは、第１．第２および第３のＭＥＳＦＥＴとし
てディプリーションモードＭＥＳＦＢＴが、また、基板
材料としてＧ　ａ　Ａ　ｓが用いられる。ディプリ−シ
ョンモードＭＥ８Ｆ′ＢＴが用いられると第３のＭ、ｇ
８−ＦＥＴすなわちインバータからの出力はディプリー
ションモードの負しきい値に対処するためにレベルシフ
トされる。
〔実施例〕
こ＼に用いられるＭＥＳＦＥＴは抵抗性のソースとドレ
イン接点の間の基板（Ｓｏｌｉｄ　５ｕｂｓｔｒａｔｅ
）の上にあるメタルゲートをもつ普通に知られた構造を
いう。基板はソースとドレインの間に充分な電位差を与
えたときソースとドレインの間に多数キャリアの流れが
生ずるように選は扛る。多数キャリアの流れはゲートと
基板の間の電位差で制御される。第１の導電形の不純物
領域がソースとドレインのそれぞれの接点の下につくら
れる。メタルゲートの下のチャネル領域は第１または第
２の導電形のいづれかの不純物領域である。もし、チャ
ネル領域に第１の導電形の不純物が注入されていると、
ソースに対し負のバイアス電圧をゲートに加えることは
ディプリーションモードのデバイスを生み、ソースに対
し正のバイアス電圧を加えることはエンハンスメントモ
ードのデバイスを生む。
もしチャネル領域にＰ形の第２の導電形の不純物が注入
されていると正のゲート・ソース間電位差はエンハンス
メントデバイスを生み、ｎ形の第２の導電形の不純物が
注入されていると負のゲート・ソース間電位差はエンハ
ンスメントデバイスを生む。
第１図の回路１０は第１．第２．第３のＭＥＳ−ＦＥＴ
１２，１４．１６と負荷１８．入力２０．論理出力点２
２および電圧基準点く例えばアース）ヲ含む。ＭＥＳＦ
ＥＴ　１．２のドレインは、直接第１の電圧源（ＶＤＤ
ｌｌ）に接続され、ソースは直接ＭＥＳＦＥＴ１６のド
レインおよび論理出力点２２に接続されている。ＭＥＳ
ＦＥＴ　１６のソースは、直接アースに接続されている
。
ＭＥＳＦＥＴ　１４のドレインは直接負荷１８に接続さ
れ、負荷１８は直接第２の電圧源（■ＤＤ２）に接続さ
れている。ＭＥＳＦＦｉＴ　１４、のソースは直接アー
スに接続されている。ＭＦｉＳＦＥＴ・１・４のドレイ
ンはまた直接に、あるいはＭ１３ＦＥＴ　１４のドレイ
ンとＭＥＳ−ＦＥＴ　１２のゲートの間に接続された電
圧レベルシフト手段２４を通してＭＥＳＦＥＴ　１２の
ゲートに接続されている。入力２０は直接ＭＥＳＦＥＴ
　１４　、１６のゲートに接続されている。
第１および第２の電圧源は設計上の要望により同−電諒
でもよいが、最も一般的な場合として分離して図示され
ている。
もしＭＥＳＦＥＴ　１２　、１４　、１６がディプリー
ションモードＭＥＳＦＥＴならば、電圧レベルシフト手
段２４はＭＥＳＦＥＴ　１４のドレインにおける“低″
論理電圧値をＭＥＳＦＥＴ　１２のしきい値以下にする
ために用いられる。これはＭＥＳＦＥＴ　１４のドレイ
ン電圧が“低″であるときＭＥＳＦＥＴ　１２がオフに
なることを確実にする。
動作時に回路１０の入力２０に“高′または”低″論理
電圧のいずれかが入力される。
入力２０に入力される論理電圧信号が“高″であると、
ＭＥＳＦＥＴ　１４　、１６はオンになる。ＭＥＳＦＥ
Ｔ１４のドレインの電圧はアース近く、すなわち゛、低
”論理値に引き下げられる。Ｍｇ５ＦＥＴ　１４のドレ
インのこの低電圧は電圧レベルシフト手段２４によって
シフトさ扛た後ＭＥＳＦＥＴ　１２をオフにする。ＭＥ
ＳＦＥＴ　１２がオフ、ＭＥＳＦＥＴ　１６がオンにな
ると、論理出力点２２はアースに引き下げられ、接続点
２２における回路１０の“低″論理出力値を生じる。
入力２０に入力される論理電圧信号が“低“であるとＭ
ＥＳＦＥＴ　１４　、１６はオフになる。ＭＥＳＦＢＴ
１４のドレインの電圧はｖＤＤ２　すなわち”高″論理
値に引き上げられる。ＭＥＳＦＥＴ　１４０ドレインの
高電圧は電圧レベルシフト手段２４によってシフトされ
た後にＭＥＳＦＥＴ　１２をオンにする。Ｍｇ５ＦＥＴ
１２がメン、　ＭＥＳＦＥＴ　１４がオフになると論理
出力点２２はｖＤＤｌに引き上けられ接続点２２におけ
る回路１０の”高″論理出力値を生じる。
回路１０の動作についての上記の説明からＭＥＳ−ＦＥ
Ｔ　１４と負荷１８はＭＥＳＦＥＴ　１２　、１６を相
補的に駆動するために使用されるインバータとして機能
することがわかる。
回路１０は第２図の回路２６に拡張される。回路１０と
回路２６の対応する回路素子は混乱を防ぐために同一の
番号を付しである。回路１０の回路素子に加えて、回路
２６は第１の電圧レベルシフト手段２４を用いる。そし
てこの電圧レベルシフト手段２４は第１の抵抗手段２４
ａと第１の電流源２４ｂに分離して示されている。回路
２６は更にＭｇ５ＦＥＴ　２８　、ディスエーブル手段
２９．第２の抵抗手段３２および第２の電流源３４を含
む。
なお、ディスエーブル手段としてはＭＥＳＦＥＴ　３０
が望ましい。抵抗手段３２および電流源３４は第２の電
圧レベルシフト手段３５を構成する。第１の電圧レベル
シフト手段２４は入力３６および出力３８をもち、第２
の電圧レベルシフト手段３５は入力４０および出力４２
をもつ。負荷１８は、第１の終端領域（すなわち入力３
６と同一点）と第２の終端領域４４をもつ。回路２６は
ＭＥＳ　ＦＥＴ２８のゲートに直接接続された論理人力
４６およびＭＥＳＦＥＴ　３０のゲートに直接接続され
たエネーブル入力４８を含む。ＭＥＳＦＥＴ　３０のド
レインはＶＤＤ２に直接接続され、ソースはＭＥＳＦＥ
Ｔ　２８のドレインに直接接続されている。ＭＥＳＦＥ
Ｔ　２８のソースは第２の電圧レベルシフト手段３５の
入力４０に直接接続されている。第２の電圧レベルシフ
ト手段３５の出力４２は電流源３４および入力点２０に
直接接続されている。第１の電圧レベルシフト手段２４
の第１の終端領域３６はＭＥ８１Ｔ１４のドレインに直
接接続され、第２の終端領域３８は電流源２４ｂおよび
ＭＥＳＦＥＴ　１２のケートに直接接続されている。上
述のごとくディスエーブル手段２９はＭＥＳＦＥＴ　３
０であるのが望ましい。
便宜上、　ＭＥ８１Ｔ　３０はディプリーションモード
のＭＥＳＦＢＴであり、負荷１８はソースとゲートが短
絡されたディプリーションモードのＭＥ８ＦＢＴ５０で
ある。更に便宜上、電流源２４ｂおよび３４は、それぞ
れソースとゲートが短絡されたＭｇ５ＦＥＴ５２および
５４である。ＭＥＳＦＥＴ　５２　、５４のソースはそ
れぞれアースに対し負の第３の電圧源Ｖｓ５に直接接続
されている。第１の抵抗手段２４ａとして１個のショッ
トキーダイオード５６を、第２の抵抗手段３２として直
列に接続された３個のショットキーダイオード５８．６
０および６２を用意するのが便利である。
動作としては回路１０と回路２６の対応する部分は同様
に機能する。電流源２４　ｂは、ダイオード５６が常に
順方向にバイアスされるように選ばれることに注意した
い。同様に電流源ａ　Ａ列のダイオード５８．６０およ
び６２が常に順方向にバイアスされるようにする。
もし、入力４８に入力されるエネーブル論理信号が”低
″であると、ディスエーブル手段２９は回路２６を電圧
源ＶＤＤ２から切離す。すなわちＭＥＳ−ＦＥＴ　３０
がオフになる。ＭＥＳＦＥＴ　３０がオフになると回路
２６は第３のスタンドバイモードになる。
このスタンドバイモードでは論理出力点２２は浮動状態
になり、回路インピーダンスは極めて高い。
エネーブル信号が”低″であると入力４６に入力された
論理信号は点２２を変化させない。特にスタンドバイモ
ードは回路２６の消費電力が、エネーブル時の消費電力
の１／１０程度であるという特長を有する。
もし、エネーブル論理信号が”萬″であると、ディスエ
ーブル手段２９はＶＤＤ２　をＭＥＳＦＢＴ　２８　ノ
ドレインと負荷１８に接続する。このエネーブルモード
では入力４６に加えられる論理信号は“高“まだは“恢
“のいずれかである。入力４６に加えられる論理信号が
“高″であると、　ＭＥＳＦＥＴ　２８はオンになり、
　ＭＥＳＦＥＴ　２８のソースを１高″に引き上げ、回
路１０について上述したごと＜、　ＭＥＳＦＥＴ１６を
オンにし、そしてＭＥＳＦＥＴ　１２をオフにする。論
理出力点２２は“低″になる。
回路２６がエネーブルモードにあるときに、もし入力４
６に加えられる論理信号が“低“であると、ＭＥＳＦＥ
Ｔ　２８のドレインを１低”にし、オフになる。
この結果、　ＭＥＳＦＥＴ　２８のドレインの低電圧が
、第２の電圧レベルシフト手段３５によって更に適当に
減少されて、ＭＥＳＦＥＴ　１６がオフになり、ＭＥＳ
−ＦＥＴ　１２がオンになり論理出力点２２を”高″に
引き上げる。
便宜上ダイオード５６．５８．６０および６２はすべて
同種である。これは、ＭＥＳＦＥＴ　２８のソースおよ
びＭＥＳＦＥＴ　１４のドレインからの出力の電圧レベ
ルが異なる量だけシフトされることを意味する。ＭＥＳ
ＦＥＴ　１２および１６のしきい値は、ＭＥＳＦＥＴ　
１６がオフのとき、ＭＥＳＦＥＴ　１６を通る漏洩の結
果としてＭＥ８Ａ１２が経験するアースへの追加電圧降
下による差であるので、この差が回路２６でに必要にな
る。
ｖＤＤｌ−５ｖ、ＶＤＤ２＝２．５ＶオニびＶｓｓ＝−
１，５Ｖにおける回路２６の動作のシミュレーションで
は。
スタンドバイモードで平均消費電力０．９ｍＷ、エネー
ブルモードで平均消費電力１０ｍＷ　の結果が得らｎだ
。
第３図は、ＭＥＳＦＥＴ　３０として、ディプリーショ
ンモードＭＥＳＦＥＴの代りに、エンハンスメントモー
ドＭＥＳＩＴを採用したデ＆−プル手段２９の代替回路
を示す。第３図の代替回路に回路２６または回路２６の
エンハンスメントモード版すなわち第４図に示さｎる回
路６４のいずｎにも使用できる。回路２６と回路６４の
対応する素子に同一番号が付されている。回路６４には
、単一のディプリーションモード１１１化５ＦＥＴ５０
のみが用いらｆｌ、１回路２６において論理入力電圧レ
ベルをシフトするためのＭＥＳＦＥＴ２８　、５４お工
びダイオード５８゜６０．６２’ｔ：’必要としない。
回路１０のエンハンスメントモードＭＥＳＦＥＴ版が第
５図に回路６６として示される。回路１０と回路６６の
対応する素子は同一の番号が付されている。回路６４　
、６６において、電圧レベルシフト手段は削除されてい
ることに注意したい。これはエンハンスメントモードＭ
ＥＳＦＢＴがスイッチングされるとき、出力電圧が、負
のしきい値電圧を補償することを必要としないからであ
る。
【図面の簡単な説明】
第１図は本発明のディプリーションモードＭＥＳ−ＦＥ
Ｔを用いた基本ＭＥＳＦＥＴドライバー回路である。 第２図は、第１図の回路をとり入れ、ディプリーション
モードＭＥＳＦＢ、Ｔを用いたディジタル１ｃのための
３状態出力バッファ回路である。 第３図はエンハンスメントモードＭＥＳＦＥＴを用い庭
第２図のディスエーブル回路の代替手段である。 第４図は第２図の回路のエンハンスメントモード版であ
る。 第５図は第１図の回路のエンハンスメントモード版であ
る。 １２　第１のＭＥＳＦＥＴ １４　第２のＭＩ　ＦＥＴ １６　第３のＭＥＳＦＥＴ １８　負荷 ２４．３５　電圧レベルシフト手段 ２４ａ　　第１の抵抗手段 ２４ｂ　　第１の電流源 ２８．３０，５０，５２．５４　　ＭＢ８ＦＥＴ２９　
　ディスエーブル手段 ３２　　第２の抵抗手段 ３４　　第２の電流源

Claims (13)

    【特許請求の範囲】
  1. （１）入力、論理出力点および電圧基準点を持ち、第１
    および第２の電圧源に接続される電気回路であつて、 ソース、ドレインおよびゲートを持つ第１ の金属半導体電界効果トランジスタ（以下 「金属半導体電界効果トランジスタ」を 「ＭＥＳＦＥＴ」と略記する。）と、 ソース、ドレインおよびゲートを持つ第２ のＭＥＳＦＥＴと、 ソース、ドレインおよびゲートを持つ第３ のＭＥＳＦＥＴを含み上記入力に入力されたディジタル
    電気信号を第１の論理値から第２の論理値に反転するイ
    ンバータ手段とを含み、 上記第１のＭＥＳＦＥＴのゲートは上記第３のＭＥＳＦ
    ＥＴのドレインに第１の電気的接続手段を介して接続さ
    れ、ドレインは上記第１の電圧源に直接電気的に接続さ
    れ、ソースは上記論理出力点に接続され、 上記第２のＭＥＳＦＥＴのゲートは上記第１の論理値の
    上記ディジタル電気信号を受け、ソースは上記電圧基準
    点に直接電気的に接続され、ドレインは上記論理出力点
    で上記第１のＭＥＳＦＥＴのソースに直接電気的に接続
    され、上記第３のＭＥＳＦＥＴのゲートは、上記入力に
    直接電気的に接続され、ドレインは第２の電気的接続手
    段を介して上記第２の電圧源に接続され、ソースは直接
    電気的に上記電圧基準点に接続されて上記第２の論理値
    がドレインに出力されることを特徴とするＭＥＳＦＥＴ
    を用いた電気回路。
  2. （２）上記第１、第２および第３のＭＥＳＦＥＴは、エ
    ンハンスメントモードＭＥＳＦＥＴ（以下「ＥモードＭ
    ＥＳＦＥＴ」と略記する。）であることを特徴とする第
    １項記載のＭＥＳＦＥＴを用いた電気回路。
  3. （３）上記第１の電気的接続手段は、上記第２の論理値
    の電圧レベルを上記第１のＭＥＳＦＥＴのゲートに入力
    する、前に低電圧にシフトする電圧レベルシフト手段で
    あることを特徴とする第１項記載のＭＥＳＦＥＴを用い
    た電気回路。
  4. （４）上記第１、第２および第３のＭＥＳＦＥＴはデイ
    プリーシヨンモードＭＥＳＦＥＴ（以下「ＤモードＭＥ
    ＳＦＥＴ」と略記する。）であることを特徴とする第３
    項記載のＭＥＳＦＥＴを用いた電気回路。
  5. （５）上記第２の電気的接続手段は電気的負荷であるこ
    とを特徴とする第４項記載のＭＥＳＦＥＴを用いた電気
    回路。
  6. （６）第１および第２の電圧源は同一の電圧源であるこ
    とを特徴とする第１項または第５項記載のＭＥＳＦＥＴ
    を用いた電気回路。
  7. （７）論理入力、エネーブル入力、論理出力点および基
    準電圧点を持ち、第１および第２の電圧源に接続される
    電気回路であつて、 ソース、ドレインおよびゲートを持つ第１ のデイプリーシヨンモード金属半導体電界効果トランジ
    スタ（以下「デイプリーシヨンモード金属半導体電界効
    果トランジスタ」を 「ＤモードＭＥＳＦＥＴ」と略記する。）と、ソース、
    ドレインおよびゲートを持つ、第 ２のＤモードＭＥＳＦＥＴと、 ソース、ドレインおよびゲートを持つ、第 ３のＤモードＭＥＳＦＥＴと、 第１の入力点と第１の出力点を持つ第１の 電圧レベルシフト手段と、 第２の入力点と第２の出力点を持つ第２の 電圧レベルシフト手段と、 第１および第２の終端領域を持つ電気的負 荷手段と、 第１および第２の電流源と、 ソース、ドレインおよびゲートを持つ第４ の金属半導体電界効果トランジスタ（以下 「金属半導体電界効果トランジスタ」を 「ＭＥＳＦＥＴ」と略記する。）と、 ソース、ドレインおよびケートを持つ第５ のＤモードＭＥＳＦＥＴとを含み、 上記第１のＤモードＭＥＳＦＥＴのドレインは上記第１
    の電圧源に直接電気的に接続され、ゲートは上記第１の
    出力点および上記第１の電流源に直接電気的に接続され
    、ソースは上記論理出力点に直接接続され、 上記第２のＤモードＭＥＳＦＥＴのドレインは上記論理
    出力点に直接電気的に接続され、ゲートは上記第２の出
    力点および上記第３のＤモードＭＥＳＦＥＴのゲートに
    直接接続され、ソースは上記電圧基準点に直接接続され
    、 上記第３のＤモードＭＥＳＦＥＴのドレインは上記第１
    の入力点に直接電気的に接続されている第１の終端領域
    に直接電気的に接続され、ゲートは上記第２の電流源お
    よび第２の出力点に直接電気的に接続され、ソースは上
    記電圧基準点に直接電気的に接続され、 上記第１の電流源は、上記第１の出力点に 直接電気的に接続され、 上記第２の電流源は、上記第２の出力点に 直接電気的に接続され、 上記第４のＭＥＳＦＥＴのドレインは、上記第２の電圧
    源に直接電気的に接続され、ゲートは上記エネーブル入
    力に直接電気的に接続され、ソースは上記第２の終端領
    域に直接電気的に接続され、 上記第５のＤモードＭＥＳＦＥＴのドレインは、上記第
    ２の終端領域および上記第４のＭＥＳＦＥＴのソースに
    直接電気的に接続され、ゲートは上記論理入力に直接電
    気的に接続され、ソースは上記第２の入力点に直接電気
    的に接続されていることを特徴とするＭＥＳＦＥＴを用
    いた電気回路。
  8. （８）上記第２の電圧レベルシフト手段はアノードとカ
    ソードをもち、直列に接続された第２、第３および第４
    のショットキーダイオードからなり、上記第２のショッ
    トキーダイオードのアノードは第２の入力点に接続され
    、上記第４のショットキーダイオードの力ノードは上記
    第２の出力点に接続されていることを特徴とする第７項
    記載のＭＥＳＦＥＴを用いた電気回路。
  9. （９）上記第１の電圧レベルシフト手段はアノードとカ
    ソードをもつ第１のダイオードからなり、このダイオー
    ドのアノードは上記第１の入力点であり、カソードは上
    記第１の出力点であることを特徴とする第８項記載のＭ
    ＥＳＦＥＴを用いた電気回路。
  10. （１０）上記第２の電流源は、ソース、ドレインおよび
    ゲートをもつＤモードＭＥＳＦＥＴと電圧源を含み、ソ
    ースはこの電圧源および自己のゲートに直接に電気的に
    接続され、ドレインは上記第２の出力点、上記第３のＤ
    モードＭＥＳ−ＦＥＴのゲートおよび上記第２のＤモー
    ドＭＥＳ−ＦＥＴのゲートに直接に電気的に接続されて
    いることを特徴とする第７項記載のＭＥＳＦＥＴを用い
    た電気回路。
  11. （１１）上記第１の電流源は、ソース、ドレインおよび
    ゲートをもつＤモードＭＥＳＦＥＴと電圧源を含み、ソ
    ースはこの電圧源および自己のゲートに直接に電気的に
    接続され、ドレインは上記第１の出力点に直接に電気的
    に接続されていることを特徴とする第１０項記載のＭＥ
    Ｓ−ＦＥＴを用いた電気回路。
  12. （１２）上記電気的負荷手段はソース、ドレインおよび
    ゲートをもつＤモードＭＥＳＦＥＴであり、ドレインは
    上記第２の終端領域であり、ソースは上記第１の終端領
    域であり、自己のゲートに直接に電気的に接続されてい
    ることを特徴とする第１１項記載のＭＥＳＦＥＴを用い
    た電気回路。
  13. （１３）第１および第２の電圧源は同一の電圧源である
    ことを特徴とする第７項に記載のＭＥＳＦＥＴを用いた
    電気回路。
JP60138840A 1984-06-27 1985-06-25 金属半導体電界効果トランジスタを用いた電気回路 Expired - Lifetime JPH069337B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/625,151 US4631426A (en) 1984-06-27 1984-06-27 Digital circuit using MESFETS
US625151 1996-04-01

Publications (2)

Publication Number Publication Date
JPS6113817A true JPS6113817A (ja) 1986-01-22
JPH069337B2 JPH069337B2 (ja) 1994-02-02

Family

ID=24504815

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60138840A Expired - Lifetime JPH069337B2 (ja) 1984-06-27 1985-06-25 金属半導体電界効果トランジスタを用いた電気回路

Country Status (5)

Country Link
US (1) US4631426A (ja)
EP (1) EP0167076B1 (ja)
JP (1) JPH069337B2 (ja)
CA (1) CA1246157A (ja)
DE (1) DE3585564D1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6471217A (en) * 1987-05-19 1989-03-16 Gazelle Microcircuits Inc Output buffer circuit

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60694A (ja) * 1983-06-15 1985-01-05 Hitachi Ltd 半導体メモリ
JPS61272964A (ja) * 1985-05-28 1986-12-03 Fujitsu Ltd 半導体抵抗素子
FR2599910B1 (fr) * 1986-06-10 1988-09-02 Labo Electronique Physique Circuit amplificateur differentiel regenerateur de signaux complementaires de faible amplitude
US4798979A (en) * 1986-09-23 1989-01-17 Honeywell Inc. Schottky diode logic for E-mode FET/D-mode FET VLSI circuits
US4701646A (en) * 1986-11-18 1987-10-20 Northern Telecom Limited Direct coupled FET logic using a photodiode for biasing or level-shifting
US4810905A (en) * 1987-05-19 1989-03-07 Gazelle Microcircuits, Inc. Capacitor coupled push pull logic circuit
US4918336A (en) * 1987-05-19 1990-04-17 Gazelle Microcircuits, Inc. Capacitor coupled push pull logic circuit
US4970413A (en) * 1987-10-28 1990-11-13 Gigabit Logic VBB-feedback threshold compensation
US4937477A (en) * 1988-01-19 1990-06-26 Supertex, Inc. Integrated mos high-voltage level-translation circuit, structure and method
US4896057A (en) * 1988-09-14 1990-01-23 United States Of America As Represented By The Administrator, National Aeronautics And Space Administration High-speed dynamic domino circuit implemented with gaas mesfets
JPH0289357A (ja) * 1988-09-27 1990-03-29 Nec Corp 半導体回路
JP2774176B2 (ja) * 1990-03-20 1998-07-09 富士通株式会社 半導体集積回路
US5117129A (en) * 1990-10-16 1992-05-26 International Business Machines Corporation Cmos off chip driver for fault tolerant cold sparing
EP0630110B1 (en) * 1993-06-15 1997-04-23 ALCATEL BELL Naamloze Vennootschap Level conversion circuit
US5867039A (en) * 1996-05-17 1999-02-02 Honeywell Inc. CMOS output driver with p-channel substrate tracking for cold spare capability
KR100218506B1 (ko) * 1996-12-14 1999-09-01 윤종용 액정 표시 장치용 레벨 시프트 회로
US5966030A (en) * 1997-08-05 1999-10-12 Lsi Logic Corporation Output buffer with regulated voltage biasing for driving voltages greater than transistor tolerance
US6300800B1 (en) 1999-11-24 2001-10-09 Lsi Logic Corporation Integrated circuit I/O buffer with series P-channel and floating well
US7592841B2 (en) * 2006-05-11 2009-09-22 Dsm Solutions, Inc. Circuit configurations having four terminal JFET devices
US7646233B2 (en) * 2006-05-11 2010-01-12 Dsm Solutions, Inc. Level shifting circuit having junction field effect transistors
US20080024188A1 (en) * 2006-07-28 2008-01-31 Chou Richard K Junction field effect transistor level shifting circuit
US20080265936A1 (en) * 2007-04-27 2008-10-30 Dsm Solutions, Inc. Integrated circuit switching device, structure and method of manufacture
US7629812B2 (en) * 2007-08-03 2009-12-08 Dsm Solutions, Inc. Switching circuits and methods for programmable logic devices
US20090168508A1 (en) * 2007-12-31 2009-07-02 Dsm Solutions, Inc. Static random access memory having cells with junction field effect and bipolar junction transistors
US7741873B2 (en) * 2008-04-21 2010-06-22 Micron Technology, Inc. Receiver circuitry for receiving reduced swing signals from a channel
US7710148B2 (en) * 2008-06-02 2010-05-04 Suvolta, Inc. Programmable switch circuit and method, method of manufacture, and devices and systems including the same
JP6953234B2 (ja) * 2017-08-28 2021-10-27 ラピスセミコンダクタ株式会社 半導体装置及び半導体装置の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3775693A (en) * 1971-11-29 1973-11-27 Moskek Co Mosfet logic inverter for integrated circuits
US4177390A (en) * 1977-12-27 1979-12-04 Raytheon Company A field effect transistor logic gate having depletion mode and enhancement mode transistors
JPS5846090B2 (ja) * 1978-05-12 1983-10-14 三菱電機株式会社 バツフア回路
FR2449369A1 (fr) * 1979-02-13 1980-09-12 Thomson Csf Circuit logique comportant une resistance saturable
JPS56111180A (en) * 1980-02-06 1981-09-02 Toshiba Corp Semiconductor device
US4380709A (en) * 1980-05-15 1983-04-19 Motorola, Inc. Switched-supply three-state circuit
US4500799A (en) * 1980-07-28 1985-02-19 Inmos Corporation Bootstrap driver circuits for an MOS memory
US4363978A (en) * 1980-07-31 1982-12-14 Rockwell International Corporation Reduced power tristate driver circuit
US4395645A (en) * 1980-12-05 1983-07-26 International Telephone And Telegraph Corporation Mosfet logic inverter buffer circuit for integrated circuits
US4347447A (en) * 1981-04-16 1982-08-31 Mostek Corporation Current limiting MOS transistor driver circuit
DE3325812A1 (de) * 1983-07-18 1985-01-31 Siemens AG, 1000 Berlin und 8000 München Bfl-logik-schaltungsanordnung
DE3325873A1 (de) * 1983-07-18 1985-01-31 Siemens AG, 1000 Berlin und 8000 München Logik-schaltungsanordnung
CA1245304A (en) * 1984-07-19 1988-11-22 Honeywell Inc. Enhanced schottky diode field effect transistor logic circuits

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
IEEE JOURNAL OF SOLID-STATE CIRCUITS=1984 *
IEEE JOURNAL OF SOLID-STATE CIRCUTS=1981 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6471217A (en) * 1987-05-19 1989-03-16 Gazelle Microcircuits Inc Output buffer circuit

Also Published As

Publication number Publication date
JPH069337B2 (ja) 1994-02-02
EP0167076A2 (en) 1986-01-08
US4631426A (en) 1986-12-23
EP0167076B1 (en) 1992-03-11
DE3585564D1 (de) 1992-04-16
EP0167076A3 (en) 1987-10-07
CA1246157A (en) 1988-12-06

Similar Documents

Publication Publication Date Title
JPS6113817A (ja) 金属半導体電界効果トランジスタを用いた電気回路
KR100232661B1 (ko) 아날로그 스위치회로
EP0247172B1 (en) Cmos to ecl interface circuit
US6046622A (en) Electronic analogue switch
US5013937A (en) Complementary output circuit for logic circuit
US4092548A (en) Substrate bias modulation to improve mosfet circuit performance
US5546021A (en) 3-state bicmos output buffer having power down capability
US4698524A (en) MESFET logic using integral diode level shifting
US4490632A (en) Noninverting amplifier circuit for one propagation delay complex logic gates
US6225838B1 (en) Integrated circuit buffers having reduced power consumption requirements
US4798979A (en) Schottky diode logic for E-mode FET/D-mode FET VLSI circuits
JPH02214219A (ja) バイポーラｍｏｓ３値出力バッファ
US4342928A (en) Circuit and method for voltage level conversion
US4712022A (en) Multiple input OR-AND circuit for FET logic
US4418292A (en) Logic gate having a noise immunity circuit
US4837458A (en) Flip-flop circuit
JP2003188706A (ja) 入出力バッファ回路
EP2270946B1 (en) Low-current input buffer
EP2264900B1 (en) Low-current inverter circuit
US6501298B1 (en) Level-shifting circuitry having “low” output during disable mode
US5304870A (en) Source electrode-connected type buffer circuit having LDD structure and breakdown voltage protection
JPH0955470A (ja) 半導体回路及び半導体回路装置
US5087836A (en) Electronic circuit including a parallel combination of an E-FET and a D-FET
EP2264899B1 (en) Low-current logic-gate circuit
JP2963512B2 (ja) 入出力回路