JPS61135237A - Transversal equalizer - Google Patents

Transversal equalizer

Info

Publication number
JPS61135237A
JPS61135237A JP25782784A JP25782784A JPS61135237A JP S61135237 A JPS61135237 A JP S61135237A JP 25782784 A JP25782784 A JP 25782784A JP 25782784 A JP25782784 A JP 25782784A JP S61135237 A JPS61135237 A JP S61135237A
Authority
JP
Japan
Prior art keywords
tap coefficient
signal
circuit
level
transversal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25782784A
Other languages
Japanese (ja)
Inventor
Hiromi Shimoda
下田 弘美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP25782784A priority Critical patent/JPS61135237A/en
Publication of JPS61135237A publication Critical patent/JPS61135237A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To always secure a proper working level range by normalizing the tap coefficient setting conditions of a transversal filter based on the maximum tap coefficient corresponding to the distortion characteristics and correcting the fluctuation of the output level. CONSTITUTION:A signal sent from a terminal 101 is supplied to a transversal filter TRF1. The TRF1 sends an output signal obtained by reducing the distortion of an input signal with the tap coefficient setting conditions controlled by a tap coefficient control signal given from a D/A converter 6 to a variable attenuator 8. Here a control circuit 2 of a tap coefficient normalizing means 9 reads the tap coefficient setting conditions out of a memory circuit 4 with the prescribed signal given from a sumbwheel switch 3 and supplies it to an arithmetic circuit 5. The circuit 5 sets the maximum tap coefficient of the TRF1 as the upper limit value in response to the distortion characteristics of the input signal sent from the terminal 101 and normalizes the setting conditions given from the circuit 4. Then the tap coefficient control signal and the level control signal are sent to D/A converters 6 and 7 via the circuit 2. The converter 7 controls the attenuator 8 with the level control signal for correction of the level fluctuation.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はトランスバーサル型等化器に関し、特にトラン
スバーサル・フィルタのタップ係数制御の適用レベル範
囲を改善するトランスバーサル型等化器に関する。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a transversal equalizer, and particularly to a transversal equalizer that improves the applicable level range of tap coefficient control of a transversal filter.

(従来の技術) 従来、例えばT DMA (Time Di v is
 ion Mu 1 t −1ple Access)
方式による衛厘通信回線等において用いられているトラ
ンスバーサル型等化器においては、前記トランスバーサ
ル型等化器の主要部を形成するトランスバーサル・フィ
ルタの各タップに付与されるタップ係数は、入力信号に
おける歪特性の如何を問わずに適用できるように、あら
かじめ入力信号の歪特性から推定されるタップ係数の最
大値を設定し、この最大値のタップ係数を上限の基準値
とする相対的な係数値として、所定のダイナミック動作
範囲内において規定づけられている。第4図は、従来の
トランスバーサル型等化器の一例の主要部を示すブロッ
ク図で、トランスバーサル・フィルタ36、制御回路3
7、サミール・スイッチ38、記憶回路39およびD−
A変換器40を備えて構成されている。トランスバーサ
ル・フィルタ36は、タップ数が5個の場合の一例で、
その詳細なブロック図は第2図に示される。第2図のト
ランスバーサル・フィルタについては、後述する本発明
の詳細な説明においても必要となるので、その動作内容
を簡単に説明する。
(Prior Art) Conventionally, for example, TDMA (Time Division
ion Mu 1t-1ple Access)
In a transversal equalizer used in a communication line based on the above-mentioned system, the tap coefficients given to each tap of the transversal filter forming the main part of the transversal equalizer are based on the input In order to be applicable regardless of the distortion characteristics of the signal, the maximum value of the tap coefficient estimated from the distortion characteristics of the input signal is set in advance, and a relative The coefficient value is defined within a predetermined dynamic operation range. FIG. 4 is a block diagram showing the main parts of an example of a conventional transversal equalizer, including a transversal filter 36, a control circuit 3
7, Samir switch 38, memory circuit 39 and D-
It is configured to include an A converter 40. The transversal filter 36 is an example of a case where the number of taps is 5,
Its detailed block diagram is shown in FIG. Since the transversal filter shown in FIG. 2 will be necessary in the detailed explanation of the present invention to be described later, its operation will be briefly explained.

第2図において、端子103から入力される信号は、1
:3ハイプリ、ド回路11−1において3分岐され、遅
延素子23−1、重み付け回路13および18に送られ
る。遅延素子23−1によって所定の時間Tだけ遅延さ
れた信号は、1:3ハイプリ、ドエ1−2において3分
岐され、遅延素子23−2、重み付け回路14および1
9に送られる。以下同様な手順によって、遅延素子23
−2および1:3ハイプリ、ド11−3、遅延素子23
−3および1:3ハイプリ、ド11−4、遅延素子23
−4およびl:2ハイプリ、ド12を介して、それぞれ
対応する分岐信号が、重み付け回路15および20、重
み付け回路16および21、重み付け回路17および2
2に送られる。言うまでもなく遅延i子23−2〜2’
 3−4の遅延時間は、前述の遅延素子23−1の場合
と同じくTである。
In FIG. 2, the signal input from the terminal 103 is 1
:3 branched into three in the high pre-do circuit 11-1 and sent to the delay element 23-1 and the weighting circuits 13 and 18. The signal delayed by the predetermined time T by the delay element 23-1 is branched into three parts in the 1:3 high preamplifier 1-2, and then sent to the delay element 23-2, the weighting circuit 14, and the
Sent to 9th. Thereafter, by the same procedure, the delay element 23
-2 and 1:3 high pre, do 11-3, delay element 23
-3 and 1:3 high pre, do 11-4, delay element 23
-4 and 1:2 Hypuri and 12 respectively, the corresponding branch signals are transmitted through weighting circuits 15 and 20, weighting circuits 16 and 21, weighting circuits 17 and 2.
Sent to 2. Needless to say, I was delayed 23-2~2'
The delay time of 3-4 is T, as in the case of the aforementioned delay element 23-1.

各タップに対応する重み付け回路13〜17および重み
付け回路18〜22に対しては、第4図のD−A変換器
40から出力されるタップ係数制御信号が、それぞれ端
子105〜109および110〜114を介して入力さ
れ、各重み付け回路において前述の分岐された信号と掛
は合わされる。重み付け回路13〜17の出力信号は信
号合成回路24に送られて合成され、重み付け回路18
〜22の出力信号は信号合成回路25に送られて合成さ
れる。信号合成回路24および25の出力信号は、それ
ぞれ直交合成回路26に送られて、相互にπ/2の位相
差を有する状態において合成され、端子104を介して
出力される。この場合のトランスバーサル・フィルタの
伝達関数H(ω)は次式にて与えられる。
For weighting circuits 13 to 17 and weighting circuits 18 to 22 corresponding to each tap, tap coefficient control signals output from the D-A converter 40 in FIG. The signals are inputted via the above-mentioned weighting circuits, and the signals are combined with the branched signals described above in each weighting circuit. The output signals of the weighting circuits 13 to 17 are sent to the signal combining circuit 24 and combined, and the weighting circuit 18
22 output signals are sent to the signal synthesis circuit 25 and synthesized. The output signals of the signal combining circuits 24 and 25 are each sent to an orthogonal combining circuit 26, where they are combined with a phase difference of π/2, and outputted via a terminal 104. The transfer function H(ω) of the transversal filter in this case is given by the following equation.

上式において、rk(k=−2,−1,0,1,2)お
よびdk (k=−2、=1 、 Ot 112)は、
それぞれ重み付け回路13〜17および重み付け回路1
8〜22に対応するタップ係数であシ、ω社角周波数を
示す。従って、上記各タップ係数の設定条件によシ、ト
ランスバーサル・フィルタの周波数特性を制御すること
が可能である。
In the above formula, rk (k=-2,-1,0,1,2) and dk (k=-2,=1, Ot 112) are
Weighting circuits 13 to 17 and weighting circuit 1, respectively.
Tap coefficients corresponding to 8 to 22 indicate the angular frequency. Therefore, it is possible to control the frequency characteristics of the transversal filter depending on the setting conditions of each tap coefficient described above.

第4図に示される従来のトランスバーサル型等化器にお
いては、端子117を介してトランスバーサル・フィル
タ36に入力される信号は、前述のように、D−A変換
器40から出力されるタップ係数制御信号により、各タ
ップ係数の設定条件を制御されるトランスバーサル・フ
ィルタ36を経由することKより、所定の等化された信
号として端子118を介して出力される。この場合にお
いて、前記タップ係数制御信号鉱、制御回路37から出
力されるディジタル制御信号が、D−A変換器40にお
いてアナログ信号に変換されて生成される。制御回路3
7はサミール・スイッチ38に接続されてお)、サミー
ル・スイッチ38からの所定の出力信号を介して、あら
かじめ定められているタップ係数設定条件が記憶回路3
9かも読出されて、前記ディジタル制御信号が出力され
る。
In the conventional transversal type equalizer shown in FIG. The signal passes through a transversal filter 36 whose setting conditions for each tap coefficient are controlled by a coefficient control signal, and is outputted via a terminal 118 as a predetermined equalized signal. In this case, the tap coefficient control signal, a digital control signal output from the control circuit 37, is converted into an analog signal by the DA converter 40 and generated. Control circuit 3
7 is connected to the Samir switch 38), and predetermined tap coefficient setting conditions are stored in the storage circuit 3 via a predetermined output signal from the Samir switch 38.
9 is also read out and the digital control signal is output.

記憶回路39に記憶されているタップ計数設定条件は、
既に前述したように、入力信号の歪特性から推定される
タップ係数の最大値を上限の基準値とする相対的な係数
値により規定されてお)、制御回路37を介して前記デ
ィジタル制御信号が読出され、D−A変換器40および
トランスバーサル・フィルタ36によって、端子117
から入力される信号の歪が等化されて端子118から出
力される。
The tap count setting conditions stored in the memory circuit 39 are as follows:
As already mentioned above, the digital control signal is supplied via the control circuit 37 (defined by a relative coefficient value with the maximum value of the tap coefficient estimated from the distortion characteristics of the input signal as the upper limit reference value). is read out and transmitted to terminal 117 by D-A converter 40 and transversal filter 36.
The distortion of the signal input from the terminal 118 is equalized and output from the terminal 118.

(発明が解決しようとする問題点) 上述の従来のトランスパーチル型等化器において鉱、前
述のように、記憶回路39に記憶されているタップ計数
設定条件におけるタップ係数の最大値は、推定される入
力信号の最大歪に対しても適応できるように、特定の基
準値に設定されている。一般に、トランスバーサル型等
化器の重み付け回路に対応するタップ係数の相対的な動
作レベル範囲は、前記最大規準値に対して実用上嵩高 
(Problems to be Solved by the Invention) In the conventional transpertile equalizer described above, as described above, the maximum value of the tap coefficient under the tap count setting conditions stored in the storage circuit 39 is estimated. It is set to a specific reference value so that it can adapt to the maximum distortion of the input signal. In general, the relative operating level range of the tap coefficients corresponding to the weighting circuit of a transversal equalizer is practically too bulky with respect to the maximum standard value.
.

40〜50 dB程度であシ、従って、タップ係数設定
値の下限値位、前記タップ係数の最大基準値に対して上
記のレベル範囲内に限定され、それ以下のレベルまでタ
ップ係数設定の動作レベル範囲を拡大することは不可能
である。このため、トランスバーサル型等化器に入力さ
れる信号の歪の変動にともない。各重み付け回路に対応
するタップ係数の設定レベルの動作領域が、前記最大基
準値に対して相対的に低い領域にある場合には、前述の
タップ係数設定の下限値が制約となシ、前記トランスバ
ーサル型等化器のタップ係数設定動作範囲が減殺されて
1本来の期待される歪等化特性が劣化するという欠点が
ある。
It is approximately 40 to 50 dB, therefore, the lower limit of the tap coefficient setting value is limited to the above level range with respect to the maximum reference value of the tap coefficient, and the operation level of the tap coefficient setting is limited to a level below that level. It is not possible to expand the range. Therefore, as the distortion of the signal input to the transversal equalizer changes. If the operating range of the setting level of the tap coefficient corresponding to each weighting circuit is in a region relatively low with respect to the maximum reference value, the lower limit value of the tap coefficient setting described above is not a constraint. There is a drawback that the tap coefficient setting operating range of the versatile equalizer is reduced and the originally expected distortion equalization characteristics are deteriorated.

(問題点を解決するための手段) 上述の問題点を解決するために、本発明のトランスバー
サル型等化器は、入力信号通路に縦続接続される複数の
遅延素子と、この遅延素子の接続点から分岐される信号
に対応する複数の重み付け回路と、これらの重み付け回
路の出力信号を所定条件にて合成する信号合成手段と、
を備えるトランスバーサル・フィルタと、前記重み付け
回路のタップ係数設定条件を記憶する記憶回路と、前記
記憶回路の記憶内容を読出す制御回路と、前記制御回路
の出力信号をアナログ信号に変換して、それぞれ対応す
る前記複数の重み付け@路に出力するA−D変換器と、
を備えるトランスバーサル型等化器において、前記複数
の重み付け回路に対するタップ係数を正規化するタップ
係数正規化手段と、前記タップ係数の正規化にともない
生起する) ’) 7 ス/< −fル・フィルタの出
力信号のレベル変動を、所定のレベル制御信号を介して
補正するレベル制御手段と、を備えている。
(Means for Solving the Problems) In order to solve the above-mentioned problems, the transversal equalizer of the present invention includes a plurality of delay elements connected in cascade in an input signal path, and a connection of the delay elements. a plurality of weighting circuits corresponding to signals branched from the point; a signal synthesizing means for synthesizing output signals of these weighting circuits under predetermined conditions;
a transversal filter comprising: a storage circuit that stores tap coefficient setting conditions for the weighting circuit; a control circuit that reads out the stored contents of the storage circuit; and converts an output signal of the control circuit into an analog signal; an A-D converter that outputs to each of the plurality of corresponding weighted @paths;
In the transversal equalizer, tap coefficient normalization means normalizes the tap coefficients for the plurality of weighting circuits; The apparatus includes level control means for correcting level fluctuations in the output signal of the filter via a predetermined level control signal.

(実施例) 次に、本発明について図面を参照して詳細に説明する。(Example) Next, the present invention will be explained in detail with reference to the drawings.

第1図は、本発明の第1の実施例の主要部を示すブロッ
ク図である。図に示されるように、本実施例は、トラン
スバーサル・フィルタ1と、制御回路2、記憶回路4お
よび演算回路5を含むタップ係数正規化手段9と、サミ
ール・スイッチ3と、D−A変換器6と、D−A変換器
7および可変減衰器8を含むレベル制御手段10と、全
備えている。
FIG. 1 is a block diagram showing the main parts of a first embodiment of the present invention. As shown in the figure, the present embodiment includes a transversal filter 1, a tap coefficient normalization means 9 including a control circuit 2, a storage circuit 4, and an arithmetic circuit 5, a Samir switch 3, and a D-A converter. 6, a level control means 10 including a DA converter 7 and a variable attenuator 8.

第111において、トランスバーサル・フィルタ1o評
#1′&ブロック図は第2図に示されておシ、その動作
内容は、既に前述したとおシである。端子1oit介し
てトランスバーサル・フィルタlに入力される信号は、
I)−A変換器6から出力されるタップ係数制御信号に
より、各タップ係数設定条件を制御されるトランスパル
サル・フィルタ1を経由することにより、歪を低減され
て出力され可変減衰58に送られる。D−A変換器6は
、制御回路2から出力されるディジタル制御信号をアナ
ログ信号に変換して、トランスバーf ル・フィルタ1
の各重み付け回路に供給する機能を有している。制曲1
回路2は、サミール・スイッチ3、記憶回路4および演
事r回路5に接続されており、サミール・スイッチ3か
らの所定出力信号を介して、あらかじめ定められている
タップ係数設定条件が記憶回路4から読出され、演算回
路5に入力される。演算回路5は、端子101から入力
される信号の歪特性に対応して、トランスバーサル・フ
ィルタ1に対するタップ係数の調査最大値を上限基準値
として、記憶回路4から入力される前記タップ係数設定
条件を正規化する演算処理機能を有しており、演算回路
5において正規化されたり、プ係数設定条件に対応する
ディジタル制御信号は、制御回路2を介して出力され、
D−A変換器6に送られる。D−A変換器6からアナロ
グのり、プ係数制御信号が出力され、トランスバーサル
・フィルタ1に供給される動作過程については、既に説
明したとお)である。
111, the block diagram of the transversal filter #1' is shown in FIG. 2, and its operation has already been described above. The signal input to the transversal filter l via the terminal 1oit is
By passing through the transpulsal filter 1 whose tap coefficient setting conditions are controlled by the tap coefficient control signal output from the I)-A converter 6, the distortion is reduced and the output is sent to the variable attenuation 58. It will be done. The D-A converter 6 converts the digital control signal output from the control circuit 2 into an analog signal, and converts the digital control signal output from the control circuit 2 into an analog signal.
It has the function of supplying signals to each weighting circuit. Composition 1
The circuit 2 is connected to a Samir switch 3, a memory circuit 4, and an operation circuit 5, and predetermined tap coefficient setting conditions are stored in the memory circuit 4 via a predetermined output signal from the Samir switch 3. The data is read from and input to the arithmetic circuit 5. The arithmetic circuit 5 uses the tap coefficient setting conditions input from the storage circuit 4, with the investigated maximum value of the tap coefficients for the transversal filter 1 as an upper limit reference value, in accordance with the distortion characteristics of the signal input from the terminal 101. The digital control signal that is normalized in the arithmetic circuit 5 and corresponds to the coefficient setting conditions is outputted via the control circuit 2.
The signal is sent to the DA converter 6. The operation process in which the analog input and output coefficient control signals are output from the DA converter 6 and supplied to the transversal filter 1 has already been described.

トランスバーサル・フィルタ1の歪等化機能については
前述のとおりであるが、従来の等化器の場合と異なシ、
本発明においては、歪等化機能に関連するタップ係数設
定動作範囲を所定の適正動作範囲に保持するために、記
憶回路4に記憶されているタップ係数設定条件は、入力
信号に対応する調査最大値を上限基準値として正規化さ
れている。従って、トランスバーサル・フィルタ1から
出力される等化された信号のレベルは、前記上限基準値
に対応して変動する。この対応策として、演算回路5は
、前述のタップ係数設定条件を正規化する演算機能に加
えて、正規化演算処理にともなう入力信号のレベル補正
演算処理機能をも併有しており、演算回路5からは制御
回路2t−介してディジタルのレベル制御信号も出力さ
れ、D−A変換器7!に、送られる。D−A変換器7に
おいては、前記レベル制御信号社アナログのレベル制御
信号に変換され、可変減衰器8に送られる。可変減衰器
8においては、トランスバーサル・フィルタ1から入力
される歪を等化された信号のレベルが、D−A変換器7
から送られてくる前記レベル制御信号によシ制御調整さ
れて、タップ係数設定条件の正規化にともないトランス
バーサル・フィルタ1において生起する入力信号のレベ
ル変動が補正され、端子102を介して出力される。
The distortion equalization function of the transversal filter 1 is as described above, but it has a different system from the conventional equalizer.
In the present invention, in order to maintain the tap coefficient setting operating range related to the distortion equalization function within a predetermined proper operating range, the tap coefficient setting conditions stored in the storage circuit 4 are set to The value is normalized using the upper reference value. Therefore, the level of the equalized signal output from the transversal filter 1 varies in accordance with the upper reference value. As a countermeasure for this, the arithmetic circuit 5 has, in addition to the arithmetic function for normalizing the above-mentioned tap coefficient setting conditions, an arithmetic processing function for level correction of the input signal accompanying the normalization arithmetic processing. 5 also outputs a digital level control signal via the control circuit 2t-, and the D-A converter 7! will be sent to. In the DA converter 7, the level control signal is converted into an analog level control signal, and sent to the variable attenuator 8. In the variable attenuator 8, the level of the distortion-equalized signal input from the transversal filter 1 is equalized by the DA converter 7.
The transversal filter 1 is controlled and adjusted by the level control signal sent from the transversal filter 1 to correct level fluctuations in the input signal that occur in the transversal filter 1 as a result of normalizing the tap coefficient setting conditions, and is outputted via the terminal 102. Ru.

次に、本発明の第2の実施例について説明する。Next, a second embodiment of the present invention will be described.

第3図は、上記第2の実施例の主要部を示すプロ、り図
である。図に示されるように、本実施例は、トランスバ
ーサル・フィルタ27と、制御回路28および記憶回路
30を含むタップ係数正規化手段34と、サミール・ス
イッチ29と、D−A変換回路31と、D−A変換器3
2および可変減衰器33を含むレベル制御手段35と、
を備えている。
FIG. 3 is a schematic diagram showing the main parts of the second embodiment. As shown in the figure, this embodiment includes a transversal filter 27, a tap coefficient normalization means 34 including a control circuit 28 and a storage circuit 30, a Samir switch 29, a DA conversion circuit 31, D-A converter 3
2 and a level control means 35 including a variable attenuator 33;
It is equipped with

第3図において、トランスバーサル・フィルタ27の詳
細なブロック図は第2図に示されてお)、その動作内容
は、D−A変換器31の動作内容とともに、前述の第1
の実施例の場合と同様である。
In FIG. 3, a detailed block diagram of the transversal filter 27 is shown in FIG.
This is the same as in the embodiment.

制御回路28は、サミール・スイッチ29およびi己憶
回路30に接続されており、記憶回路30には、端子1
15から入力される信号の歪特性に対応して、あらかじ
め調べられているタップ係数の調査最大値を上限基準値
として正規化された夕。
The control circuit 28 is connected to a Samir switch 29 and an i-memory circuit 30, and the storage circuit 30 has a terminal 1.
Corresponding to the distortion characteristics of the signal input from 15, the maximum value of the tap coefficients investigated in advance is normalized as the upper limit reference value.

プ係数設定条件が記憶されている。サミール・スイッチ
29からの所定出力信号を介して、上記の正規化された
タップ係数設定条件が制御回路28を通じて読出され、
ディジタル制御信号としてD−A変換器31に送られる
。また、記憶回路30からは、制御回路28を介して、
タップ係数設定条件の正規化にともない生起する、トラ
ンスバーサル・フィルタ27の出力信号におけるレベル
変動を補正するための制御信号も読出され、D−A変換
器32に送られ漬。D−A変換器32からアナログのレ
ベル制御信号が出力され、可変減衰器33に入力されて
、トランスバーサル9フイルタ27から送られてくる信
号のレベル変動が補正されて、端子116を介して出力
される動作については第1の実施例の場合と同様である
。この第2の実施例においては、端子115から入力さ
れる信号の歪特性の変化に対応して、記憶回路30に記
憶される正規化タップ係数設定条件を、あらかじめ切替
えるか、または入替えるかによって準備しておくことが
必要となる。
Coefficient setting conditions are stored. The above normalized tap coefficient setting conditions are read out through the control circuit 28 via a predetermined output signal from the Samir switch 29;
It is sent to the DA converter 31 as a digital control signal. Further, from the memory circuit 30, via the control circuit 28,
A control signal for correcting the level fluctuation in the output signal of the transversal filter 27 that occurs with the normalization of the tap coefficient setting conditions is also read out and sent to the DA converter 32. An analog level control signal is output from the DA converter 32, inputted to the variable attenuator 33, corrected for level fluctuations in the signal sent from the transversal 9 filter 27, and outputted via the terminal 116. The operations performed are the same as in the first embodiment. In this second embodiment, the normalization tap coefficient setting conditions stored in the storage circuit 30 are switched or replaced in advance in response to changes in the distortion characteristics of the signal input from the terminal 115. It is necessary to be prepared.

(発明の効果) 以上詳細に説明したように1本発明蝶トランスバーサル
型等化器において、トランスバーサル・フィルタのタッ
プ係数設定条件を、歪特性に対応して設定されるタップ
係数の最大値を基準値として正規化し、且つ前記正規化
にともない生起する信号出力のレベル変動を補正するこ
とによシ、いかなる歪特性の入力信号に対しても、前記
タップ係数の動作レベル範囲を常時適正に保持すること
が可能となり、歪等化特性が正常Km持されるという効
果がある。
(Effects of the Invention) As explained in detail above, in the butterfly transversal equalizer of the present invention, the tap coefficient setting conditions of the transversal filter are set to the maximum value of the tap coefficients set corresponding to the distortion characteristics. By normalizing it as a reference value and correcting the level fluctuation of the signal output that occurs due to the normalization, the operating level range of the tap coefficient is always maintained appropriately regardless of the input signal of any distortion characteristic. This has the effect of maintaining normal distortion equalization characteristics for Km.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図および第3図は、それぞれ本発明の第1および第
2の実施例の主要部を示すプロ、り図、第2図はトラン
スバーサル・フィルタの一例の主要部を示すブロック図
、第4図は従来のトランスバーサル型等化量の主要部を
示すブロック図である。 図において、1,27,36・旧・・トランスパーチル
・フィルタ、2,28,37・・・・・・制御回路、3
.29,38・・・・・・ナミール・スイッチ、4,3
0゜39・・・・・・記憶回路、5・・・・・・演算回
路、6,7,31゜32.40  ・・・・・・D−A
変換器、8,33・・・・・・可変減衰器、9,34・
・・・・・タップ係数正規化手段、10゜35・・・・
・・レベル制御手段、11−1〜4・・・・・・1:3
ハイブリッド回路、12・・・・・・1:2ハイブリッ
ド回路、13〜22・・・・・・重み付け回路、23−
1〜4・・・・・・造延素子、24,25・・・・・・
信号合成回路、26・・・・・・直交合成回路。
1 and 3 are diagrams showing the main parts of the first and second embodiments of the present invention, respectively, and FIG. 2 is a block diagram showing the main parts of an example of a transversal filter. FIG. 4 is a block diagram showing the main parts of a conventional transversal equalization amount. In the figure, 1, 27, 36: old transpertil filter, 2, 28, 37: control circuit, 3
.. 29,38... Namir Switch, 4,3
0゜39...Memory circuit, 5...Arithmetic circuit, 6,7,31゜32.40...D-A
Converter, 8, 33... Variable attenuator, 9, 34...
...Tap coefficient normalization means, 10°35...
...Level control means, 11-1 to 4...1:3
Hybrid circuit, 12...1:2 hybrid circuit, 13-22... Weighting circuit, 23-
1 to 4... Manufacturing element, 24, 25...
Signal synthesis circuit, 26... Orthogonal synthesis circuit.

Claims (3)

【特許請求の範囲】[Claims] (1)入力信号通路に縦続接続される複数の遅延素子と
、この遅延素子の接続点から分岐される信号に対応する
複数の重み付け回路と、これらの重み付け回路の出力信
号を所定条件にて合成する信号合成手段と、を備えるト
ランスバーサル・フィルタと、 前記重み付け回路のタップ係数設定条件を記憶する記憶
回路と、 前記記憶回路の記憶内容を読出す制御回路と、前記制御
回路の出力信号をアナログ信号に変換して、それぞれ対
応する前記複数の重み付け回路に出力するD−A変換器
と、 を備えるトランスバーサル型等化器において、前記複数
の重み付け回路に対するタップ係数を正規化するタップ
係数正規化手段と、 前記タップ係数の正規化にともない生起するトランスバ
ーサル・フィルタの出力信号のレベル制御手段と、 を備えることを特徴とするトランスバーサル型等化器。
(1) A plurality of delay elements connected in cascade in the input signal path, a plurality of weighting circuits corresponding to the signals branched from the connection point of the delay elements, and the output signals of these weighting circuits are synthesized under predetermined conditions. a transversal filter comprising: a signal synthesizing means for converting the output signal of the control circuit into an analog signal; a D-A converter that converts the signal into a signal and outputs the signal to each of the plurality of weighting circuits; and tap coefficient normalization for normalizing tap coefficients for the plurality of weighting circuits in a transversal equalizer. A transversal equalizer comprising: means for controlling the level of an output signal of the transversal filter that occurs as the tap coefficients are normalized.
(2)前記タップ係数正規化手段が、前記記憶回路と、
前記制御回路と、この制御回路に対応して設けられるタ
ップ係数正規化を含む演算処理を実行する演算回路と、
を備えており、前記演算回路が、前記レベル制御信号を
生成する演算処理機能をも併有する特許請求の範囲第(
1)項記載のトランスバーサル型等化器。
(2) The tap coefficient normalization means includes the storage circuit;
the control circuit; an arithmetic circuit provided corresponding to the control circuit that executes arithmetic processing including tap coefficient normalization;
and the arithmetic circuit also has an arithmetic processing function for generating the level control signal.
The transversal equalizer described in section 1).
(3)前記タップ係数正規化手段が、前記記憶回路と、
前記制御回路と、を備えており、前記記録回路に、正規
化されたタップ係数設定条件と、この正規化されたタッ
プ係数設定条件に対応する前記レベル制御信号の設定条
件と、を併せて記憶する特許請求の範囲第(1)項記載
のトランスバーサル型等化器。
(3) The tap coefficient normalization means includes the storage circuit;
the control circuit, and the recording circuit stores both a normalized tap coefficient setting condition and a setting condition of the level control signal corresponding to the normalized tap coefficient setting condition. A transversal equalizer according to claim (1).
JP25782784A 1984-12-06 1984-12-06 Transversal equalizer Pending JPS61135237A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25782784A JPS61135237A (en) 1984-12-06 1984-12-06 Transversal equalizer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25782784A JPS61135237A (en) 1984-12-06 1984-12-06 Transversal equalizer

Publications (1)

Publication Number Publication Date
JPS61135237A true JPS61135237A (en) 1986-06-23

Family

ID=17311674

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25782784A Pending JPS61135237A (en) 1984-12-06 1984-12-06 Transversal equalizer

Country Status (1)

Country Link
JP (1) JPS61135237A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000074266A1 (en) * 1999-05-31 2000-12-07 Matsushita Electric Industrial Co., Ltd. Receiving device and method of generating replica signal

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000074266A1 (en) * 1999-05-31 2000-12-07 Matsushita Electric Industrial Co., Ltd. Receiving device and method of generating replica signal
US6810096B1 (en) 1999-05-31 2004-10-26 Matsushita Electric Industrial Co., Ltd. Reception apparatus and replica signal generating method

Similar Documents

Publication Publication Date Title
JPH06188838A (en) Sampling rate converter
JPS5833313A (en) Transversal constant gain variable equalizer
JPS61135237A (en) Transversal equalizer
JPH07154900A (en) Circuit for stereo signal transformation and method of operation of is circuit
JP3221162B2 (en) Delay compensation device
JPS63142971A (en) Equalizing circuit for video line
US11171767B1 (en) Signal processing circuit and signal processing method
JP2001326541A (en) Device for changing amplitude and phase
JPH0548387A (en) Amplitude equalizer
KR100265325B1 (en) The digital convergence apparatus using difference between convergence data
JP3252298B2 (en) Sampling rate converter
JPS5934704A (en) Compensating system of non-linear distortion
US7450539B1 (en) Power regulation for a multi-carrier communication system
JPS60201776A (en) Automatic equalizer
SU862367A1 (en) Automatic corrector of band non-synchronized channels
JPH01158833A (en) Automatic digital equalizer
SU649142A1 (en) Phase-modulated signal adaptive corrector
JPS5817712A (en) Automatic tracking type nonlinear compensation system
JP3140283B2 (en) Audio equipment
JPH0376437A (en) Automatic level control system for subminiature satellite communication equipment
SU1352659A1 (en) Device for adaptive correction of signal
JPH04142108A (en) Cosine equalizer device
JPH043613A (en) Digital signal processing system
JPH0624397B2 (en) DC compensation circuit
JPS6144411B2 (en)