Claims (1)
Изобретение относитс к радиотехнике и может использоватьс в системах многоканальной св зи дл коррекции характеристик широкополосных несинхронных каналов . Известен автоматический корректор полосовых несинхронных каналов, содержащий блок задержки, выходы которого через первые и вторые регул торы соединены с одними входами первого и второго сумматоров , входы первых и вторых регул торов соединены со входом блока задержки, причем выход первого сумматора через первый преобразователь сигнала подключен к дополнительному входу второго сумматора 1. Однако точность коррекции этого автоматического корректора невысока. Цель изобретени - повышение точноети коррекции. Дл этого в известный автоматический корректор полосовых несинхронных каналов введены ключи, перемножители, третий и четвертый сумматоры, второй и третий преобразователи сигнала, вычитаюший блок, коммутаторы и генератор тактовых импульсов, первый выход которого соединен с первым входом первого ключа и с первым входом второго, выход которого соединен с первым входом первого перемножител и с первым входом второго, выход которого подключен к одному из входов третьего сумматора, другой вход которого соединен с выходом третьего перемножител , первый вход которого соединен с выходом первого ключа и с первым входом четвертого перемножител , выход которого подключен к одному из входов четвертого сумматора, другой вход которого соединен с выходом первого перемножител , второй вход которого соединен со вторым входом третьего перемножител , с выходом второго сумматора , с входом второго преобразовател сигнала и входом генератора тактовых импульсов , второй выход которого соединен с первым входом третьего ключа, с первым входом четвертого, с первым входом первого коммутатора и с первым входом второго, второй вход которого соединен с выходом вычитающего блока, один вход которого соединен с выходом четвертого ключа, второй вход которого соединен с выходом четвертого сумматора. Выход третьего сумматора соединен со вторым входом третьего ключа, выход которого соединен со вторым входом первого коммутатора. При этом вход блока задержки соединен со вторым входом второго ключа и с входом третьего преобразовател сигналй, выход которого подключен ко второму входу первого ключа . Выходы первого и второго коммутаторов соединены с управл ющими входами соответствующих регул торов, а третий выход генератора тактовых импульсов подключен к другому входу вычитающего блока . На чертеже представлена структурна электрическа схема предложенного устройст .ва. Автоматический корректор полосовых несинхронных каналов содержит блок задержки 1, первые и вторые регул торы 2, 3, 4-7, преобразователи 8-10 сигнала, ключи 11 -14, перемножители 15-18, вычитающий блок 19, коммутаторы 20, 21 и генератор 22 тактовых импульсов. Предложенное устройство работает следующим образом. Сигнал с выхода несинхронного канала св зи поступает на вход корректора и далее через его синфазный и квадратурный подканалы - на выход корректора. Выходной сигнал корректора запаздывает по отношению к входному на врем задержки, вносимой корректором. Сигнал с корректора поступает на пер вые входы перемножителей 15, 17 и через преобразователь 9 - на первые входы пере-множителей 18 и 16. На вторые входы перемножителей 15-18 подаютс посто нные дл каждого отрезку Т напр жени , равные значению входного сигнала и его пре- ,лг-., образовани Гильберта в момент t i: одно с выхода ключа 12, запоминающего на врем Т мгновенное значение входного сигнала корректора, другое - с ключа 11, запоминающего на врем Т мгновенное значение преобразовани Гильберта входного сигнала . Ключи 11 и 12 управл ютс импульсами с генератора 22. Сигналы с сумматоров 7, 6 поступают на ключи 14 и 13, на выходах которых получаютс дискретные сигналы, и ключи 13 и 14 управл ютс тактовыми импульсами с генератора 22. Дискретный сигнал с ключа 14 поступает на один из входов вычитающего блока 19, на второй вход которого подаетс последовательность опорных импульсов единичной амплитуды с генератора 22. С вычитающего блока 19 и ключа 13 дискретные сигналы через коммутаторы 20 и 21 поступают на регул торы 2 и 3, мен величину коэффициента передачи. Така установка регул торов 2, 3 ведет к компенсации эхосигналов , т. е. к коррекции амплитудночастотных и фазо-частотных искажений несинхронного канала. В предложенном корректоре не нужна дополнительна лини задержки и нет необходимости использовать коррел торы дл настройки каждого из регул торов в отводах линии задержки, что существенно упрощает корректор. Предлагаемый корректор пригоден дл компенсации искажений в несинхронных каналах. Формула изобретени Автоматический корректор полосовых несинхронных каналов, содержащий блок задержки, выходы которого через первые и вторые регул торы соединены с одними входами первого и второго сумматоров, входы первых и вторых регул торов соединены со входом блока задержки, причем выход первого сумматора через первый преобразователь сигнала подключен к дополнительному входу второго сумматора, отличающийс тем, что, с целью повышени точности коррекции, введены ключи, перемножители , третий и четвертый сумматоры. второй и третий преобразователи сигнала. вычитающий блок, коммутаторы и генератор тактовых импульсов, первый выход которого соединен с первым входом первого ключа и с первым входом второго ключа, выход которого соединен с первым входом первого перемножител и с первым входом второго перемножител , выход которого подключен к одному из входов третьего сумматора , другой вход которого соединен с выходом третьего перемножител , первый вход которого соединен с выходом первого ключа и с первым входом четвертого перемнопоглг-попш-тллпугхттг ил шзттюптгм-гл non s iiijf жител , выход которого подключен к одному из входов четвертого сумматора, другой вход которого соединен с выходом первого перемножител , второй вход которого соеди вторым входом третьего перемножи ел , с выходом второго сумматора, с входом второго преобразовател сигнала и входом генератора тактовых импульсов, второй выход которого соединен с первым входом третьего ключа, с первым входом четвертого ключа, с первым входом первого коммутатора и с первым входом второго коммутатора , второй вход которого соединен с выходом вычитающего блока, один вход которого соединен с выходом четвертого ключа, второй вход которого соединен с выходом четвертого сумматора, выход третьего сумматора соединен со вторым входом третьего ключа, выход которого соединен со вторым входом первого коммутатора, при этом вход блока задержки соединен со вторым входом второго ключа и с входом третьего преобразовател сигнала, выход которого подключен ко второму входу первого ключа, выходы первого и второго коммутаторовThe invention relates to radio engineering and can be used in multi-channel communication systems for correcting the characteristics of broadband asynchronous channels. The automatic corrector of asynchronous channel bandwidth is known, which contains a delay unit whose outputs through the first and second controllers are connected to one input of the first and second adders, the inputs of the first and second controllers are connected to the input of the delay unit, and the output of the first adder through the first signal converter is connected to an additional input of the second adder 1. However, the accuracy of the correction of this automatic equalizer is low. The purpose of the invention is to increase the accuracy of the correction. To do this, keys, multipliers, third and fourth adders, second and third signal converters, subtractor unit, switches and clock generator, the first output of which is connected to the first input of the first key and to the first input of the second, output are entered into the known automatic corrector of asynchronous channels. which is connected to the first input of the first multiplier and to the first input of the second, the output of which is connected to one of the inputs of the third adder, the other input of which is connected to the output of the third input the first input of which is connected to the output of the first key and the first input of the fourth multiplier, the output of which is connected to one of the inputs of the fourth adder, the other input of which is connected to the output of the first multiplier, the second input of which is connected to the second input of the third multiplier, to the output of the second adder , with the input of the second signal converter and the input of the clock generator, the second output of which is connected to the first input of the third key, to the first input of the fourth, to the first input of the first comm Ator and the second to the first input, a second input coupled to an output of the subtracter unit, one input of which is connected to the output of the fourth switch, a second input coupled to an output of the fourth adder. The output of the third adder is connected to the second input of the third key, the output of which is connected to the second input of the first switch. The input of the delay unit is connected to the second input of the second key and to the input of the third signal converter, the output of which is connected to the second input of the first key. The outputs of the first and second switches are connected to the control inputs of the respective regulators, and the third output of the clock generator is connected to another input of the subtracting unit. The drawing shows a structural electrical circuit of the proposed device. The automatic corrector for non-synchronous band channels contains a delay unit 1, the first and second controllers 2, 3, 4-7, signal converters 8-10, keys 11-14, multipliers 15-18, subtraction block 19, switches 20, 21, and generator 22 clock pulses. The proposed device operates as follows. The signal from the output of the asynchronous communication channel is fed to the input of the corrector and then through its in-phase and quadrature subchannels to the output of the corrector. The output signal of the corrector is delayed with respect to the input signal by the delay time introduced by the corrector. The signal from the corrector is fed to the first inputs of multipliers 15, 17 and through converter 9 to the first inputs of multipliers 18 and 16. The second inputs of multipliers 15-18 are constant for each segment T, the voltage equal to the input signal pre-, lg-., the formation of Hilbert at the time ti: one from the output of the key 12, which stores the instantaneous value of the input signal of the corrector for the time T, and the other from the key 11, which stores the instantaneous value of the Hilbert transformation of the input signal for the time T. The keys 11 and 12 are controlled by pulses from the generator 22. The signals from the adders 7, 6 are sent to the keys 14 and 13, the outputs of which receive discrete signals, and the keys 13 and 14 are controlled by clock pulses from the generator 22. The discrete signal from the key 14 is received One of the inputs of the subtracting unit 19, to the second input of which a sequence of unit amplitude pulses is fed from the generator 22. From the subtracting unit 19 and the key 13, the discrete signals through the switches 20 and 21 are fed to the controllers 2 and 3, the value of the transfer coefficient changes. Such a setting of the regulators 2, 3 leads to the compensation of echoes, that is, to the correction of the amplitude-frequency and phase-frequency distortions of the asynchronous channel. The proposed corrector does not require an additional delay line, and there is no need to use correlators to tune each of the controllers in the taps of the delay line, which significantly simplifies the corrector. The proposed corrector is suitable for compensating for distortions in asynchronous channels. Claims of the Invention Automatic correction of bandwidth asynchronous channels containing a delay unit whose outputs through the first and second controllers are connected to one input of the first and second adders, the inputs of the first and second controllers connected to the input of the delay unit, and the output of the first adder through the first signal converter connected to the additional input of the second adder, characterized in that, in order to improve the accuracy of the correction, keys, multipliers, the third and fourth adders are introduced. second and third signal converters. subtractive unit, switches and clock generator, the first output of which is connected to the first input of the first key and the first input of the second key, the output of which is connected to the first input of the first multiplier and the first input of the second multiplier, the output of which is connected to one of the inputs of the third adder, the other input of which is connected to the output of the third multiplier, the first input of which is connected to the output of the first key and to the first input of the fourth transnogoglg-popsh-tllpughtgl il shztyuptgm-gl non s iiijf resident, output cat The op is connected to one of the inputs of the fourth adder, the other input of which is connected to the output of the first multiplier, the second input of which connects the second input of the third multiplier, to the output of the second adder, to the input of the second signal converter and the input of the clock generator, the second output of which is connected to the first the input of the third key, with the first input of the fourth key, with the first input of the first switch and with the first input of the second switch, the second input of which is connected to the output of the subtracting unit, one input to expensively connected to the output of the fourth key, the second input of which is connected to the output of the fourth adder, the output of the third adder is connected to the second input of the third key, the output of which is connected to the second input of the first switch, while the input of the delay unit is connected to the second input of the second key and to the third input a signal converter, the output of which is connected to the second input of the first key, the outputs of the first and second switches
соединены с управл ющими входами соответствующих регул торов, а третий выход генератора тактовых импульсов подключен к другому входу вычитающего блока.connected to the control inputs of the corresponding regulators, and the third output of the clock generator is connected to another input of the subtractive unit.
Источники информации, прин тые во внимание при экспертизе I. Патент США № 3755738, кл. 325/42, 1972 (прототип).Sources of information taken into account in the examination I. US Patent No. 3755738, cl. 325/42, 1972 (prototype).