Claims (2)
Дл этого в адаптивный корректор фазомодулированных сигналов, содержащий гармонический корректор, в котором боковые отводы линии задержки подключены к первым входам соответствующих пар регул торов , выходы которых подключены к входам сумматоров сигналов синфазной и квадратурной плоскостей соответственно, причем к входу сумматора сигналов синфазной плоскости подключен центральный отвод линии задержки, а выход гармонического корректора через полосовой фильтр подключен к входу приемника, выходы которого подсоединены к соответствующим входам четырех регистров сдвига блока вы влени знака межсимвольной помехи, центральные отводы первого и второго регистров сдвига подключены к входам сумматоров по модулю 2 первой группы, выходы третьего и четвертого регистров сдвига подключены к другим входам сумматоров по модулю 2 первой группы, выходы реверсивных счетчиков - накопителей, число которых равно числу боковых отводов линии задержки, подсоединены к вторым входам соответствующих регул торов гармонического корректора, а также сумматоры по модулю 2 второй и третьей групп, введены в блок вы влени знака межсимвольной помехи элементы И, ИЛИ и инверторы . В гармоническом корректоре центральный отвод линии задержки подключен к входу сумматора сигналов квадратурной плоскости. Выходы сумматоров по модулю 2 первой группы подсоединены к объединенным входам сумматоров по модулю 2 второй группы, другие входы которых соединены соответственно с входом и выходом первого и второго регистров сдвига, которые соединены с входами соответствующих сумматоров по модулю 2 третьей группы, выходы каждого из которых подключены соответственно к первым входам первого и четвертого , п того и восьмого элементов И, и через соответствующий инвертор - к входам второго, третьего, шестого и седьмого элементов И, к вторым входам первого и третьего , второго и четвертого, п того и седьмого щестого и восьмогоэлементов И подключены выходы соответствующих сумматоров по модулю 2 второй группы, а выходы элементов И через соответствующие элементы ИЛИ подключены к входам соответствующих реверсивных счетчиков - накопителей. На чертеже представлена структурна электрическа схема адаптивного корректора согласно данному изобретению. Адаптивный корректор фазомодулированных сигналов содержит гармонический корректор 1, в состав которого входит лини задержки 2, содержаща отдельные звень 3. Боковые отводы линии задержки 2 подключены к первым входам соответствующих пар регул торов 4, выходы которых подключены к входам сумматора 5 сигналов синфазной плоскости и сумматора 6 сигналов квадратурной плоскости. К входам сумматоров 5 и 6 подключен также центральный отвод линии задержки For this, an adaptive phase-modulated signal corrector containing a harmonic corrector, in which the lateral taps of the delay line are connected to the first inputs of the respective pairs of regulators, whose outputs are connected to the inputs of the common-mode and quadrature planes adders, respectively, and a central branch is connected to the input of the common-mode plane signals delay line, and the output of the harmonic equalizer through a band-pass filter is connected to the input of the receiver, the outputs of which are connected to to the inputs of the four shift registers of the intersymbol interference sign detection unit, the central taps of the first and second shift registers are connected to the inputs of modulo 2 adders of the first group, the outputs of the third and fourth shift registers are connected to other inputs of modulators of the first group 2, reversible counter outputs - accumulators, the number of which is equal to the number of side taps of the delay line, are connected to the second inputs of the corresponding harmonic corrector controllers, as well as modulo-2 adders, the second and the third her groups, the elements AND, OR, and inverters are introduced into the block for detecting the sign of intersymbol interference. In the harmonic equalizer, the central branch of the delay line is connected to the input of the quadrature signal adder. The outputs of the adders modulo 2 of the first group are connected to the combined inputs of the adders modulo 2 of the second group, the other inputs of which are connected respectively to the input and output of the first and second shift registers, which are connected to the inputs of the corresponding modulators of the third group, the outputs of each of which are connected respectively to the first inputs of the first and fourth, fifth and eighth elements I, and through the corresponding inverter to the inputs of the second, third, sixth and seventh elements I, to the second inputs of the first About the third, second and fourth, fifth and seventh, and eighth elements AND the outputs of the corresponding modulo-2 adders of the second group are connected, and the outputs of the AND elements are OR connected through the corresponding OR inputs to the inputs of the corresponding reversible counters. The drawing shows a structural electrical circuit of an adaptive equalizer according to the present invention. The adaptive phase-modulated signal corrector contains a harmonic equalizer 1, which includes delay line 2, containing individual links 3. Side taps of delay line 2 are connected to the first inputs of the corresponding pairs of regulators 4, the outputs of which are connected to the inputs of the adder 5 of the common-mode plane and the adder 6 quadrature plane signals. To the inputs of the adders 5 and 6 is also connected to the Central branch of the delay line
2. Выходы сумматоров 5 и 6 подключены к преобразовател м частоты 7, вторые входы которых подключены к генератору 8 частоты преобразовани , а выходы - к сумматору 9, выход которого вл етс выходом гармонического корректора I Выход гармонического корректора подключен через полосовой фильтр 10 к входу приемника 11, выходы которого подсоединены к соответствующим входам четырех регистров сдвига 12-15 блока вы влени знака межсимвольной помехи 16. Центральные отводы первого и второго регистров сдвига 12 и 13, содержащих отдельные звень 17, подключены к входам сумматоров 18 по модулю 2 первой группы. Выходы третьего и четвертого регистров сдвига 14 и 15 подключены к другим входам сумматоров 18 по модулю 2 первой группы. В состав блока вы влени знака межсимвольной помехи 16 вход т также реверсивные счетчики - накопители -19, выходы которых подсоединены к вторым входам соответствую щих пар регул торов 4 гармонического корректора 1, сумматоры 20 по модулю 2 второй группы и сумматоры 21 по модулю 2 третьей группы. Выходы сумматоров 18 первой группы подсоединены к объединенным входам сумматоров 20 второй группы, другие входы которых соединены с входом и выходом первого и второго регистров сдвига 12 и 13, которые соединены также с входами соответствующих сумматоров 21 третьей группы. Выходы сумматоров 21 по модулю 2 третьей группы подключены соответственно к первым входам первого и четвертого элементов И 22 и 23, п того и восьмого элементов И 24 и25 и через инверторы 26 к входам второго , третьего, щестого и седьмого элементов И 27, 28, 29 и 30. Выходы всех элементов И через соответствующие элементы ИЛИ 31 подключены к входам реверсивных счетчиков -накопителей 19. Адаптивный корректор работает следующим образом. Принимаемые из канала св зи сигналы данных поступают на вход первого звена 3 аналоговой линии задержки 2, боковые отводы которой подключены к регул торам 4 гармонического корректора 1. Сигналы с выходов регул торов 4 и центрального отвода линии задержки 2 подсоединены к сумматорам 5 и 6, выходы которых подключены к преобразовател м частоты 7. На вторые входы преобразователей частоты 7 поступают сдвинутые между собой на угол - две частоты преобразовани с первого и второго выходов генератора 8 частоты преобразовани . Сигналы с выходов преобразователей частоты 7 суммируютс в сумматоре 9 и поступают с его выхода через полосовой фильтр 10 в приемник 11 сигналов данных. Такое включение перечисленных выще блоков позвол ет осуществить создание синфазной и квадратурной плоскостей сигнала с одновременным переносом спектра принимаемых сигналов данных, что обычно примен етс дл облегчени построени узлов приемника 11. Сигналы с выхода приемника 11 поступают в блок вы влени знака межсимвольной помехи 16, на входы соответствующих регистров сдвига 12, 13, 14, 15, состо щих из звеньев 17 и осуществл ющих задержку этих сигналов на требуемое число тактовых интервалов. Число звеньев 17 регистров сдвига 12 и 13 равно числу звеньев 3 аналоговой линии задержки 2 и определ етс величиной исходных искажений в канале св зи и требуемой точностью коррекции. Число звеньев 17 регистров сдвига 14, 15 вдвое меньше. Сумматоры 18, 20, 21 по модулю 2 первой, второй и третьей группы, инверторы 26, элементы И 22-25, 27-30 и элементы ИЛИ 31 работают по определенному алгоритму , при котором на выходах элегиентов ИЛИ формируютс мгновенные значени (дл каждой принимаемой посылки) сигналов , несущих в себе сведени о знаке синфазной и квадратурной составл ющих межсимвольной помехи, т. е. о направлении регулировки в соответствующем отводе линии задержки 2 гармонического корректора 1. Однако эти сигналы (результаты анализа ) завуалированы интерференционным вли нием других посылок, флюктуационным шумом и другими помехами, возникаюшими в канале св зи. Поэтому сигналы с выходов элементов ИЛИ 31 поступают на реверсивные счетчики-накопители 19, выполн ющие роль дискретных интеграторов, которые управл ют работой регул торов 4. Только лишь при преобладании одного знака рассогласовани регул торы 4 измен ют свои коэффициенты передачи таким образом, что величина межсимвольной интерференции будет уменьшатьс . Так будет продолжатьс до тех пор, пока во всех регул торах 4 не будут установлены опти.мальные коэффициенты передачи, т. е. будет устранена межсимвольна интерференци в принимаемых сигналах данных. В этом случае знаки рассогласовани на выходе каждого из элементов ИЛИ будут равноверо тны и сигналы с выходов реверсивных счетчиков - накопителей 19 на регул торы 4 поступать не будут. Длина линии задержки 2, количество отводов и регул торов 4, число разр дов реверсивного счетчика - накопител 19 и щаг регулировани выбираютс в зависимости от необходимой точности корректировани , величины исходных искажений и других характеристик корректора. Формула изобретени Адаптивный корректор фазомодулированНЫХ сигналов содержащий гармонический корректор, -в которо.м боковые отводы линии 64 задержки подключены к первым входам соответствующих пар регул торов, выходы которых подключены к входам сумматоров сигналов синфазной и квадратурной плоскостей соответственно, причем к входу сумматора сигналов синфазной плоскости подключен центральный отвод линии задержки, а выход гармонического корректора через полосовой фильтр подключен к входу приемника, выходы которого подсоединены к соответствующим входам четырех регистров сдвига блока вы влени знака межсимвольной помехи , центральные отводы первого и второго регистров сдвига подключены к входам сумматоров по модулю 2 первой группы, выходы третьего и четвертого регистров сдвига подключены к другим входам сумматоров по модулю 2 первой группы, выходы реверсивных счетчиков - накопителей, число которых равно числу боковых отводов линии задержки , подсоединены к вторым входам соответствующих регул торов гармонического корректора ., а также сумматоры по модулю 2 второй и третьей групп, отличающийс тем, что, с целью сокращени времени настройки адаптивного корректора, введены в блок вы влени знака межсимвольной помехи элемента И, ИЛИ и инверторы, а в гармоническом корректоре центральный отвод линии задержки подключен к входу сумматора сигналов квадратурной плоскост , при этом выходы сумматоров по модулю 2 первой группы подсоединены к объединенным входам CVMматоров по модулю 2 второй группы, другие входы которых соединены соответственно с входом и выходом первого и второго регистров сдвига, которые соединены с входами соответствующих сумматоров по модулю 2 третьей группы, выходы каждого из которых подключены соответственно к первым входам первого и четвертого, п того и восьмого элементов И, и через соответствующий инвертор - к входам второго, третьего, шестого и седьмого элементов И, к вторым входам первого и третьего, второго и четвертого , п того и седьмого, щестого и восьмого элементов И подключены выходы соответствующих сумматоров по модулю 2 второй группы, а выходы элементов И через соответствующие элементы ИЛИ подключены к входам соответствующих реверсивных счетчиков - накопителей. Источники информации, прин тые во внимание при экспертизе 1. Kettel Е. Ein automatischer Optimisator fur den Abgleich des Jmpulsentxerrer in einer Datenubertragung. -«AEUs 1964, Bd. 18,W5, s. 271-278.2. The outputs of the adders 5 and 6 are connected to frequency converters 7, the second inputs of which are connected to the conversion frequency generator 8, and the outputs to the adder 9 whose output is the output of the harmonic equalizer I The output of the harmonic equalizer is connected through the band-pass filter 10 to the input of the receiver 11, the outputs of which are connected to the corresponding inputs of the four shift registers 12-15 of the intersymbol interference detection unit 16. The central taps of the first and second shift registers 12 and 13, containing separate links 17, are connected s 18 to the inputs of adders modulo 2 of the first group. The outputs of the third and fourth shift registers 14 and 15 are connected to other inputs of adders 18 modulo 2 of the first group. The block for detecting the intersymbol interference sign 16 also includes reversible counters - drives -19, whose outputs are connected to the second inputs of the corresponding pairs of regulators 4 of harmonic equalizer 1, modulators 20 of modul 2 of the second group and adders 21 modulo 2 of the third group . The outputs of the adders 18 of the first group are connected to the combined inputs of the adders 20 of the second group, the other inputs of which are connected to the input and output of the first and second shift registers 12 and 13, which are also connected to the inputs of the corresponding adders 21 of the third group. The outputs of the adders 21 modulo 2 of the third group are connected respectively to the first inputs of the first and fourth elements And 22 and 23, the fifth and eighth elements And 24 and 25 and through inverters 26 to the inputs of the second, third, third and seventh elements And 27, 28, 29 and 30. The outputs of all elements AND through the corresponding elements OR 31 are connected to the inputs of the reversible counters of the accumulators 19. The adaptive equalizer works as follows. The data signals received from the communication channel are fed to the input of the first link 3 of the analog delay line 2, whose lateral taps are connected to the regulators 4 of the harmonic equalizer 1. The signals from the outputs of the regulators 4 and the central tapping of the delay line 2 are connected to the adders 5 and 6, the outputs which are connected to frequency converters 7. The second inputs of frequency converters 7 receive two conversion frequencies shifted from each other by an angle — two conversion frequencies from the first and second outputs of generator 8. The signals from the outputs of frequency converters 7 are summed in adder 9 and are output from its output through a band-pass filter 10 to a receiver 11 of data signals. Such inclusion of the above listed blocks allows the creation of the in-phase and quadrature signal planes with simultaneous transfer of the spectrum of the received data signals, which is usually used to facilitate the construction of receiver nodes 11. The signals from the receiver 11 output go to the intersymbol sign detection unit 16, to the inputs the corresponding shift registers 12, 13, 14, 15, consisting of links 17 and delaying these signals by the required number of clock intervals. The number of links 17 of the shift registers 12 and 13 is equal to the number of links 3 of the analog delay line 2 and is determined by the magnitude of the initial distortion in the communication channel and the required accuracy of the correction. The number of links 17 shift registers 14, 15 half. Adders 18, 20, 21 modulo 2 of the first, second and third groups, inverters 26, elements AND 22-25, 27-30 and elements OR 31 work according to a certain algorithm, in which instantaneous values are generated at the outputs of the elegents OR for each received sending) signals that carry information about the common-mode and quadrature sign of intersymbol interference, i.e., the direction of adjustment in the corresponding tap of the delay line 2 of the harmonic equalizer 1. However, these signals (analysis results) are veiled by interference their premises, fluctuation noise and other interference arising in the communication channel. Therefore, the signals from the outputs of the elements OR 31 are fed to reversible counters 19, playing the role of discrete integrators, which control the operation of the regulators 4. Only when one mismatch sign prevails, the regulators 4 change their transmission ratios in such a way that the intersymbol number interference will decrease. This will continue until all optimal control coefficients are set in all controllers 4, i.e., intersymbol interference in received data signals is eliminated. In this case, the mismatch marks at the output of each of the OR elements will be uniform and the signals from the outputs of the reversible counters - accumulators 19 will not be sent to the regulators 4. The length of the delay line 2, the number of taps and regulators 4, the number of bits of the reversible counter-accumulator 19 and the control rod are selected depending on the required correction accuracy, the magnitude of the initial distortion and other characteristics of the corrector. Adaptive Phase-Modulated Signal Corrector containing a harmonic equalizer, in which side lateral taps of delay line 64 are connected to the first inputs of the corresponding controller pairs, whose outputs are connected to the inputs of the in-phase and quadrature-plane signal adders, respectively, and to the input of the in-phase signal adder the central retraction of the delay line, and the output of the harmonic equalizer through a band-pass filter is connected to the input of the receiver, whose outputs are connected The respective inputs of the four shift registers of the intersymbol interference sign detection unit, the central taps of the first and second shift registers are connected to the inputs of modulators 2 of the first group, the outputs of the third and fourth shift registers are connected to other inputs of modulators of the first group 2, the outputs of reversible counters accumulators, the number of which is equal to the number of side taps of the delay line, are connected to the second inputs of the corresponding harmonic-corrector controllers, as well as modulo-2 adders The third and third groups, characterized in that, in order to reduce the adjustment time of the adaptive equalizer, the AND, OR and inverters are introduced into the sign of intersymbol interference of the element, and in the harmonic equalizer, the central tap of the delay line is connected to the input of the quadrature plane adder this outputs adders modulo 2 of the first group are connected to the combined inputs of the CVMmator modulo 2 of the second group, the other inputs of which are connected respectively to the input and output of the first and second shift registers, which it is connected to the inputs of the corresponding modulo-2 adders of the third group, the outputs of each of which are connected respectively to the first inputs of the first and fourth, fifth and eighth elements I, and through the corresponding inverter to the inputs of the second, third, sixth and seventh elements I, to the second inputs of the first and third, second and fourth, fifth and seventh, sixth and eighth elements And connected the outputs of the corresponding adders modulo 2 of the second group, and the outputs of the elements And through the corresponding elements OR connected inputs of respective reversible counters - drives. Sources of information taken into account in the examination 1. Kettel E. Ein automatischer Optimisator fur den Abgleich des Jmpulsentxerrer in einer Datenubertragung. - “AEUs 1964, Bd. 18, W5, s. 271-278.
1313
TT
L...r.L ... r.
r 7r 7
№zpNo. zp