JPS61135229A - アナログ信号の処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 との発明は、狭帯域アナログ信号を量子化するアナログ
−デジタル変換装置の精度を改善するための装置に関す
るものである。

〔発明の背景〕

アナログ−デジタル変換器（ＡＤりけ、分解するビット
数が増加するにつれて、および変換を行なう周波数が増
すくつれて、その製作が困難になる。

従って、高い分解能と高い変換周波数の両特性を有する
ＡＤＣは可成り高価である。デジタル・テレビジョン受
像機のようにＡＤＣの原価が製品原価の大きな割合を占
める大衆製品では、高変換周波数をもちしかも比較的安
価なＡＤＣが要求される。この様なＡＤＣは、希望する
ものに比べて一般に分解能が低い。

この様に安価なｋＤＣを使用した＼めに失なわれる分解
能は、しばしば周知の信号処理技法によって一部回復さ
せることができる。ＡＤＣの見掛けの分解能を増加させ
る一方法は、そのアナログ入力信号にディプ（ｄｉｔｈ
ｅｒ）信号と呼ばれる小さな妨害信号を加えることであ
る。このディプ信号は、デジタル・サンプルをそのアナ
ログ信号の値よりも小さな量子化値と大きな量子化値と
の間で変化させる。これらのサンプルをたとえばフィル
タによって平均化すると、このディプにより量子化値に
導入された変化は、濾波されたデジタル・テンプルがＡ
ＤＣによって与え得る量子化レベル値間の値を持つよう
に１この平均化された信号に寄与する。平均化されたテ
ンプルが持ち得る可能な値の数は、すなわち平均化され
たテンプルの分解能は、このサンプルを生成するために
平均化される値の数が増加するに伴って増加する。比較
的多数の値の間を繰返循環するディプ信号と、多数のサ
ンプルを平均化するフィルタとを併用すれば、相当程度
分解能は増大する。このことは、ディプ信号が供給され
る時間中アナログ信号の振幅が一定であっても成立つ。

一般に１ディプ値号の振幅は、ＡＤＣの単位量子化レベ
ルよシも小、すなわちデジタル符号ワードの最下位ピン
トで表わされる値よシも小さい。この大きさのディプ値
は、ディザ信号を使用することに起因するどの様なノイ
ズによる不自然さ、すなわちアーテイファクン、を最小
にするために選ばれている。ＡＤＣの量子化レベルを更
に細分するためには、通常、多レベル・ディプ信号の値
が選ばれる。

狭帯域の信号を取出そうとしている信号にディプ信号を
加えるＫは成る制限がある。狭帯域信号を抽出する装置
は通常は帯域外のノイズ、を減衰させるフィルタを持っ
ている。多レベル・ディザ信号はこの様なノイズ減殺用
フィルタで減衰される周波数の成分を含んでいる。ディ
ジタル・フィルタは適切に重み付けされかつ遅延を受け
たサンプルを加算することで動作するので、ノイズ減殺
用フィルタはまた平均化フィルタとしても使用できる。

しかし、平均化フィルタとして働くためにはノイズ減殺
用フィルタはそれが濾波するサンプルの分解能を保存す
ることが好ましい。たとえば、７ビツトの分解能をもつ
サンプルの対を平均化しかつこれらのテンプルに供給さ
れるディプ信号の成分を充分に減衰させるようなフィル
タは、その出力ポートに８ピツトのサンプルを生成しな
ければならない。

デジタル・カラー・テレビジョン受像機は、狭帯域信号
の分解能を増大させるＡＤごを有利に使用することので
きる装置の一例である。合成ビデオ信号は、広帯域のル
ミナンス成分と狭帯域のクロミナンス成分の信号を含ん
でいる。クロミナンス信号は、互に直交位相関係にある
２つのカラー差信号夜分と実質的に帯域幅が零で有用な
情報を持った成る成分とを含んでいる。この後者の成分
はカラー同期バースト信号である。このバースト信号は
、合成ビデオ信号中に含まれているクロミナンス副搬送
波信号の８乃至１１？イクル分よシ成シ、バースト期間
中に生ずる。クロミナンス副搬送波信号の周波数と位相
は実質的に一定であるからバースト信号のクロミナンス
副搬送波成分の帯域幅は事実上零である。

バースト信号は、デジタル・カラー・テレビジョン受像
機の中ではサンプリング・フロラクラＭ期化するために
利用される。合成ビデオ信号は、通常、バースト周波数
ｆａｃの成る倍数に等しい周波数でサンプルされて、副
搬送波変調されたクロミナンス信号から直交位相関係に
ある２つのカラー差信号成分の抽出を簡単化している。

たとえば、合成ビデオ信号を、バースト信号のクロミナ
ンス副搬送波成分に周波数と位相が同期した４ｆｓａク
ロツクでサンプルすると、普通のクロミナンス分離技法
で得られるクロミナンス・サンプルは直交位相関係にあ
る２つのカラー差信号を表わす間挿テンプルとして（す
なわち、＋、−の符号をサンプルの極性でなくサンプリ
ング位相を表わすものとした場合に、＋（Ｒ−Ｙ）、＋
（Ｂ−Ｙ）、−（Ｒ−Ｙ）、−（Ｂ−Ｙ）・・・・・・
という形式で）得られる。

サンプリング・クロック信号の位相と周波数は色の歪を
最小にするためにバースト信号に緊密に同期化させるこ
とが望ましい。好ましくは、サンプリング・クロックの
位相はバースト信号の位相に対して５度以上変動しては
ならない。

デジタル・テレビジョン受像機に使用されるような安洒
なＡＤＣは量子化分解能に限界があるので、５度または
それ以下という位相精度を実現することは難かしい。合
成ビデオ信号の振幅は、全輝度における＋１００　ＩＲ
Ｅから水平同期パルスの先端に対応する一４０ＩＲＥの
範囲に及ぶ。この１４０ＩＲＥの範囲は一般に１２８個
の個別状態を有する７ビツトのＡＤＣでデジタル化する
。従って、このＡＤＯの量子化レベルは少なくとも１．
１ｒＲＥである。

デジタル・テレビジョン受像機は強勢の信号のみならず
弱い信号も取扱う必要がある。特に、上記の公称値に対
し１８ｄｂ　も減衰したりａミナンスおよびバースト成
分を持つ合成ビデオ信号でも、なおりラー画像を生成せ
ねばならない。ピーク−ピーク間が４０１Ｒｇの公称振
幅を持つバースト信号が１８ｄｂ減衰すると、ピーク−
ピーク値が５１ＲＨの信号になる。量子化レベルは１．
ＩＩＲＥであるから、デジタル化されたバーストの振幅
値は、正確に±０．５５ＩＲＥまたは−１８ｄｂバース
ト信号の２．５ＩＲＥピーク値の２２％に等しいものと
なる。サンプリング・クロック信号に対して１０度の位
相差をもち５ＩＲＥのピーク−ピーク値をもつバースト
信号は、サンプリング・クロックに対して位相差のない
バースト信号の値がＯＩＲＥｉであるようなサンプリン
グ点においては、０．４４ＩＲＥ＋のアナログ値を持っ
ている。７ピツトのＡＤＣは、−０，５５ＩＲＥと＋０
．５５　ＩＲＥＯ間のすべてのアナログ値に対して同じ
デジタル値を出力する。従って、このＡＤＣによって生
成されるサンプルの量子化分解能を増大させ得ない限り
１０度またはそれ以下の位相誤差は検出できない。

バースト成分の量子化は、バースト信号中に不要低周波
数信号成分があってこれがバースト信号に加えられるデ
ィプ信号の効力を低下させるので、更に複雑な問題を含
んでいる。

第１図には、典型的なビデオ増幅器で増幅された合成ビ
デオ信号の波形が示されている。その増幅器の周波数応
答ははゾ３０Ｈｚまでは平坦である。

この応答の３０Ｈｚ　より低いところでのロール・オフ
によって、破線１０１で図示したバースト信号の平均値
に傾斜が生ずる。この低周波数歪を起生ずるような増幅
器は信号伝送路のどちらの端局にも配設されている。低
周波数歪成分は、また、ビデオ信号処理回路中における
不適正ＡＣ結合によって、或いはテレビジョン信号処理
話中に使用される黒レベル・クランプ回路によっても、
合成ビデお信号およびバースト信号に付加される。この
種の低周波数歪成分は、通常、テレビジョン受像機のク
ロミナンス信号処理回路中の帯域フィルタによって除か
れる。

この問題に対する一つの解決法が、米国特許第４２９１
３３２号「位相ロック回路」に示されている。

この特許は、位相ロック・ループに関するもので、合成
ビデオ信号のカラー同期バースト成分に、それをデジタ
ル化する前に階段状のディザ信号を加える方法を示して
いる。バースト期間の各サイクルには異なるディザ値が
割当てられている。このディザ処理されたアナログ信号
は次にＡＤＣによってサンプリング・クロック周波数の
周波数でサンプルされる。処理された全バースト・サイ
クルの各サンプリング点はデジタル位相誤差検知器中で
平均化される。これらの平均化されたサンプルについて
演算処理を行ない、受信したバースト信号と位相ロック
・ループで発生したサンプリング・クロック信号との間
の位相差を測定する。

この方式は、表面的には、バースト信号にほとんど低周
波数歪が無ければ量子化されたバースト信号の分解能を
増大させる。しかし、第１図に示した波形と同様なバー
スト信号を処理すると、バーストを傾ける因をなす低周
波数歪成分によって階段状ディプ信号の低周波成分が部
分的にオフセットされる。このオフセットされたディザ
信号は、その値がもはや量子化レベルを正確に細分しな
いから、元の階段状ディプに比べるとバースト信号の量
子化誤差を低減する作用が劣る。

〔発明の概要〕

この発明は、アナログ入力信号とその量子化されたテン
プルとの間の対応性を変える手段を含むアナログ−デジ
タル変換装置を提供する。この対応性の変化は、所定の
周波数に実質的に等しい周波数で比較的圧と比較的負の
値の間で交互に変わる。この対応性の変化の大きさは上
記所定周波数より高くない周波数で所定数のサンプルを
通じて一様に増加する。

〔詳細な説明〕

以下、図面を参照しつ＼詳細に説明する。

各図において、幅の広い矢印は多（マルチプル）ビット
並列デジタル信号用のバスを表わし、特に斜交線とそれ
に付した数字が示されていない限り８ビット信号を伝達
するものとする。線の矢印はアナログ信号または１ビツ
ト・デジタル信号を伝達する接続を表わしている。論理
素子の入力端子における小円はその素子がその端子に印
加された信号の論理補数に応答することを示す。装置の
処理速度によって、信号路のうちの成るものには補償用
の遅延素子が必要である。論理回路設計の分野の人々に
とってこの装置のどの部分にその様−な遅延素子が必要
であるかは容易に判るであろう。

第２図に示すビデオ信号処理装置において、合成ビデオ
信号１０の供給源からバッファ増幅器１２にアナログ合
成ビデオ信号が印加される。供給源１０は、たとえば、
チューナ、中間周波増幅器、および普通のカラー・テレ
ビジョン受像機のビデオ検波器を含んでいる。バッファ
増幅器１２は、供給源１０から受入れた信号の大きさを
ＡＤＣ１４による量子化に適したレベルに増大させる。

バッファ増幅器１２は、約３０Ｈｚから４ＭＨｚまでは
ゾ平坦な周波数応答曲線を持つ普通のビデオ増幅器であ
る。信号の伝送前にこの信号を処理して第１図に関連し
て前述したような低周波数歪成分を導入するのは、この
種のビデオ増幅器である。増幅された合成ビデオ信号は
増幅器１２からＡＤＯ１４！送られる。

ＡＤＣ１４は、増幅器１２から受入れたアナログ合成ビ
デオ信号にディプ信号を加えて、このディプ処理された
アナログ信号をデジタル・サンプルに変換する。ＡＤＣ
１４はクロミナンス副搬送波周波数の４倍の周波数（４
ｆｓｏ）を有するサンプリング・クロックによって制御
される。このサンプリング・クロック信号はタイミング
処理器３日から供給される。処理器３日は、更に１水平
線周波数（ｆＨ）、水平線周波数の２分の１（ｉ／２）
、およびカラー副搬送波周波数（ｆｌＩａ　）の諸クロ
ック信号、およびバースト期間のみ高論理状態を示すバ
ースト・ゲート信号（ＢＧ）を生成する。ＡＤＣ１４に
は、また、信号ＢＧ’も供給されるが、この信号は４ｆ
ｓｃクロック信号の１周期分だけ遅れたＢＧバースト・
ゲート信号である。以上の信号はディザ信号の発生を制
御するためにＡＤＣ１４中で使用される。このディプ信
号と、ＡＤＣ１４中にあってこのディプ信号をアナログ
合成ビデオ信号に加えるだめの装置については第４図乃
至第６図に関連して後述する。この装置の一般的な動作
を理解するために、ディプ信号は、印全合成ビデオ信号
に加えるべき　ａ／２ディザ信号と、（ロ）バースト信
号のみに加えるべき多値ｆｓｃ／２ディプ信号との２つ
の成分を持っているものとする。

値の異なるディプが　／２の周波数でバースト信号に印
加されるので、バースト信号の各サイクルにはディプの
たゾ１つの値だけが印加される。

その結果このディプ信号によって誘起される量子化レベ
ル転移は非対称的である。たとえば、バースト・サイク
ルの正の部分で取出したテンプルの相異なる量子化レベ
ルに対するディザ誘起転移は、バースト・サイクルの負
の部分で取った上記と対応するテンプルに対する同様な
転移とは一致しない。この非対称性のために、ディプ処
理されたアナログ・バーストを表わすディジタル信号は
、また、周波数２ｆｓｃで大きさの変わるディプ誘起成
分を含んでいる。

ＡＤ＋、１４は、ディプ処理されたアナログ合成ビデオ
信号を表わす７ピツト・テンプルを生成する。

これらのサンプルはくし形フィルタ１６に供給さ上る。

くし形フィルタ１６は、普通の１Ｈクシ形フイルタでよ
く、隣接水平線から得られる対応するテンプルを平均化
することによって、合成ビデオ・サンプルからルミナン
ス成分とクロミナンス成分を分離する。この平均化処理
は、ＦＩＡの周波数のディプ信号の成分を減衰させて、
８ピツトの分解能ヲ有するルミナンス・サンプルとクロ
ミナンス・テンプルを生成する。くし形濾波されたクロ
ミナンス・テンプルは低域通過フィルタ１日に印加され
て、そこで低周波数のルミナンス垂直細部信号が抜出さ
れる。

低域通過フィルタ１日から得られるこの垂直細部テンプ
ルは、くシ形フィルタ１６から得られるルミナンス信号
サンプルと加算器２０で合成される。加算器２０かも供
給されるサンプルは、普通のルミナンス信号処理回路（
図示せす）に供給され、そこから画像再生装置（図示せ
ず）に対し駆動信号として送られる。

フィルタ１６からのくし形濾波されたクロミナンス・サ
ンプルからち減算器２４において低域通過フィルタ１日
からのサンプルが差引かれて、高域通過濾波処理された
くし形濾波済みクロミナンス・サンプルが生成される。

遅延素子２２はくし形フィルタ１６からのサンプルに対
して、低域通過フィルタ１日における処理時間と等しい
補償用遅延を与える。

クロミナンス・サンプルの高域通過濾波処理過程で行な
われるこのテンプル平均化操作によってｆ３７２のディ
ザ信号成分は減衰を受け、９ビツトの分解能をもつりａ
ミナンス・サンプルが生成される。

減算器２４からのサンプルは、帯域通過フィルタ２６に
印加され、そこでクロミナンス・サンプルの高低画周波
数のノイズ成分に更に減衰が与えられる。ＮＴＳＣ方式
においては、フィルタ２６はｆｌｌｏを中心とする１Ｍ
Ｈｚの幅の通過帯域をもつもので良い。この実施例では
、フィルタ２６は　／２　と２ｆｓｃＫ実質的に等しい
周波数をもつ信号をトラップする素子を含んでいる。こ
の実施例に使用可能なりロマ帯域通過フィルタは、フィ
ッシャ（Ｆ’１ｓｃｈｅｒ）氏の「デジタルＶＳＬＩは
次代のＴＶ受像機を生む」という記事（Ｅｌｅｃｔｒｏ
ｎｉｃｓ誌　１９８１年８月、９７−１０３頁）の第４
図に開示されている。４個のサンプリング期間で分離さ
れる４ｆｓｃ　サンプルはこのフィルタで平均化される
。

この平均化処理は、ｆｓ＋鴨の周波数を有するバースト
・ディプ信号の成分を減涙させ、また２ｆｓ。

の周波数を有するディプ誘起成分も減衰させる。

このディプ信号によって与えられる量子化分解能の増加
を保持するために、この帯域通過フィルタによって処理
された２個の９ビツト・す／グルの平均値を表わす、ｌ
Ｏビット・サンプル符号ワードかフィルタによって生成
される。

フィルタ２６からのこの１０ビツト・サンプルはクロミ
ナンス信号復調器２８に印加される。直交位相関係にあ
る２個の２ｆｓｃクロック信号、すなわち、Ｒ−Ｙクロ
ックとＢ−Ｙクロックとは、デジタル・タイミング処理
器２８によってクロマ復調器２日に印加される。復調器
２日は、普通のデジタル・カラー差信号復調器で、Ｒ−
ＹとＢ−Ｙクロック信号に広じてクロミナンス・サンプ
ルのハ加（列を分離してそれぞれ２ｆｓａなる周波数を
もった個々のＲ−ＹおよびＢ−Ｙカラー差信号サンプル
の列にするデマルチプレクサを含んでいる。この復調器
は、更にＲ−ＹおよびＢ−Ｙ−列からカラｉ副搬送波を
除する回路を具えている。この復調器から供給されたサ
ンプルは、ベースバンドのＲ−ＹおよびＢ−Ｙカラー差
信号を表わしている。これらサンプル列の８個の最上位
ピットは、画像再生装置（図示せず）を駆動するために
信号を供給するカラー差信号処理回路（図示せず）に供
給される。

クロマ復調器２８から位相検知器３０に、対して１ｏピ
ツトのＲ−Ｙす／プルが供給される。一方、デジタル・
タイミング処理器３日からこの位相検知器３０に対して
、Ｒ−Ｙクロック信号、バースト・ゲート信号ＢＧ、お
よびＦＨＡりａツク信号が供給される。

位相検知器３０は第３図に詳細図示されている。復調器
２日からの１０ビツトのＲ−Ｙサンプルはランチ３１０
に印加される。このＲ−Ｙ符号ワードは、ＡＮＤゲート
３１２からこのラッチに印加されるクロック・パルスの
前縁でランチ３１０に入力記憶される。

ゲート３１２から供給されるこのクロック信号はデジタ
ル・タイミング処理器３日から供給されるＲ−Ｙクロッ
クとバースト・ゲート信号ＢＧとの論理ＡＮＤである。

ラッチ３１０内に記憶されたこの符号ワードはバースト
成分のＲ−Ｙ位相のサンプルに相当する。これらのサン
プルは加算器３１４とランチ３１６を含む累算器に印加
される。加算器３１４はラッチ３１０から供給される１
０ビツトのサンプルとランチ３１６から供給される累算
された１５ピツトのサンプルとを加算する。加算器３１
４から供給される４ｊ７プルは遅延素子３１８から供給
されるクロック・パルスの前縁でラッチ３１６中に入力
記憶される。　ＡＮＤゲート３１２からのクロック信号
は、加算器３１４における処理時間を補償する遅延素子
３１８を介してランチ３１６に印加される。ランチ３１
６から供給さレル１５ビットのサンプルは、ラッチ３２
２に印加され、２つのバースト期間中に取出された３２
個の１０ピン）Ｒ−Ｙサンプルの累加和に相当するもの
となる。この１５ピツトのテンプルは、タイミング処理
器３８からラッチ３２２のクロック入力に印加されるＰ
ａ／２クロツク・・パルスの前縁でラッチ３２２中に入
力記憶される。累加されたバースト・テンプルはこうし
て２水平線期間にわたってラッチ３２２中に記憶される
。Ｐａ／２クロツク・パルスも遅延素子３２０を介して
累加ランチ３１６のリセット入力に印加される。遅延素
子３２０は、ランチ３１６に記憶されたサンプルがラン
チ３１６のリセット前にラッチ３２２に転送され得るよ
うに充分な遅延を与える。

ランチ３１６はＦ’ａｑ／、、クロック信号でリセット
されるので、ラッチ３１６からラッチ２２２へ転送され
るサンプルは、Ｒ−Ｙカラー差信号サンプルノ値ノ、２
バ一スト期間を通じての累加和を表わす。位相検知器３
０からのサンプルは低域通過フィルタ３２の入力ポート
に印加される。このフィルタ３２にはタイミング処理器
３日からＦ′Ｈ／２クロック信号が印加される。フィル
タ３２は、位相検知器３０から供給されるサンプルを平
均化して、デジタル−アナログ変換器（ＤＡＣ）　３４
にゆつくシと変化する１５ビツトのデジタル信号を供給
する。ＤＡＣ３４はこのデジタル信号を、電圧制御発振
器（ＶＣＯ）３６に印加されるアナログ制御信号に変換
する。ＶＣＯ３６は、４ｆｌＩＣの正弦波信号を発生す
る普通の電圧制御発振器である。

この信号の周波数と位相は、ＤＡＣ３４に生ずる制御電
圧によってｆｓａバースト信号の周波数と位相に対して
ロックされる。ＶＣＯ３６はデジタル・タイミング処理
器３日に入力信号を供給する。タイミング処理器３８に
はＡＤＣ１４から７ビツトの合成ビデオ・テンプルが供
給される。タイミング処理器３日は、ｖｃｏｓ６からの
４ｆａｃ正弦波信号を矩形波の４Ｆｓｃクロック信号に
変換し、かつこの信号を分周してそれぞれ２ｆａｃのＲ
−ＹおよびＢ−Ｙクロック信号を生成しまたＦＢＱ／２
クロック信号を生成する回路を持っている。更にタイミ
ング処理器３日は、ＡＤＣ１４からの合成ビデオ・テン
プル中の水平同Ｍパルスに応じて、Ｆ’ＨおよびＦ’Ｈ
／２クロック信号を、まだバートス・ゲート信号ＢＧを
発生する回路も含んでいる。信号ＢＧは、遅延素子３９
に印加され、素子３９はこのＢＧ倍信号対して４Ｆ’ｓ
ｃクロック信号の１周期分だけ遅延したバースト・ゲー
ト信号ＢＧ’を生成する。タイミング処理器３日の詳細
はこの発明の一部をなすものではないから説明を省略す
る。

しかし、当業者であれば、普通の装置を使用して容易に
構成することができよう。

上述の実施例において、ディプ処理されたアナログ合成
ビデオ信号を表わすデジタル化されたサンプルは、位相
検知器３０で処理される前に、くシ形フィルタ１６、低
域通過フィルタ１８および帯域通過フィルタ２６で処理
される。しかし、位相検知器３０は、３２個のバースト
・サンプルを加算するので、最大の分解能増大を得るこ
とができる。

第６Ａ図はバースト期間を、第６Ｂ図は一致パースト・
ゲート・パルス（ＢＧ）を、第６Ｃ図はＲ−Ｙクロック
信号を示す。第６Ｄ図と第６Ｅ図は２つの連続する水平
線のバースト期間に加えられるディプ信号ヲ示ス。バー
スト・ゲート・パルスはバースト信号の８サイクルをカ
バーＬ、Ｒ−Ｙりａツク信号の前縁はバースト信号の零
交点と実質的に一致していることが判る。上記したよう
に、このディプ信号は、全水平線に印加される成分とバ
ースト期間のみに印加される成分とを含んでいる。ｇａ
Ｄ図と第６Ｅ図の破線６０１と６０３で示された波形は
それぞれ全水平線に供給される成分を表わしている。

この成分はｆａ／２の周波数を有し、＋Ａと−Ａの量子
化レベルの間で交番する。この実施例では、量子化レベ
ルは１．Ｉ　ＩＲＥであるから、この信号は０．２８Ｉ
ＲＥと−０，２８ＩＲＥの間で変化する。

この実施例で使用するバースト専用ディプ信号が第６Ｄ
図と第６Ｅ図の波形６０２と６０４で示されている。こ
の信号は、２ｇＣ／２の周波数で１量子化レベルノ”１
６づつ大きさが変化するが、符号はｆｅＣの周波数で変
わる。このバースト・ディプの最小値は○で最大値は１
量子化レベルのＡである。このバースト専用ディプとｆ
ｎ／２のディプ成分とを合成すると、量子化レベルを正
確に細分する１６レベルを持つディプ信号が得られる。

第６Ｄ図および第６Ｅ図のディプ波形は、第６Ａ図のバ
ースト波形との比較の便のためにＩＲＥレベルで示され
ている。しかし、この発明のディプ信号は特定のＩＲＥ
値を持っていなくてもよく、ＡＤＣが生成したデジタル
符号コードの最下位ビットで表わされる値を細分する交
番的な比較的圧の値と比較的負の値の如何なる組合せを
もつものでもよい。

このディプ信号の主成分は周波数がｆＨ／２とｆｓｃ／
２である。上述したように、これらディザ信号成分は、
デジタル化したバースト信号に２ｆ１１ａの周波数で生
ずる大きさの変化を生起する。テ゛イデ処理されたバー
スト信号のこのｆＨ／２およびｆｓａ／２成分は、くシ
形フィルタ１６によって、および低域通過フィルタ１日
と遅延素子２２と減算器２４から成る高域通過フィルタ
によって減衰を受ける。このくし形フィルタは７ビツト
・のサンプルの対を平均化して８ピツトのテンプルと生
成し、高域通過フィルタは８ピツトのサンプルの対を平
均化して９ビツトのサンプルを生成する。このデジタル
化されたバースト信号のこのｆｅｅ／２と２ｆｇｃ成分
は帯域通過フィルタ２６内のサンプル平均化の過程で減
衰する。フィルタ２６は、高域通過フィルタからの９ビ
ツトのサンプルの対を平均化して１０ビツトの分解能を
持つテンプルを作る。

クロマ復調器２８はＲ−Ｙバースト・テンプルを位相検
知器３０に通す。第６Ａ図と第６Ｂ図に示すように、カ
ラー・バースト信号のこのＲ−Ｙサンプルは理想的には
バースト波形の零交点にある。位相検知器３０は２つの
バースト期間に亘ってこれらのサンプルを平均化して、
ループがロックされたとき零交点テンプルになる様なテ
ンプルの値を表わすテンプルを生成する。ｆ／プリング
・クロック信号とバースト間の位相差が零であれば上記
の値は零であるから、位相検知器３０が生成するサンプ
ルはＶＣＯの位相誤差を表わしている。位相検知器３０
は２つのバースト期間から得られるＲ　−Ｙ　”７７プ
ルを加算して１５ビツトのサンプルを生成する。

位相検知器３０からのこの位相誤差サンプルは水平線の
数期間にわたって低域通過フィルタ３２で濾波された後
、ＤＡＣ３４に供給され、そこでＶＣＯ３６の周波数を
変化させるアナログ制御信号になる。

このディザ信号がＡＤＣの量子化レベルを正確に細分し
、かつバースト信号のディプ信号成分が信号処理装置内
のフィルタに正しく整合しているとすれば、この装置に
よって０．５度またはそれよシ良好な位相精度を得るこ
とができる。所望の位相誤差は５度以下であるから、こ
の装置に使用されている素子の値の公差は比較的大きく
ても許容できる。

低域通過フィルタ１８、遅延素子２２および減算器２４
から成る高域通過フィルタと、帯域通過フィルタ２６を
、１個の帯域通過フィルタで置換することが考えられる
。たとえば、伝達関数がそれぞれ１−２−２およびｌ＋
Ｚ”−（Ｚ変換法で）である２個のフィルタの縦続結合
体は、上記した高域通過フィルタと帯域通過フィルタの
双方の機能を同じ機能を行なう。ｌ−Ｚ　　フィルタで
は４Ｆｓｏクロツクの２周期分だけ遅延したサンプルが
非遅延す／グルから差引かれる。このフィルタは、ディ
プ処理されたバースト・サンプルのｆｓｃ成分をそれよ
りも高いおよび低い周波数成分に対してピークし、また
２ｆｇｃの成分をトラップしようとする。こうして、１
−２　　フィルタはバースト信号のｆａｃ、７２および
２ｆａａのディプ誘起成分をｆｓｃ成分に対して減衰さ
せる。ｌ＋Ｚ　　フィルタでは、４Ｆｓｃクロツクの４
周期分だけ遅延を受けたサンプルが非遅延′！７″ノプ
ルに加えられる。このフィルタは、ディプ処理されたバ
ースト信号のｆｓｃ／２１ｉ分を除去するよ５に＃＜ノ
ツチ・フィルタである。これらのフィルタの各々は、デ
ィジタル信号のディプ誘起成分を減衰させるので、それ
ぞれ装置の量子化分解能を増大させる。従って、このフ
ィルタの入力ポートに印加される８ピツトのクロミナ７
ス・テンプルはその出力ポートでは１０ビツトのサンプ
ルになる。

上記した実施例その他の例では、ディザ信号の成分を有
効に減衰させる濾波段階は、すべて、その入力ポートに
印加される符号ワードよりも１ピント広い符号ワードを
その出力ポートに生成することによって、サンプルの分
解能を増大させる。

このフィルタは、この様に動作するものとして示されて
、装置の特性を改善する分解能の説明を簡単化している
。しかし、各フィルタによって処理される符号ワード中
のビット数は装置中に自動クロミナンス制御（Ａｃｅ）
回路を含ませることによって減少させ得ることが、意図
されている。ＡＣＣ装置は、たとえば、サンプルを基準
化して弱いバースト信号を表わすサンプルの振幅を増大
させる。

これらのテンプルの分解能はこの基準化によって改善さ
れない。たとえば、７ピツト符号ワード中の下位６ピツ
トだけを占有するテンプルは、このサンプルを１ビツト
だけ上位ピット位置ヘシフトさせることによって、係数
２でスケールされる。

しかしこのシフト操作はサンプルの量子化分解能を変化
させない。このサンプルが７ビツトヲ占メていても、な
お量子化分解能は６ビツトである。

しかし、フィルタでこれら７ピツトのサンプルのうちの
２個を平均化し、かつディプ処理をすると、そのテンプ
ルの分解能は１ビツト増加し、この分解能の増大のため
に７ビツト符号ワードに余分なビットを付加する必要は
ない。

もし上記の実施例にＡＣＣ装置を挿入すると位相検知器
３０は、１１ビツトのサンプルを供給することによシ等
価なサンプル分解能を与えることができる。このＡＣＣ
装置は位相ロック・ループ中の種々の位置に入れること
ができる。Ａｃｅ装置はこの発明の一部をなすものでは
ないから、その詳細は説明しない。

第４図と第５図に、この発明に使用する（適したＡＤＣ
が示されている。第４図は、ＡＤＣ１４の基準電圧レベ
ルを変化させるのにディプ信号が使用される実施例を示
す。基準電位源ＶＲと接地点間に複数個の抵抗が直列に
接続されている。これらの抵抗は、この直列接続回路の
両端間に印加された電位を分割してそれらの相互接続点
に複数の基準レベルを発生させる。抵抗Ｒ＋、Ｒ２・・
・−・・Ｒ１−１はそれぞれ抵抗値Ｒを有しかつＡＤＣ
１４が生成するデジタル・テンプルの１つのＬＳＢで表
わされる電圧と等価な電圧を発生する。この電圧か量子
化分解能を決定する。

これら抵抗Ｒｊ、Ｒ２・・・・・・Ｒ１−７の相互接続
部は差動比較器Ｃ１、Ｃ２、Ｃ３・・・・・・ｃｐの各
入力に結合されている。比較器Ｃ１乃至ＣＰは、また回
路点ＩＮに生ずるアナログ合成ビデオ信号（これらの信
号はこの例ではディプ処理されないことに注意）を受け
る第２の入力を持っている。

このＲ＋、Ｒ２・・・・・・Ｒｐ−を抵抗列の両端には
それぞれ抵抗４１８と４１９とが接続されていて、両抵
抗はそれぞれ分路スイッチＳ１と３２によって交互に上
記抵抗列に接続されたり切離されたりする。この実施例
のＡＤＣに使用されている上記の両スイッチおよび他の
スイッチＳ３乃至Ｓ８は、それぞれ論理低または論理高
制御信号に応じて開閉制御される。

Ｆ′騒ジクロツク信号、制御スイッチＳ１に、更にイン
バータ４５４を介して制御スイッチＳ２に印加される。

如何なる時点でも、スイッチＳ１と８２の一方は開で他
方は閉である。抵抗４１日と４１９は抵抗値がＲ／２に
選ばれていて、その何れか一方がスイッチ３１およびＳ
２およびＳ２によって短絡されていなければ量子化レベ
ルの２分の１に等しい電圧を発生するようになっている
。これらの抵抗は、各比較器Ｃ１乃至ＣＰの基準電圧入
力に士％ＬＳＨの大きさのディプ変化を与える。このデ
ィプ信号は全水平線期間中印加される。

バースト専用ディプ信号は同様な手段で発生させられる
。抵抗４１５乃至４１７が基準電位ＶＲに結合された上
記抵抗列の一端に直列に接続され、また抵抗４２０乃至
４２２が接地電位点に結合された一端に直列に接続され
ている。抵抗４１７はスイッチ５３により、抵抗４１６
はスイッチＳ４により、抵抗４１５はスイッチＳ５によ
り分路される。同様に、抵抗４２０．４２１および４２
２は抵抗Ｓ６、Ｓ７およびＳ８によシ、それぞれ分路さ
れる。これらスイッチＳ５乃至Ｓ８は、遅延素子３９を
介しそタイミング処理器３８によシ供給されるＦ′ｇｃ
′ロック信号とバースト・ゲート信号ＢＧ’から抽され
るクロンク信号によって制御される。ＢＧ’とＦ’ｇｃ
クロック信号はＡＮＤゲート４４２の入力端子に印加さ
れ、同ゲートは遅延バースト期間中のみＦｓｃクロック
信号を出力し、水平線期間の残部期間中は論理低状態を
出力する。この信号はトノグル・フリップ・フロップ４
４４に印加される。このフリップ・フロップは、フリッ
プ、フロップ４４４．４４６および４４８で構成される
３ビツト・カウンタの初段である。

フリップ・フロップ４４４乃至４４８とフリップ・フロ
ッグ４５２は、それぞれ１．トラブル入力端子で１リセ
ツト入力端子Ｒおよび相補的な出力端子ＱとＱを持って
いる。フリップ・フロッグ４４１−ノｑ　出力端子はフ
リップ・フロップ４４６のＴ入力端子に接続サレ、フリ
ップ・フロップ４４６のＱ出力端子はフリップ・フロッ
グ４４８ので入力端子に接続されテイル。フリップ・７
０ツブ４４４のＱ出力端子は制御信号をスイッチＳ３に
供給し、またインバータ４４５を介してスイッチＳ６に
供給する。同じ様に、フリップ・フロッグ４４６のτ出
力端子は制御信号をスイッチＳ５に、そしてインバータ
４４７を通してスイッチＳ８に供給する。フリップ・フ
ロップ４４４ト４４６のＱ出力端子およびフリップ・フ
ロップ４４８のＱ出力端子は墓入力ＡＮＤゲニト４５０
の各入力端子に接続されている。ＡＮＤゲート４５０は
フリップ・フロップ４５２のトラブル入力端子Ｔに信号
全供給する。フリップ・フロップ４５２の出力端子Ｑは
排他的ＯＲゲート４５６の１方の入力端子に接続され、
その第２の入力端子にはフリップ・フロップ４４４のｑ
出力端子が接続されている。排他的ＯＲゲート４５６は
制御入力信号をスイッチＳ７に、またインバータ４５日
を介してスイッチＳ４に供給する。

フリップ・７０ツブ４４４．４４６．４４８および４５
２のリセット入力端子は、遅延素子３９＋Ｃよって供給
されるＢＧ’信号端子に接続されている。上述の様に、
スイッチＳ１乃至Ｓ８の各々は抵抗４１５乃至４２２の
相異なるものをそれぞれ分路する。抵抗４１５乃至４２
２の抵抗値は、第６Ｄ図および第６Ｅ図に示されている
ようなディザ信号を加えることによって、各比較器に印
加される基準信号のレベルを変えるように選ばれている
。抵抗４１５および４２２はＪ。

の抵抗値を、抵抗４１６と４２１はＲ／８の抵抗値を、
抵抗４１７と４２０はＲ／、の抵抗値を、抵抗４１日と
４１９はＲ／２の抵抗値を持っている。

スイッチＳ１と８２は、スイッチＳ５とＳ６、スイッチ
Ｓ４とＳ７およびスイッチＳ５と８８と同じく相補スイ
ッチ対を形成している。この相補スイ１ツチ対の中の１
方が開であれば他方は閉であり、またその逆の関係も成
立つ。スイッチＳ１と５２は各水平線ごとに状態を反転
させて、第６Ｄ図と第６Ｅ図にそれぞれ破線波形６０１
と６０３で表わされる全水平線にわたってディザ信号を
供給する。抵抗４１５乃至４１７および抵抗４２０乃至
４４０に生成されるバースト・ディザ信号は水平線ディ
プ信号に加算されて、第６Ｄ図と第６Ｅ図の波形６０２
と６０４でそれぞれ表わされる合成ディプ信号を生成す
る。表工は、’ＬＳＢ　１個で表わされる値の分数であ
るバースト専用ディプ信号、スイッチＳ３乃至Ｓ８の状
態、直列抵抗４１５乃至４１７および４２０乃至４４０
の合成値を示す。

表　　１ 第５図はＡＤＣ１４のまた別の実施例のブロック図であ
る。アナログ合成ビデオ信号がアナログ信号加算器５２
４の１入力端子に印加される。バースト専用ディプ信号
は加算器５２４の他方の入力端子にＤＡＣ５２３によっ
て供給される。加算器５２４はディプ処理された合成ビ
デオ信号をＡＤＣ５１４に供給しＡＤＣ５□’　ハ内部
−ｃｆＨ／２ディプ信号を印加し、得られた信号をデジ
タル化してサンプルを生成しくし形フィルタ１６に供給
する。

Ｆｓｃクロック信号と遅延素子３９を介してタイミング
処理器３日から供給される遅延バースト・ゲート信号Ｂ
Ｇ’は、バースト・ディザ信号を発生する回路の入力に
供給される。クロック信号Ｆｓｃが分周器５１１に印加
される。分周器５１１はＦＩＩＣ４／２クロック信号を
ＡＮＤゲート５１２の１入力端子に供給する。

ＡＮＤゲート５１２のもう一方の入力端子にはバースト
・ゲート信号ＢＧ’が印加され、同ゲート５１２はバー
スト期間中のみカウンタ５１０にＦｓｃ／２クロンク信
号を供給する。カウンタ５１０はリセット入力端子を有
する普通の３ビツト・カウンタである。

カウンタ５１０は、インバータ５１６からリセット入力
端子に供給される信号ＢＧ’の補数出力によって、各バ
ースト期間の終シに零にリセットされる。従って各バー
スト期間のカウンタの初期値は零である。カウンタの計
数値はＦ’ａｃ／２クロック信号の各パルスごとに１ず
つ増分変化（増加）させられる。

バースト・ゲート信号がカバーしている８個のバースト
・サイクル期間にわたって、カウンタ５１０はデジタル
値Ｏ乃至４を、２の補数化器５１９と遅延素子５２０と
に印加する。２の補数化器５１９は、マルチプレフナ５
２２に４ビツトの符号ワードを供給するが、それは表２
に例示したような３ビット入力符号ワードの２の補数で
ある。

表　　２ 遅延素子５２０は、２の補数化器５１９を通過する時間
に等しい補償のための遅延を与える。。遅延素子５２０
を通過した３ピントは、最上位ビットが０の４ビット信
号としてマルチプレフナ５２２に印加される。バースト
・ゲート信号ＢＧ’と分周器５１１からのＰＢＣ／２ク
ロック信号はＡＮＤゲート５１８に印加される。ゲート
５１８は制御信号を発生してこれをマルチプレクｆ５２
２に印加する。この制御信号が論理低状態を示すときは
、遅延素子５２０から供給されるテンプルがＤＡＣ５２
３に供給され、論理高状態を呈するときは２の補数化器
ム１１からのサンプルがＤＡＣ５２３に印加される。Ｄ
ＡＣ５２３は、−３から＋４の範囲の値を持ったこれら
のデジタル符号ワードを、Ｖ工。ＬＳＢを単位として、
−３／１６ＬＳＢから＋スＬＳＢの間の範囲の値を持つ
アナログ信号に変換する。すなわち、ＤＡＣ５２３の生
成する値はＬＳＢで表わされた値のＶ工。を入力符号ワ
ード倍したものとなＺｏこの回路およびＡＤＣ５１４に
よって生成されるディザ信号は第６Ｄ図および第６Ｅ図
に示される波形と実質的に同じである。

【図面の簡単な説明】

第１図はこの発明の一実施例の背景を説明するのに有用
なビデオ信号波形図、第２図はこの発明の一実施例を組
込んだデジタル・デレピジョ／信号処理装置の一部のブ
ロック図、第３図は第２図に示された回路に使用され為
位相検知器のブロック図、第４図は第２図の回路に利用
可能なＡＤＯの一部ブロックで示す構成１図、第５図は
第２図の回路に使用されるＡＤＣのまた別の実施例のブ
ロック図、第６Ａ図乃至第６ｅ図は第２図に示す装置の
動作説明に有用な波形図である。 ＶＲ・・・基準信号の供給源（基準電位源）、５１４・
・・・・・アナログ−デジタル変換器（ＡＤＣ）　、５
１１−５２２・・・・・・第１の手段（分周器、ＡＮＤ
ゲート、インバータ、ＡＮＤゲート、２の補数化器、遅
延素子およびマ・ルチプレク−！７″）、５２３．５２
４・・・第２の手段（ＤＡＣ。 加算器）。

Claims (1)

【特許請求の範囲】
1. （１）基準信号の供給源と、この基準信号供給源におよ
   びアナログ信号に結合されて上記アナログ信号を表わす
   デジタル・サンプルを生成するアナログ−デジタル変換
   器と、所定数のサンプル期間に亘つて、大きさが一様に
   変化しかつ或る基準レベルに対し極性が変るような連続
   する複数のレベルを有するデジタル制御信号を発生する
   第１の手段と、上記アナログ−デジタル変換器に結合さ
   れかつ上記デジタル制御信号に応じて上記アナログ信号
   と基準信号の一方の大きさを上記デジタル制御信号のレ
   ベルに比例した量だけ変化させる第２の手段とを具備し
   て成る、基準周波数を含む所定の周波数帯を占める成分
   を有するアナログ信号の処理装置。