JPS61134987A - デイジツト線情報伝達回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は絶縁ゲート屋電界効果トランジスタを用いたＲ
ＡＭ（ランダムアクセスメモリ）のディジ、ト線の情報
を高速で伝達するディジット線情報伝達回路に関する。

〔従来の技術〕

近年、絶縁ゲート型電界効果トランジスタ（以下、ＭＩ
８ＦＥＴ　という。）を用いたＲＡＭの大容量化に伴な
い、種々の分野への利用が考えられてきた。その中の一
つに映像処理用分野の応用がある０ この分野の応用では、通常のダイ六ミ、り８涸のいわゆ
るＲＡＳ（ローアドレスストローブ信号）。

ＣＡ８　（カラムアドレスストローブ信号）Ｋよるアク
セスの外圧、カラムアドレス方向く高速にしか４几Ａｓ
、０ＡＳＫよるアクセスとは蝕立にデータを読出す必要
がある。これは通常の几Ａｓ。

ＣＡ８による読出しデータが映像ディジタル信号処理用
ＣＰＵとの情報の授受に用いられるのに対し、カラムア
ドレス方向のデータは映像表、ｉ４Ｒ，Ｔへの入力信号
として用いられるために高速のデータの読出しが必要に
なるからである。

〔発明が解決しようとする問題点〕

この様なメモリにおいては、ＲＡＳ、ＣＡＢとは独立に
データを読出す必要があるため、各ディジット線にゲイ
ジット情報を蓄える回路が必要になる。しかしながら現
在このような目的に沿う適切な回路が見当らない。そこ
で本発明の目的は、このゲイジット情報を蓄えるディジ
ット線情報伝達回路を提供することにある。

〔問題点を解決するだめの手段〕

本発明のディジ、ト線情報伝達回路は、ゲートが第１．
第２のディジ、ト線に一方の電極が電源にそれぞれ接続
された第１．第２の絶縁ゲート型電界効果トランジスタ
と、ゲート電極が情報伝達活性化信号に一方の電極が前
記第１．第２の絶縁ゲート型電界効果トランジスタの他
方の電極にそれぞれ接続された第３．第４の絶縁ゲート
型電界効果トランジスタと、入力が前記第３．第４の絶
縁ゲート型電界効果トランジスタの他方の電極に出力が
データ読出し回路にそれぞれ接続された７す、プフａ、
グ回路とを有している。

〔実施例〕

以下１本発明の実施例について図面を参照して説明する
。

第１図は本発明の一実施例を備えたダイナミ。

り凡ＡＭの要部を示す回路図、第２図はその動作波形図
である０ 第１図は１ワード（ダミーメモリセル選択ワードも含む
）と１デイジ、ト線対について示されているが、実際は
ｍ　Ｘ　ｎのマトリックス構造になっている。まず選択
されたワード線ＷＬとダミーワー）”線ＤＷＪｆ’Ｌ’
レベルから＠Ｈ”レベルへ変化し、メモリセル１１とダ
ミーメモリセル１２が選択される。ディジット線り、Ｄ
にはメモリセル１１の蓄積情報に対応した電位が出力さ
れ、センスアング１３で増幅される０センスアング１３
での増幅はセンスアンズ活性化信号φＳムが入力されて
始ｉシ、ディジ、ト線対り、Ｄの電位は増幅後概略接地
電位と電源電位とになる０ 本発明のディジット線情報伝達回路は、この増幅後のデ
ィジ、ト線り、Ｄの電位を高速データ読出し回路１６へ
の伝達のための回路であり、第１図で点線で囲まれた１
４０部分である。このディジット線情報伝達回路１４は
各ディジ、ト線対毎ＶＣ（ｉｉｉｌえつけられており、
その出口は高速読出し回路１６に入力され、その出力は
各ディジット線対のディジット線情報伝達回路の各出力
がワイアードオア（Ｗｉｒｅｄ　　Ｏ几）接続され、出
力Ｄｏｕｔ（８）となる。高速データ読出し回路は、一
般には読出し開始のカラムアドレスを外部より与えられ
て、その他はシリアルにアドレスをインクリメント（あ
るいはディクリメント）して選択されることが多い。

第１図において、本実施例としてのディジット線情報伝
達回路１４ば、ゲートが１対の第１．第２のディジット
線り、Ｄにドレインが電源’ＶＤＤにそれぞれ接続され
た第１．第２のＭＩＳＦＥＴ　Ｑ、　。

Ｑ２と、ゲートが情報伝達活性化信号φＤＴＫ−ドレイ
ンがＭＩ　５ＦＥＴ　Ｑ　１　、　Ｑ　ｚのンースにそ
れぞれ接続された第３．第４のＭＩＳＦＥＴＱｓ　、Ｑ
４　と、入力がＭＩＳＦＥＴＱ８．Ｑ４　のンースに出
力がデータ読出し回路１６にそれぞれ接続されたＭＩＳ
ＴＱ、。

Ｑａからなる７す、グア０．グ回路１５とを含んでいる
。なおＭＩＳＦＥＴＱＩ〜Ｑ６はＮチャネル型である。

ディジ、ト線情報伝達回路に要求される機能としては、
ディジット線情報伝達回路の動作によってディジ、ト線
へ影響を与えることがなく、逆にディジット線の動作に
よってディジット線情報伝達回路が影響を受けることが
必要である。又データの読出しに、通常のＲＡＳ、ＣＡ
Ｓによるアクセスとは独立であるので、データの蓄積機
能が必要である。第１図のディジ、ト線情報伝達回路１
４においては、ディジット線への影響けＭＩＳＦＥＴＱ
Ｉ　、Ｑｘ　　のゲートヘディジット線り、Ｄを入力す
ることで防ぎ、ディジット線情報伝達回路１４への影響
はＭＩＳＦＥＴＱ３．Ｑａのゲートに伝達活性化信号φ
Ｄ丁を入力することで防ぎ、蓄積機能はＭＩＳＦＥＴＱ
、、Ｑ、で実現している。

情報伝達活性化信号φＤＴは、几Ａｓ、ＣＡＳとは独立
の外部よシ与えられるデータ伝達信号よ多発生する信号
で、ディジット線からデータを伝達する時のみ”Ｈ’レ
ベルにな９通常は１Ｌ″レベルである。情報伝達活性化
信号φＤＴが１Ｈ＃レベルになると、ＭＩＳＦＥＴＱ、
、Ｑ、　　で構成された７す、グアｃ！、グ回路１５の
節点Ｎｌ、Ｎ２はディジット線り、Ｄに対応した電位に
変化し、φＤＴがＬ”レベルになった後は次にφＤＴが
入力されるまでその電位をダイナミ、り的に維持する。

このフリッグ７０．グ回路１５の情報は高速データ読出
し回路１６に入力され、その選択によシ出力Ｄｏｕｔ　
（功へ転送されて行く。

第３図は本発明の他の実施例を説明するためのダイナミ
ックＲＡＭの要部を示す回路図である。

本実施例によるディジット線情報伝達回路１４ａが第１
図の実施例と異なる点は、第１図の７リツプ７０，１回
路１５に対して、本実施例の７リツプ７０ッグ回路１５
ａは、節点Ｎｌ、Ｎ２にそれぞれンースが、電源ＶＤＤ
にそれぞれゲートとドレインが接続されたＮチャネル型
のＭＩＳＦＥＴＱ、。

Ｑ８を付加したことにある０かくして本実施例において
はスタティク的にデータを７リツプフロツグ回路１５ａ
で維持できることになる０そしてこれ以外の動作は第１
図の場合と同じである０が得られる０かつ回路構成が簡
単でありマスクレイアウトが容易で、さらに直流のオン
−オン電流が流れないため消費電流が小さくなるという
効果が付加される。

なお、上記説明においてはメモリとしてダイナミックＲ
，ＡＭ、ＭＩ８ＦＥＴとしてＮチャネル型を取シ上げた
が、これはスタテイ、りＲ，ＡＭについても又Ｐチャネ
ルｆｉＭＩＳＦＥＴについても同様である０ 〔発明の効果〕 以上、詳細説明したとおり１本発明によれば、上記の手
段により、ディジット線と伝送回路間の相互干渉がなく
、ディジット情報が蓄えられ、しかもマスクレイアウト
上小さく、消費電にの小さいディジット線情報伝達回路
が得られる０

【図面の簡単な説明】

第１図は本発明の一実施例を備えたダイナミックＲＡＭ
の要部を示す回路図、第２図はその動作波形図、第３図
は本発明の他の実施例を備えたダイナミックＲＡＭの要
部を示す回路図である０１１・・・・・・メモリセル、
１２・・・・・・タミーメモリセル、１３・・・・・・
センスアン７’、１４．１４ａ・・・・・・ディジット
線情報伝達回路、１５．１５ａ・・・・・７リップフロ
ッグ回路、１６・・・・・高速データ読出し回路、Ｄ、
Ｄ・・・・・ディジット線、Ｄｏｕｔ（Ｓ）・・・・・
・出力、活性化信号、φＳム・・・・・・センスアンプ
活性化信号。 ｌ〜Ａ七ンズレ２ンラシみ十室イ１４を遅ンＰイシ　　
１　　℃Ｕ 某３　舅

Claims (1)

【特許請求の範囲】
1. 　ゲートが１対の第１、第２のディジット線に一方の電
   極が電源にそれぞれ接続された第１、第２の絶縁ゲート
   型電界効果トランジスタと、ゲートが情報伝達活性化信
   号に一方の電極が前記第１、第２の絶縁ゲート型電界効
   果トランジスタの他方の電極にそれぞれ接続された第３
   、第４の絶縁ゲート型電界効果トランジスタと、入力が
   前記第３、第４の絶縁ゲート型電界効果トランジスタの
   他方の電極に出力が高速データ読出し回路にそれぞれ接
   続されたフリップフロップ回路とを含むことを特徴とす
   るディジット線情報伝達回路。