JPS61133445A - Program debugging device - Google Patents
Program debugging deviceInfo
- Publication number
- JPS61133445A JPS61133445A JP59255379A JP25537984A JPS61133445A JP S61133445 A JPS61133445 A JP S61133445A JP 59255379 A JP59255379 A JP 59255379A JP 25537984 A JP25537984 A JP 25537984A JP S61133445 A JPS61133445 A JP S61133445A
- Authority
- JP
- Japan
- Prior art keywords
- program
- central control
- ram
- control section
- control unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、所定作業機に所定の作業を行わせるためＲＯ
Ｍに記憶されたプログラムの一部を修正するプログラム
デバッグ装置に関する。DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention is directed to an RO
The present invention relates to a program debugging device for modifying a part of a program stored in M.
従来技術
従来、マイクロコンピュータ制御により作動する作業機
の制御装置は、所定作業を行うための動作プログラムを
記憶するＲＯＭを有し、ＣＰＩＪチップを有する中央制
御部からの指令に基づき、ＲＯＭ内のプログラムおよび
ＲＡＭから各種動作条件および作業位置等の必要情報を
呼出し、作業機にあらかじめ決められた所定の作業を行
わせるように構成されている。この種の制御装置では、
中央制御部を作動させる動作プログラムは、ＲＯＭにＲ
ＯＭライタにより書き込まれるように構成されており、
中央制御部はこのＲＯＭ１．：ｆｌき込まれた命令を順
に読み出すように構成されている。Prior Art Conventionally, a control device for a work machine operated by microcomputer control has a ROM that stores an operation program for performing a predetermined work, and the program in the ROM is stored based on a command from a central control unit having a CPIJ chip. The machine is configured to read necessary information such as various operating conditions and work positions from the RAM and to cause the working machine to perform a predetermined work. In this type of control device,
The operation program that operates the central control unit is stored in the ROM.
It is configured to be written by the OM writer,
The central control unit uses this ROM1. :fl It is configured to read out the loaded instructions in order.
発明が解決しようとする問題点
このようにＲＯＭライタによりＲＯＭ内に動作プログラ
ムを書き込むと、これを修正する場合には、動作プログ
ラムの一部を修正する場合でも、最初から動作プログラ
ムを書き込み直さねばならず、その作業に時間を要し、
極めて効率の悪いものとなる等の欠点が生じている。Problems to be Solved by the Invention When an operating program is written in the ROM by a ROM writer, if the operating program is to be modified, even if a part of the operating program is to be modified, the operating program must be rewritten from the beginning. It takes time to do the work,
There are drawbacks such as extremely low efficiency.
問題点を解決するための手段
本発明は上記欠点の除去を目的とするもので、ＣＰＵチ
ップを有する中央制御部を配置している。Means for Solving the Problems The present invention aims to eliminate the above-mentioned drawbacks by arranging a central control unit with a CPU chip.
この中央制御部にはエミュレーションＲＡＭが接続され
、しかもこの中央制御部にはパンファ回路を介しＣ作業
機を駆動する制御装置内の対象ＣＰＵチップと同一のコ
ネクタピンを持つコネクタが配置されている。一方、前
記中央制御部にはインタフェイスを介してプログラム編
集装置が接続されている。また、この中央１ｉＩｌＩＩ
ｌａＩＩはブレイクコントロール部を介してブレイクコ
マンド発生部が接続されており、ブレイクコマンドが中
央制御部に送られるように構成されている。さらに、こ
のブレイクコマンド発生部は手動スイッチによりブレイ
クコマンドを発生するように構成されており、外部から
もブレイクコマンドを発生できるように構成されている
。An emulation RAM is connected to this central control section, and a connector having the same connector pins as the target CPU chip in the control device that drives the C working machine via a breadthreader circuit is arranged in this central control section. On the other hand, a program editing device is connected to the central control unit via an interface. Also, this central 1iIlII
laII is connected to a break command generating section via a break control section, and is configured so that break commands are sent to the central control section. Further, this break command generating section is configured to generate a break command by a manual switch, and is also configured to be able to generate a break command from the outside.
作用
作業機の制御装置のプログラムを修正する場合、まずＣ
ＰＵチップを抜き取り、その位置にコネクタを差込む。When modifying the program of the control device of the working machine, first
Pull out the PU chip and insert the connector in its place.
その後、プログラム編集装置からの命令により中央制御
部が制御装置内のＲＯＭに書き込まれた内容をエミュレ
ーションＲＡＭ内の同一アドレスに書き込む。その侵、
プログラム編集装置から中央制御部へ動作命令を送ると
、エミュレーションＲＡＭの内容を順次読み出してプロ
グラム編集装置内のＲＡＭに送り、これをディスプレイ
する。Thereafter, the central control unit writes the contents written in the ROM in the control device to the same address in the emulation RAM according to a command from the program editing device. The invasion,
When the program editing device sends an operation command to the central control unit, the contents of the emulation RAM are sequentially read out and sent to the RAM in the program editing device, where they are displayed.
同時に、中央制御部を前記エミュレーションＲＡＭの内
容により動作させ、作業機を駆動し、不具合な点があれ
ば、このディスプレイされた内容をもとに作業者は各ア
ドレスの内容を確認し、プログラム編集装置からその内
容を修正する。プログラム修正完了侵、プログラム編集
装置にＲＯＭライタを接続してプログラム編集装置内の
ＲＡＭの内容をＲＯＭライタに挿入された新たなＲＯＭ
に順次書き込むことができる。At the same time, the central control unit is operated according to the contents of the emulation RAM to drive the work equipment, and if there is a problem, the operator can check the contents of each address based on the displayed contents and edit the program. Modify its contents from the device. After completing the program modification, connect the ROM writer to the program editing device and transfer the contents of the RAM in the program editing device to the new ROM inserted into the ROM writer.
can be written sequentially.
実施例
以下、実施例を図面について説明する。第１図および第
２図において、１はプログラムデバッグ装置（以下、デ
バッグＩＩＩという）であり、ＣＰＵチップ（図示せず
）を有する第 １中央制御部２、これに接続されたエミ
ュレーションＲＡＭ ３を有している。また、第 １中
央制御部２には、バッフ７回路４を介して作業１ａ５を
駆動する制御袋Ｍ６内の対象ＣＰＬＩチップ７と同一の
コネクタピン８ａを持つコネクタ８が接続されており、
しがも前記制御部Ｗ６との交信を制御するコントロール
ロジック部９が接続されている。また、このデバッグ装
置１はイニシャルプログラム部１０を有し、前記コネク
タ ８が制御部ＮＧの所定の位置に接続されると、制御
装置６と第 １中央制御部２が交信可能状態となるよう
に構成されている。ざらに、前記デバッグ装置１にはイ
ンタフェイスｌｔａを介してプログラム編集装置１２が
接続されており、第 １中央制御部２に各種の命令を送
るように構成されている。EXAMPLE Hereinafter, an example will be described with reference to the drawings. In FIGS. 1 and 2, 1 is a program debugging device (hereinafter referred to as debugging III), which includes a first central control section 2 having a CPU chip (not shown) and an emulation RAM 3 connected thereto. are doing. Further, a connector 8 having the same connector pin 8a as the target CPLI chip 7 in the control bag M6 that drives the work 1a5 via the buffer 7 circuit 4 is connected to the first central control unit 2.
However, a control logic section 9 that controls communication with the control section W6 is connected. Further, this debug device 1 has an initial program section 10, and when the connector 8 is connected to a predetermined position of the control section NG, the control device 6 and the first central control section 2 are able to communicate with each other. It is configured. In general, a program editing device 12 is connected to the debugging device 1 via an interface lta, and is configured to send various commands to the first central control section 2.
前記プログラム編集装置１２は、第３図に示すように第
２中央制御部１３、−ＥニタＲＯＭ１４、ＲＡＭ１５
、キーボード１６、モニタ１７、外部記憶装置１８およ
びＲＯＭライタ１４を有し、前記キーボード１６、モニ
タ１７、外部記憶装置１８およびＲＯＭライタ１９はそ
れぞれインタフェイス１１ｂ １１ｃ １１ｄ １１ｅ
を介して前記第 ２中央制御部１３に接続されている。The program editing device 12, as shown in FIG.
, a keyboard 16, a monitor 17, an external storage device 18, and a ROM writer 14, and the keyboard 16, monitor 17, external storage device 18, and ROM writer 19 have interfaces 11b, 11c, 11d, and 11e, respectively.
It is connected to the second central control unit 13 via.
また、前記デバッグ装置１は第 １中央制御部２にブレ
イクコントロール部２０を介して接続されるブレイクコ
マンド発生部２１を有している。このブレイクコントロ
ール部２０は第４図に示すようにプログラム編集装［１
２から所定アドレスを設定できる設定アドレス部２２と
、読み出されたエミュレーションＲＡＭ ａ内のアドレ
スとの一致を見る一致回路２３およびこの一致信号を受
けて動作する減数ループカウンタ２４を有している。ま
た、この減数ループカウンタ２４は前記プログラム編集
装置１２から前記アドレスと同様に設定できるように構
成されている。さらに、前記ブレイクコマンド発生部２
１は手動スイッチ２５を有し、この作動によってもブレ
イクコマンドを発生することができるように構成されて
いる。The debugging device 1 also includes a break command generating section 21 connected to the first central control section 2 via a break control section 20. This break control section 20 is a program editing device [1] as shown in FIG.
2, a matching circuit 23 that checks the match with the read address in the emulation RAM a, and a subtraction loop counter 24 that operates in response to this match signal. Further, this subtraction loop counter 24 is configured so that it can be set from the program editing device 12 in the same manner as the address. Furthermore, the break command generating section 2
1 has a manual switch 25, which is configured so that a break command can also be generated by operating this switch.
上記デバッグ装置において、作業機５を制御する制御装
置６の動作プログラムを修正する場合、まず制御装置６
内の対象ＣＰＵチップを抜取る。In the above debugging device, when modifying the operation program of the control device 6 that controls the work machine 5, first the control device 6
Remove the target CPU chip inside.
その後、コネクタ８を差込むと、イニシャルプログラム
部１０が作動し、第 １中央制御部２とこの制御装置６
とが交信可能状態となる。この状態から、第５図に示す
ようにプログラム編集装［１２から第１中央制御部２に
命令を送り、制御装置６内のＲＯＭ ６ａの内容をエミ
ュレーションＲＡＭ ３の同一アドレス内に書込む。そ
の後、ソースプログラムによる修正をしない場合には、
プログラム編集装置１２から第 １中央制御部２にエミ
ュレーションＲＡＭ ３内のアドレス内の内容を作業機
５を駆動しながら読み出すように命令を送る。中央制御
部２は順次このエミュレーションＲＡＭ ３のアドレス
内の内容を順次読み出し、これがプログラム編集装置２
１２内のＲＡＭ１５内に書き込まれるとともにディスプ
レイされる。そのため、作業者は各アドレスの内容をマ
シン語でディスプレイ上で確認し、必要に応じてプログ
ラム編集装置１２からマシン語で修正する。After that, when the connector 8 is inserted, the initial program section 10 is activated, and the first central control section 2 and this control device 6 are activated.
becomes ready for communication. From this state, as shown in FIG. 5, a command is sent from the program editing device [12] to the first central control unit 2 to write the contents of the ROM 6a in the control device 6 into the same address of the emulation RAM 3. After that, if you do not modify the source program,
A command is sent from the program editing device 12 to the first central control unit 2 to read out the contents of the addresses in the emulation RAM 3 while driving the working machine 5. The central control unit 2 sequentially reads out the contents in the addresses of this emulation RAM 3, and this is read out in sequence by the program editing device 2.
The data is written into the RAM 15 in the RAM 12 and displayed. Therefore, the operator confirms the contents of each address in machine language on the display and, if necessary, makes corrections in machine language from the program editing device 12.
これをプログラム編集装Ｗ１１２のＲＡＭ１５内に一時
記憶させたのち、このＲＡＭ１５内の内容をＲＯＭライ
タ１９によりこれに差しこまれた新たなＲＯＭ（図示せ
ず）に順次書きこむ。After temporarily storing this in the RAM 15 of the program editing device W112, the contents of this RAM 15 are sequentially written into a new ROM (not shown) inserted into this by the ROM writer 19.
また、もう一つのプログラム修正方法について述べる。We will also discuss another program modification method.
プログラム編集装置１２に付属している外部記憶装置１
８により、ソースプログラムを読み出し、これを修正す
る場合、これをプログラム編集装置１２内のＲＡＭ１５
に書込み、キーボード１６からこれをアセンブリ言語で
再度編集し、ＲＡ Ｍ １５内に記憶するとともにデバ
ッグ装置１内のエミュレーションＲＡＭ ３に記憶させ
る。その後、作業者はプログラム編集装Ｗ１２のキーボ
ード１６から命令を与え、作業！１１５を駆動し、第
１中央制御部２の動作の確認を行い、不具合点が生じれ
ば、再びプログラム編集装置１２によりプログラムの修
正を行う。第 １中央制御部２の動作確認が終了すると
、プログラム編集装置１２はそのＲＡＭ１５の内容をＲ
ＯＭライタ１９により新たなＲＯＭに書き込む。External storage device 1 attached to program editing device 12
8, when a source program is read and modified, it is stored in the RAM 15 in the program editing device 12.
, edit it again in assembly language from the keyboard 16, and store it in the RAM 15 as well as the emulation RAM 3 in the debug device 1. After that, the operator gives commands from the keyboard 16 of the program editing device W12 and begins work! 115, and
1. The operation of the central control unit 2 is checked, and if any problems occur, the program is corrected again using the program editing device 12. When the operation check of the first central control unit 2 is completed, the program editing device 12 reads the contents of the RAM 15.
The OM writer 19 writes to a new ROM.
また、任意のアドレスにおける第 １中央制御部２の動
作状態を知りたい時には、プログラム編集装置１２から
そのアドレスおよび減数ループカウンタ２４の設定値を
設定すると、ブレイクコントロール部２０の設定アドレ
ス部２２に設定される。この状態で、第 １中央制御部
２が作動してエミュレーションＲＡＭ ３の読み出しア
ドレスが前記設定値と一致すると、減数ループカウンタ
２４に信号を送り、減数ループカウンタ２４がＯになる
とブレイクコマンドが発信され、第１中央制御部２は停
止するとともに、この時のエミュレーションＲＡＭ ３
の内容および第 １中央制御部２の動作状態をプログラ
ム編集装置上でディスプレイする。Furthermore, when you want to know the operating state of the first central control section 2 at an arbitrary address, you can set that address and the setting value of the subtraction loop counter 24 from the program editing device 12, and the setting value will be displayed in the setting address section 22 of the break control section 20. be done. In this state, when the first central control section 2 operates and the read address of the emulation RAM 3 matches the set value, it sends a signal to the subtraction loop counter 24, and when the subtraction loop counter 24 reaches O, a break command is issued. , the first central control unit 2 stops, and the emulation RAM 3 at this time
and the operating status of the first central control unit 2 are displayed on the program editing device.
さらに、外部から第 １中央制御部２を停止させる場合
には、手動スイッチ２５をオンにするとブレイクコマン
ドが発信され、第 １中央制御部２は停止して、前記同
様にその時のエミレーションＲＡＭ３の内容および第
１中央制御部２の動作状態をプログラム編集装置１２上
にディスプレイすることができる。Furthermore, when stopping the first central control section 2 from the outside, turning on the manual switch 25 sends a break command, stopping the first central control section 2 and updating the current emulation RAM 3 as described above. Contents and Part
1 The operating status of the central control unit 2 can be displayed on the program editing device 12.
発明の詳細
な説明したように、本発明は制御装置内のＲＯＭに作業
機をあらかじめ決めた通り作動させるように書き込まれ
た動作プログラムを−ＨエミュレーションＲＡＭに書き
こみ、このエミュレーションＲＡＭ内の内容をプログラ
ム編集装置に送りこれを修正、またソースプログラムを
プログラム編集装置により修正するように構成している
ため、プログラムを修正する度に口れをＲＯＭに書きこ
む必要がなく、−ＵエミュレーションＲＡＭに記憶させ
てその動作の確認ができるばかりか、この確認が終了侵
、ＲＯＭに書き込まれた動作プログラムをプログラム編
集装置でその一部を修正した後、これをＲＯＭライタに
より新たなＲＯＭに層きこむことによりＲＯＭの修正が
可能となり、作業機の制御装置の開発に要する期間を短
縮することができる等の利点がある。As described in detail, the present invention writes an operating program written in a ROM in a control device to operate a working machine in a predetermined manner to an -H emulation RAM, and then writes the contents of this emulation RAM into the ROM. Since the source program is sent to the program editing device and modified, and the source program is modified by the program editing device, there is no need to write the program to the ROM each time the program is modified, and it is stored in the -U emulation RAM. Not only can the operation be confirmed by checking the operation, but also by modifying a part of the operation program written in the ROM using a program editing device, and then writing it into a new ROM using a ROM writer. This has the advantage that the ROM can be modified and the time required for developing a control device for a working machine can be shortened.
また、本発明は任意のアドレスで停止させることができ
るので、所望アドレスにおける中央制御部の状態を迅速
にディスプレイすることができ、迅速な制御プログラム
の不具合点の修正が可能となる等の利点がある。Furthermore, since the present invention can be stopped at any address, the status of the central control unit at a desired address can be displayed quickly, and there are advantages such as the ability to quickly correct defects in the control program. be.
第１図は本発明の全体説明図、第３図は本発明に係わる
プログラム編集装置のブロック図、第４図は本発明に係
わるブレイクコントロール部のブロック図、第５図は本
発明の詳細な説明するフローチャートである。
１ プログラムデバッグ装置、
２ 第１中央制御部、
３ エミュレーションＲＡＭ。
４ バッファ回路、 ５ 作業機、６ 制御装置、
６ａ ＲＯＭ。
７ 対象ＣＰＵチップ、８ コネクタ、８ａ コネク
タピン、
９ コントロールロジック部、
１０ イニシャルプログラム部、
１１ａ １１ｂ １１ｃ １１ｄ １ｉｅインタフエイ
ス、１２ プログラム編集装置、１３ 第２中央制
師部、１４ モニタＲＯＭ。
１Ｓ ＲＡＭ、 １６ キーボード、
１７ モニタ、 １８ 外部記憶装置、１
９ ＲＯＭライタ、
２０ ブレイクコントロール部、
２１ ブレイクコマンド発生部、FIG. 1 is an overall explanatory diagram of the present invention, FIG. 3 is a block diagram of a program editing device according to the present invention, FIG. 4 is a block diagram of a break control section according to the present invention, and FIG. 5 is a detailed diagram of the present invention. It is a flowchart explaining. 1 Program debug device, 2 First central control unit, 3 Emulation RAM. 4 buffer circuit, 5 work machine, 6 control device,
6a ROM. 7 target CPU chip, 8 connector, 8a connector pin, 9 control logic section, 10 initial program section, 11a 11b 11c 11d 1ie interface, 12 program editing device, 13 second central control section, 14 monitor ROM. 1S RAM, 16 keyboards,
17 monitor, 18 external storage device, 1
9 ROM writer, 20 break control section, 21 break command generation section,
Claims (1)
央制御部に接続されるエミュレーションＲＡＭを配置す
るとともにバッファ回路を介して作業機を駆動する制御
装置内の対象ＣＰＵチップと同一のコネクタピンを持つ
コネクタを設ける一方、前記ＣＰＵにインタフェイスを
介してプログラム編集装置を接続したことを特徴とする
プログラムデバッグ装置。 ２）ＣＰＵチップを有する中央制御部を配置し、この中
央制御部に接続されるエミュレーションＲＡＭを配置す
るとともにバッファ回路を介して作業機を駆動する制御
装置内の対象ＣＰＵチップと同一のコネクタピンを持つ
コネクタを設ける一方、前記ＣＰＵにインタフェイスを
介してプログラム編集装置を接続したプログラムデバッ
グ装置において、 ブレイクコマンド発生部をブレイクコントロール部を介
して配置し、ブレイクコマンドを中央制御部へ送るよう
に構成したことを特徴とするプログラムデバッグ装置。 ３）ブレイクコマンド発生部は手動スイッチによりブレ
イクコマンドを中央制御部へ送るように構成したことを
特徴とする特許請求の範囲第２項記載のプログラムデバ
ッグ装置。[Scope of Claims] 1) A target CPU chip in a control device that includes a central control unit having a CPU chip, an emulation RAM connected to the central control unit, and drives a working machine via a buffer circuit. A program debugging device characterized in that a connector having the same connector pins as the CPU is provided, and a program editing device is connected to the CPU via an interface. 2) Place a central control unit with a CPU chip, place an emulation RAM connected to this central control unit, and connect the same connector pin as the target CPU chip in the control device that drives the work machine via a buffer circuit. In the program debugging device, a program editing device is connected to the CPU via an interface, and a break command generating section is arranged via a break control section, and the break command is sent to the central control section. A program debugging device characterized by: 3) The program debugging device according to claim 2, wherein the break command generating section is configured to send the break command to the central control section by a manual switch.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59255379A JPS61133445A (en) | 1984-11-30 | 1984-11-30 | Program debugging device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59255379A JPS61133445A (en) | 1984-11-30 | 1984-11-30 | Program debugging device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61133445A true JPS61133445A (en) | 1986-06-20 |
Family
ID=17277944
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59255379A Pending JPS61133445A (en) | 1984-11-30 | 1984-11-30 | Program debugging device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61133445A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6290733A (en) * | 1985-10-16 | 1987-04-25 | Sanyo Electric Co Ltd | Device for displaying content of ram |
-
1984
- 1984-11-30 JP JP59255379A patent/JPS61133445A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6290733A (en) * | 1985-10-16 | 1987-04-25 | Sanyo Electric Co Ltd | Device for displaying content of ram |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002278783A (en) | System for rewriting firmware | |
| JPH02100704A (en) | Robot programming check system | |
| JPS61133445A (en) | Program debugging device | |
| JPH11272310A (en) | Emulation device for programmable controller | |
| JPS6265145A (en) | Program debugging device | |
| JP2003044277A (en) | Program development support device, program development support program and recording medium having the same program recorded thereon | |
| JPS6252607A (en) | Program debugging device | |
| JP2854608B2 (en) | Control devices for industrial machines | |
| JP2001047251A (en) | Controller for welding | |
| JPH03207628A (en) | Method and apparatus for editing sequence program of injection molding machine | |
| JP2708983B2 (en) | Program display device | |
| KR100224865B1 (en) | Method for controlling a robot | |
| JPH1097307A (en) | Sequencer operation verification device and medium recording sequencer operation verification program | |
| JPH01124001A (en) | Robot control system | |
| JPS6238746B2 (en) | ||
| JPH057722B2 (en) | ||
| JPS62108337A (en) | Program debug device | |
| JPS62103714A (en) | Program generating device for industrial robot | |
| JPH01177613A (en) | System for displaying nc program | |
| JPS61105606A (en) | Sequence controller | |
| JPS62226309A (en) | Write system for rom cassette in programmable machine controller | |
| JPH0477946A (en) | Execution system for input/output channel program | |
| JPH0883108A (en) | Debugging tool for programmable controller | |
| JPS6263347A (en) | Programmable controller | |
| JPH0261702A (en) | System code correcting system for robot controller |