JPS61131115A - タブレツト入力装置 - Google Patents
タブレツト入力装置Info
- Publication number
- JPS61131115A JPS61131115A JP59253249A JP25324984A JPS61131115A JP S61131115 A JPS61131115 A JP S61131115A JP 59253249 A JP59253249 A JP 59253249A JP 25324984 A JP25324984 A JP 25324984A JP S61131115 A JPS61131115 A JP S61131115A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- electrode line
- pen
- tablet
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業上の利用分野」
本発明はタブレット入力装置に関し、特に容量結合タブ
レットを使用したタブレット入力装置に関する。
レットを使用したタブレット入力装置に関する。
「従来の技術」
容量結合方式のタブレット入力装置では、内部に増幅器
等を組込んだ入力ペンを使用して座標入力を行なってい
る。
等を組込んだ入力ペンを使用して座標入力を行なってい
る。
「発明が解決しようとする問題点」
ところで、この入カベ／は手に持って使用するものであ
ることから極力小型化することが要求される。このため
内部に組込む増幅器等の大きさも自ずから制限され、そ
れだけ部品代が高くなり且つ組立、調整にも時間を要し
ていた。
ることから極力小型化することが要求される。このため
内部に組込む増幅器等の大きさも自ずから制限され、そ
れだけ部品代が高くなり且つ組立、調整にも時間を要し
ていた。
「問題点を解決するための手段」
そこで本発明では、タブレットの各電極線を充電する手
段と、これら、充電した各電極線を放電させる手段と、
放電時に流れる放電電流の大きさを検出する手段と、こ
の放電電流の大きさに基いてそのときのタブレット上の
指示座標を特定する手段を設け、これらの手段により指
示座標データを作成する。
段と、これら、充電した各電極線を放電させる手段と、
放電時に流れる放電電流の大きさを検出する手段と、こ
の放電電流の大きさに基いてそのときのタブレット上の
指示座標を特定する手段を設け、これらの手段により指
示座標データを作成する。
「作用」
即ち発明者の研究によれば、容量結合タブレットにおい
て検出棒先端をアースした入力ペン若しくは直接オペレ
ータの指先でタブレット上の所望座標を指示すると、該
指示座標付近を通る電極線の対地静電容量はそれ以外の
電極線のそれよりも大きくなり、各電極線を所定電圧で
充電すると、前記指示座標付近を通る電極線に蓄えられ
る電荷はそれ以外の電極線の電荷より大きくなるという
性質がある。
て検出棒先端をアースした入力ペン若しくは直接オペレ
ータの指先でタブレット上の所望座標を指示すると、該
指示座標付近を通る電極線の対地静電容量はそれ以外の
電極線のそれよりも大きくなり、各電極線を所定電圧で
充電すると、前記指示座標付近を通る電極線に蓄えられ
る電荷はそれ以外の電極線の電荷より大きくなるという
性質がある。
そこで本発明では前述のような構成によって各電極線の
充電量を検出しそのときの指示座標を特定するようにし
ている。
充電量を検出しそのときの指示座標を特定するようにし
ている。
「実施例」
以下本発明の詳細を図示実施例に基いて説明する。第１
図はブロック構成例を示す。図において１はタブレット
で、絶縁基板を介しＸ方向にＸ群電極線２〜８．Ｘ方向
に７群電極線９〜１５が配置されている。１６は入力ペ
ンで、その検出先端１７はアースされている。１８は該
入力ペンに内蔵されたぺ／スイッチであるｏＤＸｌはド
ライバで、後述の中央処理装置ＣＰＵから供給されるア
ドレス信号ＡＤＲに従い、Ｘ方向の群電極線２〜５の充
放電を行なう。ＤＸ２ 、ＤＹｌ 、ＤＹ２もドライバ
で、ドライバＤＸ１と同様各群電極線６〜８，９〜１２
．１３〜１５の充放電を行なう。
図はブロック構成例を示す。図において１はタブレット
で、絶縁基板を介しＸ方向にＸ群電極線２〜８．Ｘ方向
に７群電極線９〜１５が配置されている。１６は入力ペ
ンで、その検出先端１７はアースされている。１８は該
入力ペンに内蔵されたぺ／スイッチであるｏＤＸｌはド
ライバで、後述の中央処理装置ＣＰＵから供給されるア
ドレス信号ＡＤＲに従い、Ｘ方向の群電極線２〜５の充
放電を行なう。ＤＸ２ 、ＤＹｌ 、ＤＹ２もドライバ
で、ドライバＤＸ１と同様各群電極線６〜８，９〜１２
．１３〜１５の充放電を行なう。
Ｒ８は検出抵抗で、各群電極線２〜１５に蓄この信号Ｓ
Ｓを増幅する。Ａ／Ｄはアナログデンタル変換器で、増
幅された信号ＳＳをデジタＹ値に変換する。
Ｓを増幅する。Ａ／Ｄはアナログデンタル変換器で、増
幅された信号ＳＳをデジタＹ値に変換する。
ＭＰＸはマルチプレクサで各ドライバＤＸ１．’ＤＸ２
、ＤＹｌ 、ＤＹ２にアドレス信号ＡＤＨを切替供給
する。ＩＯは入出力ボートで、これを介して中央処理装
置ＣＰＵと外部回路とのデータのやりとりが行なわれる
。中央処理装置ＣＰＵは例えばインテル社２８０等で構
成され。
、ＤＹｌ 、ＤＹ２にアドレス信号ＡＤＨを切替供給
する。ＩＯは入出力ボートで、これを介して中央処理装
置ＣＰＵと外部回路とのデータのやりとりが行なわれる
。中央処理装置ＣＰＵは例えばインテル社２８０等で構
成され。
リードオンリメモリＲＯＭに書き込まれたプログ２ムに
従い、ランダムアクセスメモリＲＡＭを使用して所定の
処理を実行する。なお以下の説明で信号からブロックの
内容が理解し得ると思われるものはその名称を省略する
。
従い、ランダムアクセスメモリＲＡＭを使用して所定の
処理を実行する。なお以下の説明で信号からブロックの
内容が理解し得ると思われるものはその名称を省略する
。
第２図にＸ方向の群電極線２〜８の詳細を示す。図にお
いて２１は第１の電極線、２２は第２の電極線であり２
区別のためそれぞれ左から順にＡからＬまでの添字を付
す。（電極線２２２については後述。）本実施例では第
１の電極線２１は左から３本おきに並列接続され、また
第２の電極線２２は左から２本おきに並列接続され、そ
れぞれ群電極線２〜８とされている。
いて２１は第１の電極線、２２は第２の電極線であり２
区別のためそれぞれ左から順にＡからＬまでの添字を付
す。（電極線２２２については後述。）本実施例では第
１の電極線２１は左から３本おきに並列接続され、また
第２の電極線２２は左から２本おきに並列接続され、そ
れぞれ群電極線２〜８とされている。
なお、Ｙ方向の群電極線９〜１５についても同様である
。
。
第３図にドライバＤＸ１の詳細を示す。図に於て３１は
デコーダで、端子ＡＤＴを介して供給されるアドレス信
号Ａ’ＤＲをデコードし、゛各端子Ｄ２〜Ｄ、に走査パ
ルスＳＰ２〜ＳＰ５を発生する。Ｆｔ２〜Ｆｔ、は電界
効果トランジスタ、Ｔｒ２〜Ｔｒ、はＰＮＰ トランジ
スタで。
デコーダで、端子ＡＤＴを介して供給されるアドレス信
号Ａ’ＤＲをデコードし、゛各端子Ｄ２〜Ｄ、に走査パ
ルスＳＰ２〜ＳＰ５を発生する。Ｆｔ２〜Ｆｔ、は電界
効果トランジスタ、Ｔｒ２〜Ｔｒ、はＰＮＰ トランジ
スタで。
夫々のゲート及びベースはデコーダ３１の対応する端子
Ｄ２〜Ｄ、に、各トランジスタＴｒ２〜Ｔ ｒ ｓのエ
ミッタは端子ＰＴを介して電圧Ｖｃｃの直流電源に、ま
たこれらのコレクタは電界効果トランジスタＦｔの各ド
レンに、そしてこれら電界効果トランジスタＦｔの各ソ
ースは端子ＥＴを介して検出抵抗Ｒ３に接続されている
。なおドライバＤＸ２ 、ＤＹｌ 、ＤＹ２の構蛾もこ
のドライバＤＸ１と同様である。
Ｄ２〜Ｄ、に、各トランジスタＴｒ２〜Ｔ ｒ ｓのエ
ミッタは端子ＰＴを介して電圧Ｖｃｃの直流電源に、ま
たこれらのコレクタは電界効果トランジスタＦｔの各ド
レンに、そしてこれら電界効果トランジスタＦｔの各ソ
ースは端子ＥＴを介して検出抵抗Ｒ３に接続されている
。なおドライバＤＸ２ 、ＤＹｌ 、ＤＹ２の構蛾もこ
のドライバＤＸ１と同様である。
而して入力ペン１６がタブレット１に当接されると、ペ
ンスイッチ１８が動作し、信号ＰＳＷｆｔＣＰＵに供給
する。ＣＰＵはこの信号ｐｓＷの到来に応動してＭＰＸ
に対して切替信号ＣＨを供給し、その接続先をまずＤＸ
ｌとする。
ンスイッチ１８が動作し、信号ＰＳＷｆｔＣＰＵに供給
する。ＣＰＵはこの信号ｐｓＷの到来に応動してＭＰＸ
に対して切替信号ＣＨを供給し、その接続先をまずＤＸ
ｌとする。
次いでＣＰＵｌｄＭＰＸを介してＤＸｌに一定の時間間
隔でその値が０から３まで順に変化するアドレス信号Ａ
ＤＨを供給する。ＤＸｌはこのアドレス信号ＡＤＲに従
い前述のとおり端子Ｄ２〜Ｄ５に順に走査パルスＳＰ２
〜ＳＰ、を発生する。ところでこの実施例ではデコーダ
３１の各端子Ｄ２〜Ｄ、は常時は低レベル（アース電位
に近い電位）になるようにされており。
隔でその値が０から３まで順に変化するアドレス信号Ａ
ＤＨを供給する。ＤＸｌはこのアドレス信号ＡＤＲに従
い前述のとおり端子Ｄ２〜Ｄ５に順に走査パルスＳＰ２
〜ＳＰ、を発生する。ところでこの実施例ではデコーダ
３１の各端子Ｄ２〜Ｄ、は常時は低レベル（アース電位
に近い電位）になるようにされており。
この走査パルスＳＰ２〜ＳＰ、が印加されないとき各ト
ランジスタＴｒ２〜Ｔｒｓは導通の状態にあり、また各
電界効果トランジスタＦｔ２〜Ｆｔ、はカットオフの状
態にあって各群電極線２〜５は電源電圧ｖｃｃに充電さ
れている。
ランジスタＴｒ２〜Ｔｒｓは導通の状態にあり、また各
電界効果トランジスタＦｔ２〜Ｆｔ、はカットオフの状
態にあって各群電極線２〜５は電源電圧ｖｃｃに充電さ
れている。
従って走査パルスＳＰ２〜ＳＰ、が印加されると、それ
が印加されたトランジスタＴｒ２〜Ｔｒ５ 、電界効果
トランジスタＦｔ２〜ＦｔＩ＋はそれら走査パルスＳＰ
２〜ＳＰ５が印加されている開状態が反転し１例えばト
ランジスタＴｒｔ＋電界効果トランジスタＦｔ２につい
て説明すれば、走査パルスｓＰ２が加えられている間ト
ランジスタＴｒ２がカットオフ、電界効果トランジスタ
Ｆｔ２が導通となる。この結果群電極線２に蓄えられて
いた電荷は検出抵抗Ｒ８を通じて放電され、その電荷量
に応じた信号ＳＳが前述のとおり検出抵抗Ｒ８の両端に
発生する。このような動作は他のトランジスタＴｒ３〜
Ｔｒ５．電界効果トランジスタＦｔ、〜Ｆ ｔ５に関し
ても同様である。なお各トランジスタＴｒ２〜Ｔｒｓが
完全にカットオフされてから各電界効果トランジスタＦ
ｔ２〜Ｆｔ、が導通ずるよう各ゲートの前に遅延回路を
入れても良い０ 従って例えば第３図に示すように群電極線４の近傍に入
カベ／１６が当接されていたとすると、その検出先端１
７がアースされているため １゛、）′ ゞ゛′群電極線２〜５を走査したときの信号ｓｓの例を
第４図に示す。同図において縦軸Ｈはパルス高、横軸ｔ
は時間を示し、各信号ＳＳ２〜Ｓ８５は走査パルスＳＰ
２〜ＳＰ５が印加されたとき各群電極線２〜５から放電
される電荷により抵抗Ｒ３に発生する信号Ｓｓである。
が印加されたトランジスタＴｒ２〜Ｔｒ５ 、電界効果
トランジスタＦｔ２〜ＦｔＩ＋はそれら走査パルスＳＰ
２〜ＳＰ５が印加されている開状態が反転し１例えばト
ランジスタＴｒｔ＋電界効果トランジスタＦｔ２につい
て説明すれば、走査パルスｓＰ２が加えられている間ト
ランジスタＴｒ２がカットオフ、電界効果トランジスタ
Ｆｔ２が導通となる。この結果群電極線２に蓄えられて
いた電荷は検出抵抗Ｒ８を通じて放電され、その電荷量
に応じた信号ＳＳが前述のとおり検出抵抗Ｒ８の両端に
発生する。このような動作は他のトランジスタＴｒ３〜
Ｔｒ５．電界効果トランジスタＦｔ、〜Ｆ ｔ５に関し
ても同様である。なお各トランジスタＴｒ２〜Ｔｒｓが
完全にカットオフされてから各電界効果トランジスタＦ
ｔ２〜Ｆｔ、が導通ずるよう各ゲートの前に遅延回路を
入れても良い０ 従って例えば第３図に示すように群電極線４の近傍に入
カベ／１６が当接されていたとすると、その検出先端１
７がアースされているため １゛、）′ ゞ゛′群電極線２〜５を走査したときの信号ｓｓの例を
第４図に示す。同図において縦軸Ｈはパルス高、横軸ｔ
は時間を示し、各信号ＳＳ２〜Ｓ８５は走査パルスＳＰ
２〜ＳＰ５が印加されたとき各群電極線２〜５から放電
される電荷により抵抗Ｒ３に発生する信号Ｓｓである。
そしてこの信号ＳＳ２〜ＳＳ５はＡＭＰで増幅され。
ＡＤでそれぞれのパルス高Ｈに応じたデジタル値に変換
される。
される。
ＣＰＵはＩＯを介して供給されるこのデジタル値をＲＡ
Ｍの所定番地に格納する。次にｃＰＵはＭＰＸを切替え
てＤＸ２にアドレス信号ＡＤＲを供給する。ＤＸ２がこ
のアドレス信号ＡＤＲに従って各群電極線６〜８を順次
放電させると、前述と同様検出抵抗Ｒ８に信号ｓｓが発
生する。このときの信号ＳＳ６〜ＳＳ８の例を第５図に
示す。そしてＣＰＵはこの信号ｓ８６〜ＳＳ８を示すデ
ジタル値もＲＡＭの所定番地に格納する。
Ｍの所定番地に格納する。次にｃＰＵはＭＰＸを切替え
てＤＸ２にアドレス信号ＡＤＲを供給する。ＤＸ２がこ
のアドレス信号ＡＤＲに従って各群電極線６〜８を順次
放電させると、前述と同様検出抵抗Ｒ８に信号ｓｓが発
生する。このときの信号ＳＳ６〜ＳＳ８の例を第５図に
示す。そしてＣＰＵはこの信号ｓ８６〜ＳＳ８を示すデ
ジタル値もＲＡＭの所定番地に格納する。
同様にしてＣＰＵはＹ方向の群電極線９〜１５について
も走査を行ない、そのときの検出信号ＳＳ９〜ＳＳ １
５ （不図示）に対する各デジタル値をＲＡＭの所定番
地に格納する。
も走査を行ない、そのときの検出信号ＳＳ９〜ＳＳ １
５ （不図示）に対する各デジタル値をＲＡＭの所定番
地に格納する。
次にＣＰＵはこの検出信号ＳＳのデジタル値を基に入力
ペン１６の当接位置の判定を行なう。
ペン１６の当接位置の判定を行なう。
Ｘ方向の当接位置判定の手順を第２図、ｆ４４図および
第５図を用いて説明する。なおＸ方向の当接位置は第１
電櫃線２１と第２電極線２２の添字の組合せで表現する
こととし１例えば電極線２１Ａと２２Ａの間はＡＡと表
現する。而してまずＣＰＵは、Ｘ方向の群電極線２〜５
を走査したときに検出された信号８８２〜Ｓ８５のデジ
タル値を比較し、その中の最大の信号を抽出する。第４
図の例では信号Ｓ８３が抽出される。最大の信号がＳＳ
３であるということは入力ペン１６が第１図に示す群電
極線５の工、リアｚ５内に当接されていることを意味す
る。次いでＣＰＵはＸ方向の群電極線６〜８の走査の目
のものとして信号Ｓ８６が抽出される。最大のものがＳ
Ｓ７であるということは、第１図の領域Ｚ７の範囲に入
力ペン１６が当接されていることを意味し、更に２番目
のものがＳ８６であるということは、その中でも群電極
線乙に近い方の半分ｚ７６に入力ペン１６が当接されて
いることを意味する。
第５図を用いて説明する。なおＸ方向の当接位置は第１
電櫃線２１と第２電極線２２の添字の組合せで表現する
こととし１例えば電極線２１Ａと２２Ａの間はＡＡと表
現する。而してまずＣＰＵは、Ｘ方向の群電極線２〜５
を走査したときに検出された信号８８２〜Ｓ８５のデジ
タル値を比較し、その中の最大の信号を抽出する。第４
図の例では信号Ｓ８３が抽出される。最大の信号がＳＳ
３であるということは入力ペン１６が第１図に示す群電
極線５の工、リアｚ５内に当接されていることを意味す
る。次いでＣＰＵはＸ方向の群電極線６〜８の走査の目
のものとして信号Ｓ８６が抽出される。最大のものがＳ
Ｓ７であるということは、第１図の領域Ｚ７の範囲に入
力ペン１６が当接されていることを意味し、更に２番目
のものがＳ８６であるということは、その中でも群電極
線乙に近い方の半分ｚ７６に入力ペン１６が当接されて
いることを意味する。
従ってこの結果から、第４図および第５図に示すような
信号ＳＳを検出しうる領域は、上記ｚ３と７７６が重複
する領域、即ち領・域ＢＢがこのときの入力ペン１６の
当接領域と判定し得る。なおこの領域の特定は、第６図
に示すようなテーブルを予じめＲＯＭ’に格納しておき
、上記判定結果を該テーブルに当てはめることによって
為し得る。（第６図においては信号の頭文字ＳＳは省略
）なお、領域ＡＡについては、電極線２２Ｚがない場合
２群電極線２〜５走査時最大信号がＳＳ２．群電極線６
〜８走査時最大信号がＳＳ６．同じくそのときの２番目
の信号７５ＬＳＳ７となって領域ＤＥのそれと同じにな
る−８そこで本実施例では、第１図のようにダミー電Ａ
における第２の電極線群走査時の２番目の信号がＳ８８
となるようにし、領域ＤＥとの区別を行なっている。な
お領域ＡＡを不使用領域とするときはこのようなダミー
電極２２Ｚを設ける必要はない。
信号ＳＳを検出しうる領域は、上記ｚ３と７７６が重複
する領域、即ち領・域ＢＢがこのときの入力ペン１６の
当接領域と判定し得る。なおこの領域の特定は、第６図
に示すようなテーブルを予じめＲＯＭ’に格納しておき
、上記判定結果を該テーブルに当てはめることによって
為し得る。（第６図においては信号の頭文字ＳＳは省略
）なお、領域ＡＡについては、電極線２２Ｚがない場合
２群電極線２〜５走査時最大信号がＳＳ２．群電極線６
〜８走査時最大信号がＳＳ６．同じくそのときの２番目
の信号７５ＬＳＳ７となって領域ＤＥのそれと同じにな
る−８そこで本実施例では、第１図のようにダミー電Ａ
における第２の電極線群走査時の２番目の信号がＳ８８
となるようにし、領域ＤＥとの区別を行なっている。な
お領域ＡＡを不使用領域とするときはこのようなダミー
電極２２Ｚを設ける必要はない。
以上の処理はＹ方向群電極線ＳＳ９〜５８１５を走査し
たときに得られる信号ＳＳについても同様に行なわれ、
Ｙ方向についての当接類・ １ 域ＡＡ−ＬＬが特定される。
たときに得られる信号ＳＳについても同様に行なわれ、
Ｙ方向についての当接類・ １ 域ＡＡ−ＬＬが特定される。
そしてＣＰＵはこれらＸ方向、Ｙ方向のそれぞれの当接
領域を示すデータＴＤをＩＯを介して不図示データ処理
装置等へ送出する。
領域を示すデータＴＤをＩＯを介して不図示データ処理
装置等へ送出する。
「発明の効果」
以上説明したように２本発明によれば入力ペンの検出棒
はアースされていれば足り、内部に増幅器等を組み込む
必要がなくなる。なお２人間の身体も不完全ながらアー
スされておシ、直接指先でタブレット上の座標を指示し
て入力することも可能で、このようにしたときは入力ペ
ンそのものも不要となる。また本実施例では群電極線と
したが、従来の単独の電極線にも本発明を適用し得る。
はアースされていれば足り、内部に増幅器等を組み込む
必要がなくなる。なお２人間の身体も不完全ながらアー
スされておシ、直接指先でタブレット上の座標を指示し
て入力することも可能で、このようにしたときは入力ペ
ンそのものも不要となる。また本実施例では群電極線と
したが、従来の単独の電極線にも本発明を適用し得る。
図は本発明の一実施例を示し、第１図はブロック図、第
２図はタブレットのＸ方向の電極線の接続図、第３図は
ドライバの回路図、第４図。 第５図は検出される信号の波形図、第６図は入力ペン当
接座標特定のだめのテーブルを示す線図である。 １・・・タブレット、Ｔｒ２〜Ｔｒ＝・・・充電手段。 Ｆｔ、〜Ｆｔ、・・・放電手段、Ｒ３・・・検出手段。 ＣＰＵ、ＲＯＭ、ＲＡＭ・・・座標特定手段。
２図はタブレットのＸ方向の電極線の接続図、第３図は
ドライバの回路図、第４図。 第５図は検出される信号の波形図、第６図は入力ペン当
接座標特定のだめのテーブルを示す線図である。 １・・・タブレット、Ｔｒ２〜Ｔｒ＝・・・充電手段。 Ｆｔ、〜Ｆｔ、・・・放電手段、Ｒ３・・・検出手段。 ＣＰＵ、ＲＯＭ、ＲＡＭ・・・座標特定手段。
Claims (1)
- ｘ方向及びｙ方向にＸ電極線及びＹ電極線が配置された
タブレットと、前記各電極線を充電する充電手段と、前
記各電極線を放電させる放電手段と、該電極線放電時の
放電電流を検出する手段と、該放電電流の大きさに基い
て前記タブレット上の指示座標を特定する座標特定手段
を備えたことを特徴とするタブレット入力装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59253249A JPS61131115A (ja) | 1984-11-30 | 1984-11-30 | タブレツト入力装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59253249A JPS61131115A (ja) | 1984-11-30 | 1984-11-30 | タブレツト入力装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61131115A true JPS61131115A (ja) | 1986-06-18 |
Family
ID=17248637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59253249A Pending JPS61131115A (ja) | 1984-11-30 | 1984-11-30 | タブレツト入力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61131115A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS642122A (en) * | 1987-03-20 | 1989-01-06 | Summagraphics Corp | Digitizer |
| JP2017049632A (ja) * | 2015-08-31 | 2017-03-09 | 京セラ株式会社 | 電子機器、制御方法及び制御プログラム |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54100229A (en) * | 1977-12-23 | 1979-08-07 | Gen Electric | Touch pad sensind circuit |
-
1984
- 1984-11-30 JP JP59253249A patent/JPS61131115A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54100229A (en) * | 1977-12-23 | 1979-08-07 | Gen Electric | Touch pad sensind circuit |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS642122A (en) * | 1987-03-20 | 1989-01-06 | Summagraphics Corp | Digitizer |
| JP2017049632A (ja) * | 2015-08-31 | 2017-03-09 | 京セラ株式会社 | 電子機器、制御方法及び制御プログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5248963A (en) | Method and circuit for erasing a liquid crystal display | |
| JPH05189982A (ja) | センス回路を有する読み出し出力回路 | |
| US5642134A (en) | Integrated tablet device having position detecting function and image display function | |
| JP3014902B2 (ja) | 固定素子表示パネル用の接触画面の自動較正 | |
| TW200501038A (en) | Active matrix array device, electronic device and operating method for an active matrix array device | |
| KR920003322A (ko) | 개선된 테스트 모드를 가지는 반도체 메모리 | |
| EP0737982A3 (en) | Ferroelectric memory sensing scheme | |
| JPH0324693B2 (ja) | ||
| US6047393A (en) | Memory testing apparatus | |
| JP2007525781A (ja) | メモリ回路、およびｃｂｒａｍ抵抗メモリセルのメモリデータを評価するための評価方法 | |
| JPS6069898A (ja) | 半導体記憶装置 | |
| KR970009228A (ko) | 고상 화상 픽업 장치 및 그 구동 방법 | |
| KR900013522A (ko) | 반도체 불휘발성 기억장치와 그것을 사용한 정보처리시스템 | |
| EP0361739A3 (en) | Scanning apparatus for reading an image | |
| EP0710959A3 (en) | Semiconductor device equipped with simple stable switching circuit for selectively supplying different power voltages | |
| JPS61131115A (ja) | タブレツト入力装置 | |
| EP0704850A3 (en) | Dynamic memory | |
| WO1989006416A1 (en) | Method of erasing liquid crystal display and an erasing circuit | |
| US6201433B1 (en) | Semiconductor memory device having constant voltage circuit | |
| JPS6410322A (en) | Display device for picture information | |
| US4140944A (en) | Method and apparatus for open drain addressing of a gas discharge display/memory panel | |
| US3976992A (en) | Gas display panel with light pen | |
| JPH11500854A (ja) | Ｅｐｒｏｍメモリアレー用電圧基準発生装置 | |
| US5502679A (en) | Electrically erasable nonvolatile memory having discharging circuits | |
| JPH0831191A (ja) | 不揮発性メモリのメモリ線デコーダドライバ、バイアス回路及びバイアス方法 |