JPS61127227A - Logical module - Google Patents
Logical moduleInfo
- Publication number
- JPS61127227A JPS61127227A JP59249238A JP24923884A JPS61127227A JP S61127227 A JPS61127227 A JP S61127227A JP 59249238 A JP59249238 A JP 59249238A JP 24923884 A JP24923884 A JP 24923884A JP S61127227 A JPS61127227 A JP S61127227A
- Authority
- JP
- Japan
- Prior art keywords
- description
- control circuit
- description memory
- memory
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Logic Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は情報処理装置などに使用されるLSIの設計試
作に関するもので、特に論理チェックのための試作用論
理モジュールに関するものである。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to the design and prototyping of LSIs used in information processing devices and the like, and particularly to a prototyping logic module for logic checking.
従来の技術
従来、情報処理装置などに使用するLSI論理回路を、
設計完成前に本装置に使用して検証、デバ、りなどを行
う場合、この18Iの論理回路は、既存の88Iおよび
その他の電子部品を用いてパッケージ上に疑似的に作成
する方法が行われていた。Conventional technology Conventionally, LSI logic circuits used in information processing equipment, etc.
When using this device for verification, debugging, etc. before the design is completed, this 18I logic circuit is created in a pseudo manner on a package using existing 88I and other electronic components. was.
したがって、設計のたびに試作パッケージを作成するた
めの部品および工数が必要であるという欠点があった。Therefore, there is a drawback that parts and man-hours are required to create a prototype package every time a design is made.
発明が解決しようとする問題点
本発明の目的は、上記の欠点、すなわちLSI回路設計
時に試作パッケージを作成しなければならないという問
題点を解決した論理モジュールを提供することにある。Problems to be Solved by the Invention An object of the present invention is to provide a logic module that solves the above-mentioned drawback, that is, the need to create a prototype package when designing an LSI circuit.
問題点を解決するための手段
本発明は上述の問題点を解決するために、外部端子と、
論理回路の接続記述をロードする接続記述メモリと、同
じく論理回路の動作記述をロードする動作記述メモリと
、前記接続記述メモリに接続された制御回路と、前記制
御回路および前記動作記述メモリに接続された演算回路
と、前記制御回路と外部端子との間の信号伝達の方向を
きめる入出力切替回路とからなる構成を採用するもので
ある。Means for Solving the Problems In order to solve the above-mentioned problems, the present invention provides an external terminal and
A connection description memory that loads a connection description of a logic circuit, a behavioral description memory that also loads a behavioral description of a logic circuit, a control circuit connected to the connection description memory, and a control circuit connected to the control circuit and the behavioral description memory. The present invention employs a configuration consisting of an arithmetic circuit that determines the direction of signal transmission between the control circuit and the external terminal, and an input/output switching circuit that determines the direction of signal transmission between the control circuit and the external terminal.
作用
本発明は上述のように構成したので、制御回路が接続記
述メモリから入力状態値と動作記述メモリへのポインタ
とを取り出し、演算回路がこの動作記述メモリのポイン
タの動作記述を読み出し。Operation Since the present invention is configured as described above, the control circuit takes out the input state value and the pointer to the behavioral description memory from the connection description memory, and the arithmetic circuit reads the behavioral description of the pointer in the behavioral description memory.
次に制御回路からの上記の入力状態値に対して動作記述
にもとつく演算動作を行い、制御回路はこの出力状態値
を接続記述メモリ又は外部端子へ伝送して1動作を終る
。制御回路は次の接続記述へのポインタにしたがい状態
値の伝搬を行う。以下同様にして順次接続記述メモリと
動作記述メモリとにもとづき論理機能の動作を行い、設
計論理回路として動作することができる。Next, an arithmetic operation based on the behavioral description is performed on the above-mentioned input state value from the control circuit, and the control circuit transmits this output state value to the connection description memory or external terminal to complete one operation. The control circuit propagates the state value according to the pointer to the next connection description. Thereafter, in the same manner, the logic functions are sequentially operated based on the connection description memory and the behavior description memory, so that it can operate as a designed logic circuit.
実施例 次に本発明の実施例について図面を参照して説明する。Example Next, embodiments of the present invention will be described with reference to the drawings.
本発明の一実施例をブロック図で示す第1図を参照する
と、本発明の論理モジュールは、外部端子101と、入
出力切替回路103と、接続記述メモリ104と、動作
記述メモ!7105と、制御回路106と、演算回路1
07とから構成されている。Referring to FIG. 1, which shows a block diagram of an embodiment of the present invention, the logic module of the present invention includes an external terminal 101, an input/output switching circuit 103, a connection description memory 104, and an operation description memo! 7105, control circuit 106, and arithmetic circuit 1
07.
入出力切替回路103は外部端子101と制御回路10
6との間の信号の伝達方向を決める回路であり、これに
より複数の外部端子101の各々を入力、出力のいずれ
で使うかが決定される。The input/output switching circuit 103 connects the external terminal 101 and the control circuit 10
This circuit determines the direction of signal transmission between the external terminals 101 and 6, and thereby determines whether each of the plurality of external terminals 101 is used for input or output.
接続記述メモリ104には、対象となるモデルの接続構
造や状態値と、動作記述メモIJ 105へのポインタ
などから構成される接続記述をロードする。この接続記
述メモリ104中の1ゲ一ト分の記述例が第1表に文字
で示されている。The connection description memory 104 is loaded with a connection description consisting of the connection structure and state values of the target model, a pointer to the behavior description memo IJ 105, and the like. An example of the description for one game in the connection description memory 104 is shown in characters in Table 1.
動作記述メモリ105には各ゲートの入力状態値から出
力状態値を決定する際の演算動作を中間言語形式で表し
た動作記述をロードする。この動作記述メモリ105中
の1ゲ一ト分の記述例が第2表に文字で示されている。The behavioral description memory 105 is loaded with a behavioral description expressing in intermediate language format the arithmetic operation when determining the output state value from the input state value of each gate. An example of the description for one game in the behavioral description memory 105 is shown in characters in Table 2.
第1表
各項目の内容はバイナv @ o # 、 @ 1”で
記入する。The contents of each item in Table 1 are entered in the bina v @ o #, @ 1”.
第2表 実際の内容はコード化されて入る。Table 2 The actual content is encoded.
次に第1図、第1表、および第2表を参照して、論理モ
ジュールの動作について説明する。Next, the operation of the logic module will be described with reference to FIG. 1, Table 1, and Table 2.
まず、目的の設計論理回路の各ゲート分の接続と動作と
を、第1表、第2表に示すように1ワードずつ各アドレ
スに記憶させる。このロードの方法は通常のメモリへの
ロードと同じであり本実施例では省略しである。First, the connections and operations for each gate of the target designed logic circuit are stored one word at a time at each address as shown in Tables 1 and 2. This loading method is the same as normal loading into memory, and is omitted in this embodiment.
次に、入出力切替回路103により外部端子101から
の接続を本設計論理回路に合致するように設定した後、
外部端子101からの入力信号によって制御回路106
が各機能の動作を制御する。第1表を参照すると、制御
回路106は接続記述メモリ104から、第1表の入力
側のノ・。Next, after setting the connection from the external terminal 101 using the input/output switching circuit 103 to match the designed logic circuit,
The control circuit 106 is controlled by the input signal from the external terminal 101.
controls the operation of each function. Referring to Table 1, the control circuit 106 reads from the connection description memory 104 the input side of Table 1.
二の入力状態値と口の動作記述へのポインタとを取り出
して演算回路107に送る。演算回路107は動作記述
へのポインタをもとに動作記述メモリ105をアクセス
し、動作記述を読み出し、続いて制御回路106から渡
されたノ・、二の入力状態値に対して第2表の動作記述
にもとづきホ、への動作を行い、つづいて演算動作トを
行い、その結果の出力状態値チを制御回路106へ渡す
。制御回路106は出力状態値チを接続記述メモリ10
4の出力側イに戻すと共に、同じく出力側イの次の接続
記述へのポインタを取り出して出力状態値の伝搬を行う
。The second input state value and the pointer to the mouth behavior description are extracted and sent to the arithmetic circuit 107. The arithmetic circuit 107 accesses the behavioral description memory 105 based on the pointer to the behavioral description, reads out the behavioral description, and then performs the operations shown in Table 2 for the input state values 2 and 3 passed from the control circuit 106. Based on the behavioral description, the operations E and then perform the arithmetic operation G, and the resulting output state value Q is passed to the control circuit 106. The control circuit 106 connects the output state value Q to the connection description memory 10.
At the same time, the pointer to the next connection description of output side A is taken out and the output state value is propagated.
以下同様に次々と演算動作を行っていく。出力状態値の
伝搬光が出力側イのピン番号により外部端子101が指
定されているときは、入出力切替回路103を経由して
外部端子101から状態値が出力される。Thereafter, calculation operations are performed one after another in the same manner. When the external terminal 101 is specified for the propagation light of the output state value by the pin number of the output side A, the state value is output from the external terminal 101 via the input/output switching circuit 103.
更に具体的回路の1例の一部を示す第2図を参照して詳
しく説明する。第2図においては、論理回路はANDゲ
ート、NANDゲート、O几ゲートなどを含んでいる。Further, a detailed explanation will be given with reference to FIG. 2 showing a part of one example of a specific circuit. In FIG. 2, the logic circuit includes AND gates, NAND gates, O-gates, etc.
接続記述メモリ中のANDゲート1に注目すると、この
入力に接続する入力状態値X(5)およびY(6)は、
動作記述メモリのAND7によって演算され、その出力
状態値は出力側8に伝搬される。次にこの出力状態値は
NANDゲート2の入力側23に伝搬され、入力側23
と24との入力状態値間でNANDの動作が行われ、接
続記述メモリ中のNANDゲート2の出力側に伝搬され
る。また出力状態値8はOf’Lゲート3の入力側31
にも伝搬される。このように論理モジュールの記述によ
って論理回路のすべての演算が行われる。なお第2図で
は先に示した第2表の1ゲ一ト分の記述を1行にまとめ
て示しである。Focusing on AND gate 1 in the connection description memory, the input state values X(5) and Y(6) connected to this input are:
It is calculated by AND7 in the behavioral description memory, and its output state value is propagated to the output side 8. This output state value is then propagated to the input 23 of the NAND gate 2;
A NAND operation is performed between the input state values of and 24 and is propagated to the output of the NAND gate 2 in the connection description memory. Also, the output state value 8 is the input side 31 of the Of'L gate 3.
It is also propagated to In this way, all operations of the logic circuit are performed by the description of the logic module. In addition, in FIG. 2, the description for one game in Table 2 shown above is shown in one line.
したがって、本論理モジュールを外部端子101から見
た場合、本論理モジュールの論理機能は、入出力切替回
路103の設定内容と、接続記述メモリ104および動
作記述メモリ105の記憶内容とによって決定される。Therefore, when this logic module is viewed from the external terminal 101, the logic function of this logic module is determined by the settings of the input/output switching circuit 103 and the storage contents of the connection description memory 104 and the behavior description memory 105.
すなわち、接続記述メモリ104と動作記述メモリ10
5との設定によって任意の回路構成が得られるため、種
々の論理機能が実現されるという利点がある。That is, the connection description memory 104 and the behavior description memory 10
Since an arbitrary circuit configuration can be obtained by setting 5, there is an advantage that various logical functions can be realized.
発明の効果
以上に説明したように、本発明によれば、論理機能を接
続記述と動作記述とによって別々に設定できるようにす
ることにより、株々の演算が可能な論理モジー−ルを実
現できるという効果がある。Effects of the Invention As explained above, according to the present invention, by allowing logical functions to be set separately using connection descriptions and behavioral descriptions, it is possible to realize a logic module capable of performing various operations. There is an effect.
第1図は本発明の一実施例を示すブロック図、第2図は
論理回路の一部の1例と接続記述メモリおよび動作記述
メモリとの関係を示す具体例である。
101・・・・・・外部端子、103・・・・・・入出
力切替回路、104°°°゛°・接続記述メモ’J、1
05・・・・・・動作記述メモリ、106・・・・・・
制御回路、107・・・・・・演算回路。
匝圭」
第7 図FIG. 1 is a block diagram showing an embodiment of the present invention, and FIG. 2 is a specific example showing the relationship between an example of a part of a logic circuit, a connection description memory, and a behavior description memory. 101... External terminal, 103... Input/output switching circuit, 104°°°゛°・Connection description memo'J, 1
05... Behavior description memory, 106...
Control circuit, 107... Arithmetic circuit. Figure 7
Claims (1)
記接続記述メモリに接続され前記接続記述メモリの情報
にもとづき演算順序をきめる制御回路と、前記制御回路
および前記動作記述メモリに接続され、前記動作記述メ
モリの情報にもとづき動作状態を実行する演算回路と、
前記制御回路と前記外部端子との間の信号伝達方向をき
める入出力切替回路とからなり、前記接続記述メモリお
よび動作記述メモリにしたがって論理演算を行うことを
特徴とする論理モジュール。an external terminal, a connection description memory, a behavior description memory, a control circuit connected to the connection description memory and determining an operation order based on information in the connection description memory, and a control circuit connected to the control circuit and the behavior description memory, the an arithmetic circuit that executes an operational state based on information in a behavioral description memory;
A logic module comprising an input/output switching circuit that determines the direction of signal transmission between the control circuit and the external terminal, and performing logical operations according to the connection description memory and the behavior description memory.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59249238A JPS61127227A (en) | 1984-11-26 | 1984-11-26 | Logical module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59249238A JPS61127227A (en) | 1984-11-26 | 1984-11-26 | Logical module |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61127227A true JPS61127227A (en) | 1986-06-14 |
Family
ID=17189977
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59249238A Pending JPS61127227A (en) | 1984-11-26 | 1984-11-26 | Logical module |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61127227A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2497181C1 (en) * | 2012-07-03 | 2013-10-27 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Logic module |
-
1984
- 1984-11-26 JP JP59249238A patent/JPS61127227A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2497181C1 (en) * | 2012-07-03 | 2013-10-27 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Logic module |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB2280524A (en) | Method and apparatus for configuring memory circuits | |
JPS63145549A (en) | Simulation method for logic circuit | |
JPS58205870A (en) | Simulation apparatus of logic circuit | |
JPS61127227A (en) | Logical module | |
JP3049157B2 (en) | Simulation model generation device and logic simulation device | |
US6691288B1 (en) | Method to debug IKOS method | |
JPH02287173A (en) | Logic verification device | |
JPH0512370A (en) | Logic circuit simulation testing device | |
KR920009450B1 (en) | Bus cycle controller of computer | |
JPH04113469A (en) | Logic simulation processor | |
JPH02224141A (en) | Logical simulation system | |
JPH05266124A (en) | Method for preparing circuit element library for logic circuit simulation | |
JPH0589195A (en) | Lsi design system | |
JPH0448390A (en) | Simulating method for logic circuit | |
JP2001067241A (en) | Test system for information processor | |
JPH01305444A (en) | Logic simulation system | |
JPH08263321A (en) | Logic circuit emulation device | |
JPH0236374A (en) | Printed board testing method | |
JPS62241039A (en) | Logic simulator | |
JPH05282395A (en) | Bidirectional pin input/output switching method for hardware simulator | |
JPH05120166A (en) | On-line system having terminal simulating function | |
KR19980038183A (en) | Design and Verification Device | |
JPS6235699B2 (en) | ||
JPH0589198A (en) | Logical simulator | |
JPH01241677A (en) | Circuit converting system |