JPH08263321A - Logic circuit emulation device - Google Patents

Logic circuit emulation device

Info

Publication number
JPH08263321A
JPH08263321A JP7068487A JP6848795A JPH08263321A JP H08263321 A JPH08263321 A JP H08263321A JP 7068487 A JP7068487 A JP 7068487A JP 6848795 A JP6848795 A JP 6848795A JP H08263321 A JPH08263321 A JP H08263321A
Authority
JP
Japan
Prior art keywords
output
waveform
delay time
logic
lsi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7068487A
Other languages
Japanese (ja)
Other versions
JP2871518B2 (en
Inventor
Shigeto Tsuburaya
成人 円谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP7068487A priority Critical patent/JP2871518B2/en
Publication of JPH08263321A publication Critical patent/JPH08263321A/en
Application granted granted Critical
Publication of JP2871518B2 publication Critical patent/JP2871518B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

PURPOSE: To ensure an operation in a delay time equivalent to that of an actual LSI without carrying out the change, division or assembly, etc., of a circuit. CONSTITUTION: A logic circuit emulation device 10 is provided with a logical simulation part 12 which calculates the logical value of an output signal against the input waveform of a specific LSI and also calculates the propagation delay time of the preceding logical value, an output waveform memory part 14 which stores the logical value and its propagation delay time that are calculated at the part 12, a waveform output part 18 which outputs the logical value stored in the part 14 to a device 16 to be mounted on the LSI in the propagation delay time stored in the part 14, and a waveform sampling part 20 which outputs the input waveform outputted from the device 16 to the part 12.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、特定の装置に搭載す
るLSIを開発中に、その装置上における動作確認や、
ソフトウェア開発に必要な疑似LSIを実現する論理回
路エミュレーション装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention is for developing an LSI to be mounted on a specific device, checking the operation of the device,
The present invention relates to a logic circuit emulation device that realizes a pseudo LSI required for software development.

【0002】[0002]

【従来の技術】LSIの実物を入手する以前,例えば設
計を完了し製造を行っている段階において、そのLSI
を搭載する装置の動作検証,性能評価及びその装置にて
使用されるソフトウェアの開発等を可能とするために、
そのLSIの疑似動作を実現する装置を「論理回路エミ
ュレーション装置」という。
2. Description of the Related Art Prior to obtaining the actual LSI, for example, at the stage of completing the design and manufacturing, the LSI
In order to enable operation verification, performance evaluation, and development of software used in the device equipped with
A device that realizes the pseudo operation of the LSI is called a "logic circuit emulation device".

【0003】第一従来例の論理回路エミュレーション装
置は、小規模の汎用論理ICを組み合わせることによ
り、目的となる論理動作を実現したものである。
The logic circuit emulation device of the first conventional example realizes a desired logic operation by combining a small-scale general-purpose logic IC.

【0004】第二従来例の論理回路エミュレーション装
置は、FPGA(field programmable gate array )に
代表されるような、ユーザーが自由に論理回路を定義で
きるLSIを用いて構成したものである。現状のFPG
Aでは、一個当たりの論理回路の規模が比較的小さい。
そのため、一般には複数のFPGAを用意し、論理回路
を複数に分割してそれぞれを各FPGAに搭載してい
る。
The logic circuit emulation device of the second conventional example is configured by using an LSI, such as an FPGA (field programmable gate array), which allows a user to freely define a logic circuit. Current FPG
In A, the scale of each logic circuit is relatively small.
Therefore, generally, a plurality of FPGAs are prepared, the logic circuit is divided into a plurality of pieces, and each is mounted on each FPGA.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、第一従
来例では、実現するLSIに対する汎用性が無いため、
回路変更がある度に回路を改造する必要があり、改造工
数及び改造期間を要するという問題があった。しかも、
汎用論理ICの論理仕様に合わせて、実現するLSIの
論理回路に対する回路修正が必要となるという問題もあ
った。
However, in the first conventional example, since there is no versatility for the LSI to be realized,
There was a problem that the circuit had to be modified every time there was a change in the circuit, which required a modification man-hour and a modification period. Moreover,
There is also a problem in that it is necessary to modify the circuit of the logic circuit of the LSI to be realized according to the logic specifications of the general-purpose logic IC.

【0006】第二従来例では、複数のFPGAによって
LSIの論理回路を実現する必要があるため、それぞれ
のFPGAについて配置配線・書き込み作業が必要であ
り、その作業工数が膨大なものとなる問題がある。
In the second conventional example, since it is necessary to realize an LSI logic circuit by a plurality of FPGAs, it is necessary to perform placement and wiring / writing work for each FPGA, resulting in a problem of enormous man-hours. is there.

【0007】また、第一及び第二従来例に共通して、非
同期回路をその内部に実現した場合に、実現するLSI
と異なる動作が発生するという問題があった。例えば、
実現しようとするLSIにおける信号の伝搬遅延時間
と,FPGA又は汎用論理ICにおける信号の伝搬遅延
時間との相違により、予期しない信号上に髭状の瞬時論
理値変位(スパイク)が発生する可能性がある。
Further, in common with the first and second conventional examples, an LSI to be realized when an asynchronous circuit is realized therein.
There was a problem that different operation occurred. For example,
Due to the difference between the signal propagation delay time in the LSI to be realized and the signal propagation delay time in the FPGA or the general-purpose logic IC, a whisker-like instantaneous logical value displacement (spike) may occur on an unexpected signal. is there.

【0008】[0008]

【課題を解決するための手段】本発明に係る論理回路エ
ミュレーション装置は、特定のLSIにおける入力波形
に対する出力信号の論理値及びその伝搬遅延時間を算出
する論理シミュレーション部と、この論理シミュレーシ
ョン部で算出された出力信号の論理値及びその伝搬遅延
時間を記憶する出力波形メモリ部と、この出力波形メモ
リ部に記憶された論理値を前記出力波形メモリ部に記憶
された伝搬遅延時間で前記LSIの被搭載装置へ出力す
る波形出力部と、前記被搭載装置から出力された入力波
形を前記論理シミュレーション部へ出力する波形サンプ
リング部とを備えたものである。
A logic circuit emulation apparatus according to the present invention calculates a logic value of an output signal for an input waveform in a specific LSI and its propagation delay time, and a logic simulation section. An output waveform memory unit for storing the logical value of the output signal and its propagation delay time, and the logical value stored in the output waveform memory unit for the propagation delay time stored in the output waveform memory unit. A waveform output section for outputting to the mounted device and a waveform sampling section for outputting the input waveform output from the mounted apparatus to the logic simulation section are provided.

【0009】[0009]

【作用】論理シミュレーション部では、特定のLSIに
おける入力波形に対する出力信号の論理値及びその伝搬
遅延時間が算出される。算出された出力信号の論理値及
びその伝搬遅延時間は、一旦、出力波形メモリ部に記憶
される。波形出力部は、出力波形メモリ部に記憶された
論理値を、出力波形メモリ部に記憶された伝搬遅延時間
で、LSIの被搭載装置へ出力する。すると、被搭載装
置から何らかの応答があり、これを入力波形として、波
形サンプリング部が論理シミュレーション部へ出力す
る。
In the logic simulation section, the logic value of the output signal with respect to the input waveform in the specific LSI and its propagation delay time are calculated. The calculated logical value of the output signal and its propagation delay time are temporarily stored in the output waveform memory section. The waveform output unit outputs the logical value stored in the output waveform memory unit to the LSI mounted device at the propagation delay time stored in the output waveform memory unit. Then, there is some response from the mounted device, and the waveform sampling unit outputs this as an input waveform to the logic simulation unit.

【0010】[0010]

【実施例】図1は本発明に係る論理回路エミュレーショ
ン装置の一実施例を示す機能ブロック図である。
1 is a functional block diagram showing an embodiment of a logic circuit emulation device according to the present invention.

【0011】論理回路エミュレーション装置10は、特
定のLSIにおける入力波形に対する出力信号の論理値
及びその伝搬遅延時間を算出する論理シミュレーション
部12と、論理シミュレーション部12で算出された出
力信号の論理値及びその伝搬遅延時間を記憶する出力波
形メモリ部14と、出力波形メモリ部14に記憶された
論理値を出力波形メモリ部14に記憶された伝搬遅延時
間で前記LSIの被搭載装置16へ出力する波形出力部
18と、被搭載装置16から出力された入力波形を論理
シミュレーション部12へ出力する波形サンプリング部
20とを備えている。
The logic circuit emulation device 10 includes a logic simulation section 12 for calculating a logic value of an output signal with respect to an input waveform in a specific LSI and its propagation delay time, and a logic value of the output signal calculated by the logic simulation section 12. An output waveform memory unit 14 that stores the propagation delay time, and a waveform that outputs the logical value stored in the output waveform memory unit 14 to the mounted device 16 of the LSI at the propagation delay time stored in the output waveform memory unit 14. The output unit 18 and the waveform sampling unit 20 that outputs the input waveform output from the mounted device 16 to the logic simulation unit 12 are provided.

【0012】論理シミュレーション部12は、論理シミ
ュレーション機能を有するコンピュータであり、LSI
の回路接続情報を記憶するネットリスト121と、論理
仕様・伝搬遅延情報を記憶するシミュレーションライブ
ラリ122と、これらの情報及び内蔵されたコンピュー
タプログラムを用いて入力信号に対する出力信号の論理
値及び伝搬遅延時間を算出する論理シミュレータ123
とから構成されている。
The logic simulation unit 12 is a computer having a logic simulation function, and is an LSI.
Of the output signal with respect to the input signal and the propagation delay time using the netlist 121 storing the circuit connection information of the above, the simulation library 122 storing the logic specification / propagation delay information, and the information and the built-in computer program. Logic simulator 123 for calculating
It consists of and.

【0013】出力波形メモリ部14,波形出力部18及
び波形サンプリング部20によって、論理回路エミュレ
ーション装置10の本体22が構成されている。本体2
2は、接続器241,242を介して、被搭載装置16
の入力端子261,出力端子262に接続される。ま
た、接続器241は波形出力部18側に接続され、接続
器242は波形サンプリング部20側に接続されてい
る。波形出力部18は、出力波形メモリ部14に格納さ
れる論理波形情報(論理値)と出力タイミング情報(伝
搬遅延時間)とを読みだし、その内容に従い接続器24
1を介して被搭載装置16へ論理信号を出力する機能を
有する。波形サンプリング部20は被搭載装置16から
接続器242を通して得た電気信号の論理値をサンプリ
ングし、論理シミュレータ123へその情報を提供する
機能を有する。
The output waveform memory unit 14, the waveform output unit 18, and the waveform sampling unit 20 constitute a main body 22 of the logic circuit emulation device 10. Body 2
2 is the mounted device 16 through the connectors 241 and 242.
Of the input terminal 261 and the output terminal 262. The connector 241 is connected to the waveform output unit 18 side, and the connector 242 is connected to the waveform sampling unit 20 side. The waveform output unit 18 reads the logical waveform information (logical value) and the output timing information (propagation delay time) stored in the output waveform memory unit 14, and the connector 24 according to the contents.
1 has the function of outputting a logic signal to the mounted device 16. The waveform sampling unit 20 has a function of sampling a logical value of an electric signal obtained from the mounted device 16 through the connector 242 and providing the logic simulator 123 with the information.

【0014】図2は、出力波形メモリ部18に格納され
るデータ例を示す図表である。
FIG. 2 is a table showing an example of data stored in the output waveform memory section 18.

【0015】時間は、エミュレーション開始時からの絶
対時間を格納する。信号名は、接続器241にて接続さ
れる複数の信号のうち、どの信号に対する波形のデータ
であるかを示す。論理値は、そこに示される時間におい
て、そこに示される信号名の信号に与えられる論理値を
示す。波形出力部18は、出力波形メモリ部14に記述
されている内容に従い、上から順に指定時間に指定信号
に対し、指定の論理値を一気に出力することになる。
The time stores the absolute time from the start of emulation. The signal name indicates which signal of the plurality of signals connected by the connector 241 is the waveform data. The logical value indicates the logical value given to the signal having the signal name shown therein at the time shown therein. According to the contents described in the output waveform memory unit 14, the waveform output unit 18 outputs the designated logical values to the designated signal at a designated time in order from the top at once.

【0016】次に、論理回路エミュレーション装置10
の動作について説明する。
Next, the logic circuit emulation device 10
The operation of will be described.

【0017】まず、動作を開始する前に行う準備につい
て述べる。第一に、被搭載装置16における全ての状態
を初期化するための信号波形を出力波形メモリ部14に
定義しておく。第二に、論理シミュレーション部12に
おいて、エミュレーションを行うLSIのネットリスト
121を格納しておき、入力波形に対する出力信号の論
理値・伝搬遅延時間を算出することができる状態にして
おく。
First, preparations to be made before starting the operation will be described. First, a signal waveform for initializing all the states of the mounted device 16 is defined in the output waveform memory unit 14. Second, the logic simulation unit 12 stores the netlist 121 of the LSI to be emulated so that the logic value and the propagation delay time of the output signal with respect to the input waveform can be calculated.

【0018】次に実際の動作内容について述べる。Next, the actual operation contents will be described.

【0019】(1)先に述べた通り、出力波形メモリ部
14には、あらかじめ被搭載装置16の初期化パタン及
び遅延時間を格納しておく。
(1) As described above, the output pattern memory section 14 stores the initialization pattern and the delay time of the mounted device 16 in advance.

【0020】(2)出力波形メモリ部14に格納してあ
る論理値及び出力時間を最初から波形出力部18が読み
出し、相当の論理値・出力タイミングにて被搭載装置1
6に全て与える。
(2) The waveform output unit 18 reads out the logical value and the output time stored in the output waveform memory unit 14 from the beginning, and the mounted device 1 has a corresponding logical value and output timing.
Give all to 6.

【0021】(3)パタンを出力し終わった時点にて、
波形サンプリング部20は信号の変化を監視する。信号
変化があった場合には、その論理値と、今回パタン出力
を完了してからの経過時間を取り込む。
(3) At the end of outputting the pattern,
The waveform sampling section 20 monitors changes in the signal. When there is a signal change, the logical value and the elapsed time from the completion of the pattern output this time are fetched.

【0022】(4)取り込んだ情報は論理シミュレータ
123に渡され、それを入力波形の変化として論理シミ
ュレーションを行い、対応する出力信号の変化、及び、
入力波形に変化が生じてから出力信号が変化するまでの
伝搬遅延時間を算出する。
(4) The fetched information is passed to the logic simulator 123, and the logic simulation is performed by using the information as a change in the input waveform, and the corresponding change in the output signal and
The propagation delay time from the change of the input waveform to the change of the output signal is calculated.

【0023】(5)算出した結果、変化が生じた時間・
信号名・論理値を出力波形メモリ部14に追加格納す
る。
(5) As a result of calculation, the time when the change occurs
The signal name / logical value is additionally stored in the output waveform memory unit 14.

【0024】以降(2)から(5)までを繰り返すこと
により、徐々にエミュレーションを実行している時間を
長くすることが可能となる。
By repeating steps (2) to (5) thereafter, it is possible to gradually lengthen the time during which the emulation is being executed.

【0025】論理シミュレーション部12において、シ
ミュレーションライブラリ122が例えば最小遅延時間
や最大遅延時間のものというように複数格納されてい
る。そして、エミュレーション実行時に一つを選択し、
論理シミュレーションに適用することにより、所望の遅
延時間により動作するLSIとしてエミュレーションさ
れる。
In the logic simulation section 12, a plurality of simulation libraries 122 are stored, for example, those having the minimum delay time and the maximum delay time. Then select one when running emulation,
By applying it to the logic simulation, it is emulated as an LSI that operates with a desired delay time.

【0026】また、エミュレーションを進行した後に、
論理シミュレータ123に与えた入力波形データと出力
波形メモリ部14に格納してあるデータとを保存する機
能と、反対に保存してあるデータを論理シミュレータ1
23と出力波形メモリ部14に呼び出す機能とを有して
いる。これにより、再度エミュレーションする場合に最
初から実行し直す必要が無く、途中からエミュレーショ
ンを再開させることができる。
After proceeding with the emulation,
The function of saving the input waveform data given to the logic simulator 123 and the data stored in the output waveform memory unit 14 and the data stored in the logic simulator 1
23 and a function of calling to the output waveform memory unit 14. As a result, when re-emulating, it is not necessary to re-execute from the beginning, and emulation can be restarted from the middle.

【0027】[0027]

【発明の効果】本発明に係る論理回路エミュレーション
装置によれば、LSIにおける入力波形に対する出力信
号の論理値及びその伝搬遅延時間を算出し、その論理値
をその伝搬遅延時間で、LSIの被搭載装置へ出力する
ようにしたので、実際のLSIと同等の遅延時間による
動作を得ることができる。したがって、従来FPGAや
汎用論理ICを使用するために必要であった、回路変
更,回路分割又は回路組立等の作業を全く不要にでき
る。
According to the logic circuit emulation device of the present invention, the logical value of the output signal with respect to the input waveform in the LSI and its propagation delay time are calculated, and the logical value is used as the propagation delay time to be mounted on the LSI. Since the data is output to the device, it is possible to obtain an operation with a delay time equivalent to that of an actual LSI. Therefore, it is possible to completely eliminate the work such as circuit change, circuit division, or circuit assembly, which has been conventionally required to use the FPGA or the general-purpose logic IC.

【0028】また、論理シミュレータにて参照するライ
ブラリを、最大遅延時間や最小遅延時間のものを使用す
ることにより、実際のLSIでは困難な条件でのエミュ
レーションを行うことができる。
Also, by using a library referred to in the logic simulator with a maximum delay time or a minimum delay time, emulation can be performed under conditions that are difficult for an actual LSI.

【0029】さらに、出力波形メモリ部に記憶されてい
るデータを、次回以降のエミュレーションにおいて使用
可能とすることにより、効率よく論理回路エミュレーシ
ョンを行うことができる。
Further, by making the data stored in the output waveform memory section usable in the emulations thereafter and thereafter, the logic circuit emulation can be efficiently performed.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係る論理回路エミュレーション装置の
一実施例を示す機能ブロック図である。
FIG. 1 is a functional block diagram showing an embodiment of a logic circuit emulation device according to the present invention.

【図2】図1の論理回路エミュレーション装置における
出力波形メモリ部に格納されるデータ例を示す図表であ
る。
FIG. 2 is a table showing an example of data stored in an output waveform memory unit in the logic circuit emulation device of FIG.

【符号の説明】[Explanation of symbols]

10 論理回路エミュレーション装置 12 論理シミュレーション部 14 出力波形メモリ部 16 LSIの被搭載装置 18 波形出力部 20 波形サンプリング部 10 logic circuit emulation device 12 logic simulation unit 14 output waveform memory unit 16 LSI mounted device 18 waveform output unit 20 waveform sampling unit

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 特定のLSIにおける入力波形に対する
出力信号の論理値及びその伝搬遅延時間を算出する論理
シミュレーション部と、この論理シミュレーション部で
算出された出力信号の論理値及びその伝搬遅延時間を記
憶する出力波形メモリ部と、この出力波形メモリ部に記
憶された論理値を前記出力波形メモリ部に記憶された伝
搬遅延時間で前記LSIの被搭載装置へ出力する波形出
力部と、前記被搭載装置から出力された入力波形を前記
論理シミュレーション部へ出力する波形サンプリング部
とを備えた論理回路エミュレーション装置。
1. A logic simulation unit for calculating a logical value of an output signal and its propagation delay time with respect to an input waveform in a specific LSI, and a logical value of the output signal calculated by this logic simulation unit and its propagation delay time are stored. An output waveform memory section, a waveform output section for outputting the logical value stored in the output waveform memory section to the LSI mounted device with the propagation delay time stored in the output waveform memory section, and the mounted device A logic circuit emulation device including a waveform sampling unit that outputs the input waveform output from the logic simulation unit to the logic simulation unit.
【請求項2】 前記論理シミュレーション部にて、いず
れかを選択可能な複数の遅延時間ライブラリを有する、
請求項1記載の論理回路エミュレーション装置。
2. The logic simulation unit has a plurality of delay time libraries, any of which can be selected.
The logic circuit emulation device according to claim 1.
【請求項3】 出力波形メモリ部に記憶されているデー
タを、次回以降のエミュレーションにおいて使用可能と
した、請求項1記載の論理回路エミュレーション装置。
3. The logic circuit emulation device according to claim 1, wherein the data stored in the output waveform memory section can be used in emulation from the next time onward.
JP7068487A 1995-03-28 1995-03-28 Logic circuit emulation device Expired - Fee Related JP2871518B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7068487A JP2871518B2 (en) 1995-03-28 1995-03-28 Logic circuit emulation device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7068487A JP2871518B2 (en) 1995-03-28 1995-03-28 Logic circuit emulation device

Publications (2)

Publication Number Publication Date
JPH08263321A true JPH08263321A (en) 1996-10-11
JP2871518B2 JP2871518B2 (en) 1999-03-17

Family

ID=13375104

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7068487A Expired - Fee Related JP2871518B2 (en) 1995-03-28 1995-03-28 Logic circuit emulation device

Country Status (1)

Country Link
JP (1) JP2871518B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010039736A (en) * 1999-07-22 2001-05-15 가나이 쓰토무 Logic dividing method, logic dividing system and recording medium for storing logic dividing program

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63205759A (en) * 1987-02-21 1988-08-25 Hitachi Ltd Logical simulation system for real parts interlocking
JPH04165470A (en) * 1990-10-29 1992-06-11 Nec Corp Layout design system for lsi

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63205759A (en) * 1987-02-21 1988-08-25 Hitachi Ltd Logical simulation system for real parts interlocking
JPH04165470A (en) * 1990-10-29 1992-06-11 Nec Corp Layout design system for lsi

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010039736A (en) * 1999-07-22 2001-05-15 가나이 쓰토무 Logic dividing method, logic dividing system and recording medium for storing logic dividing program

Also Published As

Publication number Publication date
JP2871518B2 (en) 1999-03-17

Similar Documents

Publication Publication Date Title
US4635218A (en) Method for simulating system operation of static and dynamic circuit devices
US5678028A (en) Hardware-software debugger using simulation speed enhancing techniques including skipping unnecessary bus cycles, avoiding instruction fetch simulation, eliminating the need for explicit clock pulse generation and caching results of instruction decoding
JPS6063644A (en) Method and apparatus for modeling operation of digital device
KR19980032933A (en) Method and apparatus for design verification using emulation and simulation
JPH11513512A (en) Method of manufacturing digital signal processor
US7054802B2 (en) Hardware-assisted design verification system using a packet-based protocol logic synthesized for efficient data loading and unloading
US5193068A (en) Method of inducing off-circuit behavior in a physical model
CN114548027A (en) Method for tracking signal in verification system, electronic device and storage medium
US7681156B2 (en) Transmission circuit simulator and transmission circuit simulation program storage medium
JP2871518B2 (en) Logic circuit emulation device
JP2778547B2 (en) Digital signal processing circuit simulation device
JP4656929B2 (en) Optimized interface for simulation and visualization data transfer between emulation system and simulator
JP3212709B2 (en) Logic simulation device
JP2570558B2 (en) Hardware emulator
US6775814B1 (en) Dynamic system configuration for functional design verification
Sjoholm et al. The need for Co-simulation in ASIC-verification
CA1212770A (en) Method for propagating unknown digital values in a hardware based complex circuit simulation system
JP2961969B2 (en) Logic simulator
KR100427029B1 (en) Intergrated Circuit Design Verification Method
GB2321118A (en) Development of integrated circuits
JP2972499B2 (en) Logic circuit delay simulator
JPH0863368A (en) Emulator and microcomputer
JPH09128431A (en) Type verifying system
JP2003186940A (en) Logical verification device
Mazor et al. Signals & Signal Assignments

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19981208

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080108

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090108

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees