KR100427029B1 - Intergrated Circuit Design Verification Method - Google Patents
Intergrated Circuit Design Verification Method Download PDFInfo
- Publication number
- KR100427029B1 KR100427029B1 KR10-2001-0087792A KR20010087792A KR100427029B1 KR 100427029 B1 KR100427029 B1 KR 100427029B1 KR 20010087792 A KR20010087792 A KR 20010087792A KR 100427029 B1 KR100427029 B1 KR 100427029B1
- Authority
- KR
- South Korea
- Prior art keywords
- model
- output signal
- integrated circuit
- application program
- signal
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/362—Software debugging
Abstract
본 발명은 호환 집적회로를 개발 또는 독창적인 스펙의 집적회로를 개발에 적용 가능하고, 검증에 소요되는 시간을 단축할 수 있는 집적회로의 설계 검증 방법을 제공하고자 하는 것으로, 이를 위한 본 발명은 구현하고자 하는 집적회로의 설계를검증하기 위한 방법에 있어서, 상기 집적회로를 함수로 표현하여 제1모델을 구하는 단계; 상기 집적회로를 하드웨어 기술 언어로 기술하여 제2모델을 구하는 단계; 상기 제1모델 및 제2모델에 동일한 응용프로그램을 각기 수행하는 단계; 및 상기 제1모델의 응용프로그램 수행 결과인 제1출력신호와 상기 제2모델의 응용프로그램수행 결과인 제2출력신호를 비교하는 단계를 포함하여 이루어진다.The present invention is to provide a method for verifying the design of an integrated circuit that can be applied to the development of a compatible integrated circuit or to develop an integrated circuit of the original specification, and can reduce the time required for verification, and the present invention for this implementation CLAIMS 1. A method for verifying a design of an integrated circuit, comprising: obtaining a first model by expressing the integrated circuit as a function; Describing the integrated circuit in a hardware description language to obtain a second model; Executing the same application program on the first model and the second model, respectively; And comparing the first output signal, which is the result of performing the application program of the first model, with the second output signal, which is the result of performing the application program of the second model.
Description
본 발명은 설계 단계에서의 칩 모델(마이크로컨트롤러 또는 마이크로프로세서를 설계한 모델 등)에 대한 기능을 검증하기 위한 방법에 관한 것으로, 특히 칩의 외부 신호 자동 비교에 의한 칩 설계 검증 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for verifying functionality for a chip model (such as a microcontroller or microprocessor design) at the design stage, and more particularly, to a method of verifying a chip design by automatically comparing external signals of a chip.
복잡한 기능을 갖는 마이크로컨트롤러(이하, MCU라 함)와 같은 칩의 설계 검증을 위해, 종래에는 설계된 MCU 모델(model)에 테스트 벡터(test vector)를 인가하여 시뮬레이션(simulation)하거나, 또는 도 1에 도시된 바와 같이 MCU 모델을 포함하는 시스템을 하드웨어 기술 언어(Hardware Description Language, 이하 HDL이라 함)로 모델링한 가상 시스템을 시뮬레이션한 후, 예측한 결과와 시뮬레이션의 최종 결과를 비교하는 방식으로 칩의 설계 검증을 실시하였다.In order to verify the design of a chip such as a microcontroller having a complicated function (hereinafter referred to as MCU), a test vector is conventionally applied to a designed MCU model, or it is simulated in FIG. As shown, the chip is designed by simulating a virtual system modeling a system including an MCU model in a hardware description language (HDL), and comparing the predicted result with the final result of the simulation. Verification was conducted.
도 1은 종래기술에 따른 MCU 설계 검증 방법을 개념적으로 도시한 것이다.1 conceptually illustrates a MCU design verification method according to the prior art.
목표로 하는 타겟 MCU 칩(201)을 포함하는 타겟 시스템(200)을 이용하여 응용 프로그램을 수행하고, 상기 응용 프로그램의 수행 사이클마다 논리 분석기(Logic analyzer, 240) 및 호스트 머신(Host machine, 241)의 신호 궤적 추적 프로그램(signal tracer)을 통해 타겟 MCU(201)의 외부 신호들을 저장하여 궤적 파일(trace file, 261)을 생성한다. 이때, 외부신호를 저장하는 궤적 파일(261)의 크기를 줄이기 위하여 초기에는 전체 외부 신호(S0)를 저장하고, 그 이후에는 사이클수행 직전의 외부 신호와 사이클 수행 후의 외부 신호의 차(ΔSn)만을 저장하도록 한다.An application program is executed by using a target system 200 including a target MCU chip 201 as a target, and a logic analyzer 240 and a host machine 241 are performed for each cycle of the application program. A trace file 261 is generated by storing external signals of the target MCU 201 through a signal tracer. At this time, in order to reduce the size of the trajectory file 261 storing the external signal, the entire external signal S0 is initially stored, and thereafter, only the difference ΔSn between the external signal immediately before the cycle and the external signal after the cycle is performed. Save it.
한편, 기능 검증을 하고자 하는 MCU 모델(221)이 포함된 HDL로 모델링된 가상 시스템(220)을 동일 응용 프로그램을 사용하여 시뮬레이션 한다.Meanwhile, the virtual system 220 modeled by HDL including the MCU model 221 to be functionally verified is simulated using the same application program.
MCU 모델(221)이 포함된 시스템의 시뮬레이션 수행 시 각각의 수행 사이클이 완료될 때마다(사이클 단위로) 신호 비교 프로그램(signal checker, 260)을 이용하여 HDL로 설계한 MCU 모델(221), 즉 검증하고자 하는 MCU 모델의 외부 신호(ΔDSn)와 타겟 MCU의 궤적 파일(261)에 저장된 외부 신호를 비교하고, 비교 결과 동일한 경우에는 시뮬레이션의 다음 사이클을계속 진행하고(262), 다를 경우에는 외부 신호를 출력하고 시뮬레이션을 종료하도록 한다(263).When performing each simulation cycle of the system including the MCU model 221 (in cycle units), the MCU model 221 designed in HDL using a signal checker 260, i.e. Compare the external signal (ΔDSn) of the MCU model to be verified with the external signal stored in the trace file 261 of the target MCU, and if the comparison result is the same, continue with the next cycle of the simulation (262). Outputs and terminates the simulation (263).
도 2는 다른 종래기술에 따른 MCU 칩 설계 검증 방법을 개념적으로 도시한 것이다.2 conceptually illustrates another MCU chip design verification method according to the related art.
도 1에서와 마찬가지로 목표로 하는 타겟 MCU 칩(201)을 포함하는 타겟 시스템(200)을 이용하여 응용 프로그램을 수행하고, 상기 응용 프로그램의 수행 사이클마다 논리 분석기(240) 및 호스트 머신(241)의 신호 궤적 추적 프로그램(signal tracer)을 통해 타겟 MCU(201)의 외부 신호들을 저장하여 궤적 파일(261)을 생성한다.As in FIG. 1, an application is executed using a target system 200 including a target MCU chip 201 as a target, and the logic analyzer 240 and the host machine 241 are executed at each execution cycle of the application. An external signal of the target MCU 201 is stored through a signal tracer to generate a trace file 261.
그리고, 실장 테스트 시 실제로 구현된 MCU 칩(281)을 타겟 시스템(280)에 장착한 후 동일 응용 프로그램을 수행하는 데, 이때 신호 비교 프로그램(signal checker, 260)을 이용하여 응용 프로그램의 수행 사이클 단위로 MCU 칩(281)의 외부 신호(ΔISn)와 타겟 MCU 칩(201)의 궤적 파일(261) 내용을 비교하고, 같을 경우에는 테스트를 계속 진행하고(262), 다를 경우에는 외부 신호를 출력하고 테스트를 종료한다(263)In the implementation test, the MCU chip 281 actually implemented is mounted on the target system 280 and then the same application program is executed. In this case, a unit of execution cycle of the application program using a signal checker 260 is performed. Compare the external signal ΔISn of the MCU chip 281 with the contents of the trajectory file 261 of the target MCU chip 201, and if it is the same, continue the test (262), and output an external signal if different. End the test (263)
상술한 바와 같이, 종래기술에 따른 MCU 설계 방법은 실제 MCU 칩을 타겟으로 삼고 있기 때문에, 호환 MCU 칩을 개발 때 또는 독창적인 스펙의 MCU 칩을 개발할 때 적용할 수 없다는 문제점이 있다.As described above, since the MCU design method according to the prior art targets an actual MCU chip, there is a problem that it cannot be applied when developing a compatible MCU chip or when developing an MCU chip having an original specification.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 제안된 것으로, 호환 집적회로를 개발 또는 독창적인 스펙의 집적회로를 개발에도 적용 가능하고, 검증에 소요되는 시간을 단축할 수 있는 집적회로의 설계 검증 방법을 제공하는데 그 목적이 있다.The present invention has been proposed to solve the above-described problems, and is applicable to the development of a compatible integrated circuit or to the development of an integrated circuit of the original specification, the design of an integrated circuit that can reduce the time required for verification The purpose is to provide a verification method.
도 1은 종래기술에 따른 MCU 설계 검증 방법의 일예를 개념적으로 도시한 도면,1 conceptually illustrates an example of a MCU design verification method according to the prior art;
도 2는 종래기술에 따른 MCU 설계 검증 방법의 다른 예를 개념적으로 도시한 도면,2 conceptually illustrates another example of a MCU design verification method according to the related art;
도 3은 본 발명에 따른 MCU 설계 검증 방법을 개념적으로 도시한 도면.3 conceptually illustrates a MCU design verification method in accordance with the present invention;
* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
500 : 타겟 가상 시스템 600 : 슬레이브 가상 시스템500: target virtual machine 600: slave virtual machine
700 : 호스트 머신 800 : 신호 비교 프로그램700: host machine 800: signal comparison program
810 : 신호 궤적 화일810: signal trajectory file
상기 목적을 달성하기 위한 본 발명은, 구현하고자 하는 집적회로의 설계를검증하기 위한 방법에 있어서, 상기 집적회로를 함수로 표현하여 제1모델을 구하는 단계; 상기 집적회로를 하드웨어 기술 언어로 기술하여 제2모델을 구하는 단계; 상기 제1모델 및 제2모델에 동일한 응용프로그램을 각기 수행하는 단계; 및 상기 제1모델의 응용프로그램 수행 결과인 제1출력신호와 상기 제2모델의 응용프로그램수행 결과인 제2출력신호를 비교하는 단계를 포함하여 이루어진다.According to an aspect of the present invention, there is provided a method for verifying a design of an integrated circuit to be implemented, the method comprising: obtaining a first model by expressing the integrated circuit as a function; Describing the integrated circuit in a hardware description language to obtain a second model; Executing the same application program on the first model and the second model, respectively; And comparing the first output signal, which is the result of performing the application program of the first model, with the second output signal, which is the result of performing the application program of the second model.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진자가 본 발명의 기술적 사상을 용이하게 실시할수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.Hereinafter, the most preferred embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art can easily implement the technical idea of the present invention. .
도 3은 본 발명에 따른 설계 검증 방법을 MCU 설계 단계에 적용한 것을 개념적으로 도시한 것이다.3 conceptually illustrates the design verification method according to the present invention applied to the MCU design stage.
도 3을 참조하면, 구현하고자 하는 마이크로 컨트롤러를 함수로 표현한 MCU 모델(510)을 구비한 타겟 가상 시스템(500)과, 게이트 논리레벨로 기술한 MCU 모델(610)을 구비한 슬레이브 가상 시스템(600)을 사용하여 집적회로의 설계 검증을 수행함을 알 수 있다.Referring to FIG. 3, a target virtual system 500 having an MCU model 510 representing a microcontroller to be implemented as a function, and a slave virtual system 600 having an MCU model 610 described with a gate logic level. It can be seen that the design verification of the integrated circuit is performed using
함수로 표현된 언어로 설계하고자 하는 MCU의 기능에 따라 MCU 모델(510)을 설계하며, 게이트 레벨로 기술한 MCU 모델(610)은 구현하고자 하는 시스템 또는 집적회로를 논리 게이트 단위로 표현하고, 상기 표현된 각각의 논리 게이트의 입출력 지연시간, 입출력 타이밍 특성 및 기타 물리적인 논리 게이트가 가지는 전기적 특성을 거의 동일하게 구현하도록 한다.The MCU model 510 is designed according to the function of the MCU to be designed in a language expressed as a function. The MCU model 610 described at the gate level represents a system or integrated circuit to be implemented in logic gate units. I / O delay time, I / O timing characteristics, and other electrical characteristics of the physical logic gates of each logic gate represented are almost identical.
따라서, 설계하고자 하는 MCU 모델(510)의 기능적인 특성과 게이트 레벨로 설계된 MCU 모델(610)을 서로 비교함으로써, 게이트 레벨(610)로 설계된 MCU 모델(610)의 설계를 검증하게 된다.Accordingly, by comparing the functional characteristics of the MCU model 510 to be designed with the MCU model 610 designed at the gate level, the design of the MCU model 610 designed at the gate level 610 is verified.
상술한 바와 같이 본 발명은 함수로 표현된 MCU 모델(510)을 타겟 가상 시스템(500)으로 하고, 하드웨어 기술언어로 표현된 MCU 모델(610)을 슬레이브 가상 시스템(600)으로 한 다음, 동일한 응용 프로그램을 인가하여 그 응답특성을 관찰한다.As described above, the present invention uses the MCU model 510 represented as a function as the target virtual system 500 and the MCU model 610 represented by the hardware description language as the slave virtual system 600, and then applies the same application. Apply the program and observe its response.
이때, 상기 타겟 가상 시스템(500)의 출력 신호는 신호 추적기(또는 신호 추적 프로그램, 700))를 이용하여 신호 궤적 화일(810)을 생성하도록 한다.In this case, the output signal of the target virtual system 500 generates a signal trajectory file 810 using a signal tracker (or a signal tracking program 700).
상기 신호 궤적 화일(810)은 상기 타겟 가상 시스템(500)에서 출력된 첫번째 출력 신호(S0)는 모두 저장하고 두번째 출력되는 출력 신호는 첫번째 출력 신호(S0)와의 차이만을 저장하며, 세번째 출력되는 출력신호는 두번째 출력신호와의 차이만을 기록하도록 하는 방법을 사용하여 신호 궤적 화일(810)의 크기를 감소시키도록 한다.The signal trajectory file 810 stores all the first output signal S0 output from the target virtual system 500 and the second output signal stores only the difference from the first output signal S0, and outputs the third output. The signal is reduced to reduce the size of the signal trajectory file 810 using a method of recording only the difference from the second output signal.
이어서, 상기 슬레이브 가상 시스템(600)에서 출력되는 출력 신호(△DSn)와 상기 신호 궤적 화일(810)을 비교하되, 상기 슬레이브 가상 시스템(600)에서 출력되는 출력 신호(△DSn)와 신호 궤적 화일(810)을 비교 프로그램(800)에서 매 사이클 마다 비교하도록 한다.Subsequently, the output signal? DSn output from the slave virtual system 600 is compared with the signal trajectory file 810, but the output signal? DSn and the signal trajectory file output from the slave virtual system 600 are compared. 810 is compared in the comparison program 800 every cycle.
여기서, 상기 사이클이란 MCU에 인가된 명령어가 처리되는 주기로, 한 사이클은 하나의 명령어가 처리되는데 소요되는 시간을 말한다. 잘 알려진 바와 같이, MCU는 외부에서 인가되는 클럭에 동기하여 일정한 클럭마다 명령어를 처리하는 구조로 되어 있으며, 인텔 사(社)의 8051 MCU의 경우에는 하나의 명령어를 처리하는데 6 클럭(clock)이 소요되고 이를 1사이클(cycle)이라 한다.Here, the cycle is a cycle in which an instruction applied to the MCU is processed, and one cycle refers to a time taken to process one instruction. As is well known, the MCU is configured to process instructions every certain clock in synchronization with an externally applied clock. In the case of Intel's 8051 MCU, 6 clocks are used to process one instruction. This is called one cycle.
본 발명은 이러한 특성을 이용하여 매 사이클마다 타겟 가상 시스템(500)의 신호 궤적 화일(810)과 슬레이브 가상 시스템(600)의 출력신호(△DSn)를 비교하도록 한다.The present invention uses this characteristic to compare the signal trajectory file 810 of the target virtual system 500 and the output signal ΔDSn of the slave virtual system 600 every cycle.
이어서, 상기 신호 궤적 화일(810)과 상기 슬레이브 가상 시스템(600)의 출력 신호(△DSn)를 매 사이클마다 비교하되, 비교 결과가 동일하면 다음 출력 신호를 비교하고 그렇지 않으면 상기 타겟 가상 시스템(500)의 출력 신호를 출력후 비교 작업을 종료한다.Subsequently, the signal trajectory file 810 and the output signal ΔDSn of the slave virtual system 600 are compared every cycle. If the comparison result is the same, the next output signal is compared; otherwise, the target virtual system 500 is compared. After outputting the output signal of), the comparison is finished.
본 발명은 특정 MCU의 호환 칩이 필요한 경우 또는 독창적인 스펙의 칩을 구현하고자 하는 경우 적용가능하고, 검증 시간을 줄일 수 있다.The present invention is applicable when a compatible chip of a specific MCU is required or when a chip having an original specification is to be implemented, and the verification time can be reduced.
본 발명은 MCU를 예를 들어 설명하였으나 본 발명은 이에 한정되지 않으며 MCU 이외에도 모든 집적회로를 설계하고자 할 때 본 발명의 설계 검증 방법을 적용할 수 있다.Although the present invention has been described with an example of an MCU, the present invention is not limited thereto, and the design verification method of the present invention can be applied when designing all integrated circuits in addition to the MCU.
본 발명은 상기한 바와 같이, 설계하고자 하는 집적회로에 대하여 두개의 가상 시스템을 구축하고 이 둘을 비교 및 검증하는 바, 설계된 집적회로와 완전히 동일한 전기적 특성을 갖는 타겟 집적회로를 필요로 하지 않으면서도 새로운 기능을 갖는 MCU 설계에 응용할 수 있다.As described above, the present invention establishes two virtual systems for the integrated circuit to be designed, compares and verifies the two, and does not require a target integrated circuit having the same electrical characteristics as the designed integrated circuit. It can be applied to MCU design with new functions.
또한, 타겟 가상 시스템에서 응용 프로그램을 수행하여 사이클 단위로 출력 신호를 신호 궤적 화일로서 저장하고 이를 기준 데이터로 하여 슬레이브 가상 시스템의 출력신호와 사이클 단위로 비교함으로써, 오류가 발생된 바로 그 시점에서 정확한 기준 데이터와의 비교를 할 수 있으므로 집적회로를 설계하는데 소요되는 시간 및 설계된 집적회로를 검증하는데 소요되는 시간을 단축시킬 수 있다.In addition, by executing an application program in the target virtual system and storing the output signal as a cycle of the signal as a cycle file and comparing the output signal of the slave virtual system with the cycle as a reference data, it is accurate at the time when an error occurs. Compared with reference data, the time required to design an integrated circuit and the time required to verify the designed integrated circuit can be reduced.
Claims (7)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0087792A KR100427029B1 (en) | 2001-12-29 | 2001-12-29 | Intergrated Circuit Design Verification Method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0087792A KR100427029B1 (en) | 2001-12-29 | 2001-12-29 | Intergrated Circuit Design Verification Method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030057716A KR20030057716A (en) | 2003-07-07 |
| KR100427029B1 true KR100427029B1 (en) | 2004-04-14 |
Family
ID=32215478
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0087792A KR100427029B1 (en) | 2001-12-29 | 2001-12-29 | Intergrated Circuit Design Verification Method |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100427029B1 (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5991529A (en) * | 1997-05-16 | 1999-11-23 | Sony Corporation | Testing of hardware by using a hardware system environment that mimics a virtual system environment |
| KR20000060737A (en) * | 1999-03-19 | 2000-10-16 | 윤덕용 | VLSI Emulator Using Processors and Reconfigurable Chips |
| WO2001073459A2 (en) * | 2000-03-24 | 2001-10-04 | Sun Microsystems, Inc. | System and method for testing signal interconnections using built-in self test |
| KR100321780B1 (en) * | 1998-12-24 | 2002-03-08 | 박종섭 | Verification method for chip function by automatic comparison of external signal of the chip |
-
2001
- 2001-12-29 KR KR10-2001-0087792A patent/KR100427029B1/en not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5991529A (en) * | 1997-05-16 | 1999-11-23 | Sony Corporation | Testing of hardware by using a hardware system environment that mimics a virtual system environment |
| KR100321780B1 (en) * | 1998-12-24 | 2002-03-08 | 박종섭 | Verification method for chip function by automatic comparison of external signal of the chip |
| KR20000060737A (en) * | 1999-03-19 | 2000-10-16 | 윤덕용 | VLSI Emulator Using Processors and Reconfigurable Chips |
| WO2001073459A2 (en) * | 2000-03-24 | 2001-10-04 | Sun Microsystems, Inc. | System and method for testing signal interconnections using built-in self test |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030057716A (en) | 2003-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6199031B1 (en) | HDL simulation interface for testing and verifying an ASIC model | |
| US6285914B1 (en) | Verification method by means of comparing internal state traces | |
| JPH0458072B2 (en) | ||
| US7584456B1 (en) | Method and apparatus for debugging embedded systems having read only memory | |
| US20100198574A1 (en) | Programmer View Timing Model For Performance Modeling And Virtual Prototyping | |
| US8402405B1 (en) | System and method for correcting gate-level simulation accuracy when unknowns exist | |
| JP2015060600A (en) | Testing device for real-time testing of virtual control unit | |
| CN111859834B (en) | UVM-based verification platform development method, system, terminal and storage medium | |
| US10929584B1 (en) | Environmental modification testing for design correctness with formal verification | |
| JP2019091144A (en) | Simulation device, simulation system, simulation method, and simulation program | |
| Connell et al. | Early hardware/software integration using SystemC 2.0 | |
| KR100427029B1 (en) | Intergrated Circuit Design Verification Method | |
| JP2778547B2 (en) | Digital signal processing circuit simulation device | |
| US20040015792A1 (en) | Method for creating standard VHDL test environments | |
| Caba et al. | Testing framework for on-board verification of HLS modules using grey-box technique and FPGA overlays | |
| US7246053B2 (en) | Method for transforming behavioral architectural and verification specifications into cycle-based compliant specifications | |
| KR100321780B1 (en) | Verification method for chip function by automatic comparison of external signal of the chip | |
| JP2000259445A (en) | Cooperative software/hardware simulation method | |
| US10210294B1 (en) | System and methods for simulating a circuit design | |
| Mueller-Gritschneder et al. | Safety evaluation based on virtual prototypes: fault injection with multi-level processor models | |
| Sjoholm et al. | The need for Co-simulation in ASIC-verification | |
| JP3214459B2 (en) | Simulation method and apparatus | |
| JP2004310568A (en) | Simulator device, simulation method and performance analysis method | |
| JP2633651B2 (en) | Racing check method for simulation equipment | |
| US20220335186A1 (en) | Method for automatic processor design, validation, and verification |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080317 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |