JPS61123330A - 秘話通信装置の信号同期回路 - Google Patents

秘話通信装置の信号同期回路

Info

Publication number
JPS61123330A
JPS61123330A JP24541584A JP24541584A JPS61123330A JP S61123330 A JPS61123330 A JP S61123330A JP 24541584 A JP24541584 A JP 24541584A JP 24541584 A JP24541584 A JP 24541584A JP S61123330 A JPS61123330 A JP S61123330A
Authority
JP
Japan
Prior art keywords
circuit
signal
gate signal
output
synchronization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24541584A
Other languages
English (en)
Inventor
Akihiko Yamashita
昭彦 山下
Shintaro Hirose
広瀬 新太郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP24541584A priority Critical patent/JPS61123330A/ja
Publication of JPS61123330A publication Critical patent/JPS61123330A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/12Transmitting and receiving encryption devices synchronised or initially set up in a particular manner
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/12Details relating to cryptographic hardware or logic circuitry

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 イ)産業上の利用分野 本発明は、有線或は無線通信において、通話の秘話性(
プライバシー)を保持する為の秘話通信回路に関するも
のであり、更に詳しくは前記通信システムの信号同期回
路に関するものである。
(ロ) 従来め玖桁 有線或は無線通信においては適当な受信装置を使用すれ
ば、通信内容が誰にでも傍受され、通話の秘話性が損な
われる問題点を有している。この秘話性を保証する方法
としては、音声信号をスクランブル化して送出し、これ
を受信側で復元(ディスクランブル)する方法が有効で
ある。この方法によれば、受信部として復元回路を備え
ていない第3者に対しては受信音声はスクランブルされ
たままであるので、通話の内容が了解されず、秘話性を
保持することができる。
従来からある秘話通信方式としては、例えば、電子通信
学会誌(1982年8月号)「秘話技術」P832〜P
834、電子通信学会技報C380−149(1980
年11月Jij)r秘話方式について」において、各種
方式が紹介されている。
一般に音声情報はスペクトル及びこれの時間変化から構
成されているので、スペクトル構造を変化させるスクラ
ンブル処理によって音声としての了解性を低下させるこ
とができる。この観点からこれまでに実用化されたスク
ランブル方式としては、スペクトル反転法や周波数分割
置換法等があげられる。
例えば、特公昭58−8621号「周波数補正機能をも
つ秘話方式]や、特開昭58−148541号「秘話回
路」はスペクトル反転秘話方式に関し、また特公昭5B
−24984号「秘話装置」は所定のスペクトルに分割
後、信号処理を施す方式に関し、また前記電子通信学会
技報as−s。
−149は、音声信号を一旦ディジタル信号に変換後F
FT処理によって周波数軸変換処理を施す方式に関し、
各々改良を図る方法を提案しているものであるが、スペ
クトル反転法では秘話の為の組合せ数(キー数)が充分
にはとれない、また後の二者の方式ではキー数は多いが
、フィルタを多用したり、FFT処略回路が必要で回路
規模が大きくなり、コストも高く、また消費電力も大き
いなどの問題があった。
これらの観点から、キー数が多くとれて秘話性能に優れ
、しかも回路構成が筒車なスクランブル願)を提案した
、これは可変遅延回路を用いて、その遅延時間を制御す
るクロックの周波数を周期的に時間変化させ、時間軸の
圧縮・伸長を反復して音声信号をスクランブル処理して
送出し、受信側でディスクランブル処理を施す方法であ
る。この方式において、受信側で元の音声に正しく復元
させる為には、送信側と逆の信号処理を行なわせるよう
可変遅延回路に印加するクロックの動作を送信側と同期
させておく必要がある。
この場合、伝送系に混入したノイズによって同期誤りが
生じると、正しく復元されずに音質劣化を生じる。従っ
て、ノイズに対して同期誤りを防止できるような同期制
御回路が要求される。
Vl  発明が解決しようとする問題点本発明は斯る秘
話通信方式において、ノイズにより同期誤りが発生し、
送信側の原信号が受信側で復元できなくなるのを防止す
るものである。
(ロ)問題点を解決するための手段および作用先ず、本
発明の基本となる秘話通信装置の回路構成についてI!
1図と共に説明する。同図において、(1)は音声信号
入力端、(2)はLPE’、13)は可変遅延回路、(
4)はLPF、+51はクロック周波数制御回路であり
、クロック周波数制御カウンタ回路(6)と論理回路(
7)からなっている。(8)はゲート信号発生回路、(
9)は同期信号発生回路、0■は加算回路、lは送信回
路、α2は有線或は無線の伝送系、(13は受信回路、
α41iよLPF1αSは可変遅延回路、+161はL
PF’1C17)は音声出力端、ttaはゲート信号復
調回路、αうはトリガ発生回路、■はクロック周波数制
御回路であり、制御カウンタ回路因と論理回路■からな
っている。
さて、遅延時間がクロブク制御可能な可変遅延回路(3
)α9を送受信側にそれぞれ設け、該遅延回路のクロッ
ク周波数を送受信側遅延回路の遅延時間の和の分の周期
で時間変化させ、送信側でスクランブル処理を行ない、
受信側でディスクランブル処理を行う。
この回路において、可変遅延回路(3)αりとしてはB
 B D (Bucket Bri、gaae Dev
ice )やCOD (Charge Coupled
 Devi、ce )等のアナログシフトレジスタやR
AM等のメモリ素子が用いられる。また、可変遅延回路
へ印加するクロックの周波数は、該クロックを計数する
カウンタ回路(6)口を含むクロック周波数制御回路(
51■によって制御される構成となっている。送受信側
のクロック動作を同期させる為に送信側+aJの同期信
号発生回路(9)で発生された同期信9r(SP)が加
算回路σ0で音声信号に重畳されて送出される。
この同期信号としては次のような信号を使用する。即ち
、第2図四のように、送信側クロック周波数制御回路(
5)に含まれる送信側制御カウンタ回路(6)の値に関
連してゲート信号をゲート信号発生回路(8)から取り
出し、このゲート信号を用い、同期信号発生回路(9)
において、例えば正弦波を第2図+1)lのようにゲー
ト制御して得られるトーンバースト波や同図telのよ
うに位相変調〔同図tc+は2相、180度変調〕を施
した信号或はIi″SK信号等とし、これを同期信号と
して使用する。
次に受信側+1)lでは、フィルタ回路によるフィルタ
処理により音声信号に重畳された前記同期信号を抽出後
、第2図1alに対応するゲート信号を復調する(第2
図+(it参照)。
さて、クロック周波数はカウンタ(61(社)の値によ
って決定されるので、クロック動作の同期を行うには受
信側のカウンタ値を送信側と同じ値になるようにすれば
よく、送信側1a)でゲート信号発生回路(8)からゲ
ート信−5t(Gt)を送出するときのカウンタ回路(
6)の値と同じになるように受信側(Blのカウンタ回
路のを、ゲート信号復調回路αgの出力ゲート信号(G
m)C第2図1dJ 〕から得られるトリガ信号〔第2
図(el)によってプリセットするように構成されてい
る。
さて、ゲート信号復調回路化から得られる復調後のゲー
ト信号に少しでもノイズが重畳されるとこれをそのまま
カウンタ(社)のプリセット用信号として用いれば、同
期誤りが発生し、受信信号が正しく音声に復元されず、
再生音の音質が劣化する。
本発明はかかるノイズが重畳しても同期誤りが発生しな
いように同期保護を行う為の回路を提供するものである
この同期保護回路のは第3図に示す如く、受信側tb+
のゲート信号復調回路佃とトリガ発生回路α9の間に挿
入される。
この同期保護回路の基本構成は、第4図に示すように復
調ゲート信号(Gm)によってセットされるR3−FF
(フリップフロップ)a41の出力と該フリップフロッ
プ(財)の出力と受信側カウンタ罰に関連してゲート信
号発生論理回路■で発生するゲート信号(Gr)とによ
って制御され且っR5−FFI24)のセット入力信号
の有効無効を制御する同期ロックオンオフ制御回路に(
R6−FFす*ット端子に入力)とから成る。そして制
御回路■の出力はR3−FFJのリセット端子に印加さ
れる。
ここで同期ロック状態では、ゲート信号(Gr )によ
るマスキング処理を行い、ノイズの重畳された復調ゲー
ト信号(Gm)から同期信号のみがセット信号として有
効となるように選択される。
一方、同期ロックオフ状態では、復調ゲート信e(Gm
)は全てセット信号として有効となる。
この同期ロックオンオフ制御回路(至)によって、同期
がずれた状態から速かに同期状態へ引き込み、同期状態
になれば、同期ロック状態となって、重畳されたノイズ
の影響を防止して、同期誤りが発生しないように同期保
護動作を行う。R8−FF□の出力はトリガ発生回路u
9によってプリセット用のトリガ信号(T〆)に変換さ
れ、カウンタC11をプリセットする。本発明は、前記
の構成によってノイズに対する同期誤りを防止できるよ
うに成っている。
(ホ)実施例 以下実施例を用いて本発明の同期保護動作について説明
する。第5図に実施例回路、第6図に動作を説明する為
のタイムチャートを示す。
第5図の回路に詔いて、同期ロックオンオフ制御回路(
至)は位相反転回路@と、D−FF回路■と該D−FF
回路の出力(QJとゲート信号(Gr)を2人力とする
OR回路器とから構成され、該OR回路の出力がR8−
FF(財)のリセット入力へ印加される。又、R8−F
F(24)のセット入力には位相反転回路ωで位相反転
した復調ゲート信号(Gm )が入力される。R8−F
Fのリセット入力が51′のときのみ該R8−FFのセ
ット入力が有効となる。従って、D−FFの出力(Q)
が′″0′ (これを同期ロヅクオン状態と呼ぶ)のと
きにはGr倍信号′1′のときのみR8−FFのセット
信号を有効とみなすように動作する。これはGm信号に
対して、Or$8によってマスキングをしてセット信号
を選択する効果を与える。
D−FFについては、クロツク+T+入力にはGr倍信
号位相反転回路■で位相反転した信号を印加し、データ
IDI入力にはR8−FFの出力(Qをさらに反転した
信号IQIを印加する。前述のようにGm信号は送信側
ゲート信号よりも若干遅延する。また、Gr倍信号発生
論理回路として送信側ゲート信号発生回路(8)と同じ
論理構成をもつものを用いた場合、主な信号のタイムチ
ャートは同期がとれた状態では第7図のようになる。第
7図に示したようにGr倍信号立下り(D−FFのT入
力の立上り)よりもQ信号の立上りは若干遅れるため、
D−FFのQ出力は常に10′のままである。
一方、同期がとれていない場合にはGr倍信号′″1′
の間にGm信号が11′にならず、従ってR5−FFの
Q出力は′1′のままである。従って、D−FFのQ出
力が′1′となり、同時にR8−FFのリセット入力も
′″1′ となるので、Gr倍信号よるマスキング効果
が除去される。
次に第6図のタイムチャートに従って動作説明を行う。
第6図+1)lは復調ゲート信号(Gm)を示し、図に
おいてGmは同期信号、Nはノイズである。ノイズとし
てはN1やN2などのように同期ゲート信号間に存在す
る場合やN4のように同期信号のゲート幅内に発生する
場合があり、本発明はどちらのノイズに対しても効果が
ある。まず、同期状態への引込み動作を説明する。
同期がとれていない場合、Grlの発生時にGmは存在
せず、Grlの立下りの後すぐにD−FFのQ出力は′
1′になり、同期ロブクオフ状態になる。この時にはR
3−FFのセット入力はすべて受入れる状態にあるので
、同期信号Gm2によってR3−FFはセットされ、R
3−FFのQ出力の立上りのタイミングでプリセット用
のトリガ信号(TP)を発生するようにしておけば、受
信側カウンタ(211はR6−FFがセットされるタイ
ミングすなわちGm信号の立上りのタイミングでプリセ
ット動作されるので、同期がとれた状態となる。
また、Gr2の立下りの時にはR8−FFのQ出力はま
だ11′なので、D−FFのQ出力は50′となり、同
期ロックオン状態となる。
Grlが発生した時に、ノイズが存在し誤った場所でプ
リセットされても、次のGr倍信号発生した時にノイズ
が存在しなければ、D−FFのQ出力は′″1′となり
、すぐに同期ロックオフ状態となり、正しいGm信号を
受入れる。
さて、同期信号Gm3のゲート幅内にノイズN4が重畳
した場合を考える。R5−FFは一旦セットされると、
次にリセット入力が印加されるまで状態を保持する機能
があり、従ってR3−FFのQ出力はQ、1に示すよう
にGm信%Gm3でセットされてから、次にOr信号G
r3の立下りでリセットされるまでの間は′1′の値を
保持するので、N4のようにゲート幅内に発生するノイ
ズの影響は受けない。
次に、N1やN2のようにゲート信号間に存在するノイ
ズについて考える。この場合には、Gr倍信号10′で
R8−FFはリセット状態であるので、Q出力は0′の
ままで、ノイズが存在してもプリセット用のトリガ信号
は発生しない。従って、このようなノイズの影響も受け
ない。
以上のように、本発明の同期保護回路は同期状態へ引込
むまでの応答が早く、また重畳するノイズによる同期誤
りを防止できるので、同期性能の向上は大きい。
(へ)発明の効果 このように、本発明による同期保護回路を用いれば、ノ
イズによる同期誤りを防止でき同期誤りに伴う再生音質
劣化の問題を解消する。また、本発明による同期回路を
用いた可変遅延回路方式秘話通信装置によって秘話性能
に優れた通信を行うことができ、本発明は非常に有益で
ある。
【図面の簡単な説明】
第1図は本発明の基となる秘話通信方式の基本構成図、
第2図は上記方式において用いる同期信号の例、第3図
は本発明の秘話通信装置の信号同期回路の構成を示すた
めのブロック回路図、第4図は本発明の同期保護回路の
基本構成図、第5図は本発明の同期保護回路の具体的実
施例、第6図は本発明の詳細な説明する為のタイムチャ
ート、第7図は各ゲート信号の時間関係を示す図面であ
る。 (31止・・・可変遅延回路、(5)■・・・クロック
周波数制御回路、(6)■・・・クロック周波数制御カ
ウンタ回路、(7)■・・・論理回路、(81・・・ゲ
ート信号発生回路、(9)・・・同期信号発生回路、α
G・・・加算回路、■・・・ゲート信号復調回路、αト
・トリガパルス発生回路、■・・・同期保護回路、(財
)・・・RSSフリップフロラ回路、■・・・同期ロブ
クオンオフ制御回路、■・・・ゲート信号発生論理回路
、(至)・・・Dフリップフロップ回路、■・・・論理
和回路。

Claims (2)

    【特許請求の範囲】
  1. (1)信号をクロックパルスに従って順次サンプリング
    して記憶し且つ出力する信号の可変遅延回路と、前記ク
    ロックパルスの周波数を制御するクロック周波数制御回
    路と、送信側と受信側のクロック動作を同期させる為の
    信号同期回路とを通信系の送信側と受信側とに備え、前
    記クロック周波数制御回路の出力に関連して発生させた
    第1ゲート信号に基づいて、正弦波等を変調処理した信
    号を同期信号として送信側から送出し、受信側で該同期
    信号に応答したゲート信号を復調させ、該復調ゲート信
    号をRSフリップフロップ回路のセット入力端子に印加
    し、その繰返周期が前記第1ゲート信号と同じ第2ゲー
    ト信号を受信側の前記クロック周波数制御回路の出力に
    関連して発生させ、該第2ゲート信号と前記RSフリッ
    プ・フロップ回路の出力とによって制御される回路出力
    を前記RSフリップフロップ回路のリセット入力端子に
    印加することにより、前記RSフリップフロップ回路へ
    のセット信号を選択制御し、該制御によって得られる前
    記RSフリップフロップ回路の出力に関連して発生させ
    たトリガ信号を用いて前記受信側クロック周波数制御回
    路を制御することにより、送受信側回路のクロック動作
    を同期させてノイズによる同期誤りを防止することを特
    徴とする秘話通信装置の信号同期回路。
  2. (2)前記RSフリップフロップ回路の出力をデータ入
    力とし且つ前記第2ゲート信号をクロック入力とするD
    フリップフロップ回路の出力と、前記第2ゲート信号と
    の論理和信号出力を前記R−Sフリップフロップ回路の
    リセット端子への入力信号として用いることによって前
    記RSフリップフロップ回路へのセット入力信号の選択
    制御を行うことを特徴とする特許請求の範囲第1項に記
    載の秘話通信装置の信号同期回路。
JP24541584A 1984-11-20 1984-11-20 秘話通信装置の信号同期回路 Pending JPS61123330A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24541584A JPS61123330A (ja) 1984-11-20 1984-11-20 秘話通信装置の信号同期回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24541584A JPS61123330A (ja) 1984-11-20 1984-11-20 秘話通信装置の信号同期回路

Publications (1)

Publication Number Publication Date
JPS61123330A true JPS61123330A (ja) 1986-06-11

Family

ID=17133311

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24541584A Pending JPS61123330A (ja) 1984-11-20 1984-11-20 秘話通信装置の信号同期回路

Country Status (1)

Country Link
JP (1) JPS61123330A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009139080A (ja) * 2007-11-12 2009-06-25 Daikin Ind Ltd 室内機据付構造

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009139080A (ja) * 2007-11-12 2009-06-25 Daikin Ind Ltd 室内機据付構造

Similar Documents

Publication Publication Date Title
KR960008610B1 (ko) 통신 보안용 아날로그 오디오 주파수 대역 스크램블러 및 그 방법
US4398062A (en) Apparatus for privacy transmission in system having bandwidth constraint
Sakurai et al. A speech scrambler using the fast Fourier transform technique
US4317204A (en) Spread spectrum conferencing communication system
US5361302A (en) Method for encryption sync compression in an encrypted radio telephone interconnect system
US4133977A (en) Voice scrambler using syllabic masking
JPS61123330A (ja) 秘話通信装置の信号同期回路
JPS6234306B2 (ja)
JPS61123332A (ja) 秘話通信装置の信号同期回路
JPS61118086A (ja) 秘話通信装置の信号同期回路
JPS6039941A (ja) 音声秘話装置及び方法
JPH0339418B2 (ja)
JPS6221340A (ja) 秘話通信装置の信号同期回路
JPS60109941A (ja) 秘話通信装置の信号同期回路
JPS61123335A (ja) 秘話通信装置の信号同期回路
JPS60109342A (ja) 秘話通信装置
JPS62271534A (ja) 秘話通信装置の同期回路
JPS61123333A (ja) 秘話通信装置の信号同期回路
GB1597365A (en) Apparatus for communicating an information signal over a bandwidth constrained channel
JPS60208132A (ja) 暗号化兼解読方式
JPH0245859B2 (ja) Hiwatsushinkairo
JPH0683183B2 (ja) 秘話通信装置の同期回路
JPH055209B2 (ja)
JPH01162438A (ja) 秘話通信装置の同期回路
JPH037169B2 (ja)