JPH0339418B2 - - Google Patents

Info

Publication number
JPH0339418B2
JPH0339418B2 JP24541984A JP24541984A JPH0339418B2 JP H0339418 B2 JPH0339418 B2 JP H0339418B2 JP 24541984 A JP24541984 A JP 24541984A JP 24541984 A JP24541984 A JP 24541984A JP H0339418 B2 JPH0339418 B2 JP H0339418B2
Authority
JP
Japan
Prior art keywords
circuit
gate signal
signal
frequency division
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP24541984A
Other languages
English (en)
Other versions
JPS61123334A (ja
Inventor
Masayuki Sano
Yoji Sugiura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP24541984A priority Critical patent/JPS61123334A/ja
Publication of JPS61123334A publication Critical patent/JPS61123334A/ja
Publication of JPH0339418B2 publication Critical patent/JPH0339418B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/12Transmitting and receiving encryption devices synchronised or initially set up in a particular manner

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)

Description

【発明の詳細な説明】
(イ) 産業上の利用分野 本発明は、有線あるいは無線通信において通話
の秘話性(プライバシー)を保持する為の秘話通
信回路に関するものであり、更に詳しくは前記通
信システムの信号同期回路に関するものである。 (ロ) 従来の技術 有線あるいは無線通信においては、適当な受信
装置を使用すれば、通信の内容が誰にでも傍受さ
れ、通話の秘話性が損われるという問題が本質的
にある。この問題を解決する方法として音声信号
をスクランブル処理して送出し、これを第三者に
受信されても、このままでは内容が分からないよ
うにしておき、この処理信号を再生する回路
(デ・スクランブル処理回路)を持つ受信者だけ
が音声信号に復元できる、スクランブル技術が従
来から用いられている。音声情報は、スペクトル
及びこれの時間変化から構成されているので、ス
ペクトル構造を変化させるスクランブル処理によ
つて、音声としての了解性を低下させることがで
きる。 スクランブル方式には従来から各種の方式があ
り、例えば電子通信学会誌(1982年8月)「秘話
技術」、電子通信学会技報CS80−149「秘話方式に
ついて」において、今までに開発、捐案された方
式が招介されている。 スペクトル構造を変化させてスクランブル処理
を行なう方式にはこれまでに実用化されている方
式としてスペクトル反転方式や周波数分割置換法
等があげられる。たとえば、特公昭58−8621はス
ペクトル反転秘話方式に関し、又特公昭58−
24984は所定のスペクトルに分割後、信号処理を
施す方式に関し、又前記電子通信学会技報CS−
80−149は音声信号を一旦デイジタル信号に変換
後FFT処理によつて周波数軸変換処理を施す方
式に関し、各々改善を図る方法を提案しているも
のであるが、秘話の為の組合わせ数(鍵数)が多
くとれない。又後の二者の方式は鍵数は多いが、
フイルタを多用したり、FFT処理回路が必要で
回路規模が大きくなり、コストも高く消費電力も
大きいなどの問題があつた。 これらの観点からキー数が多くとれて秘話性能
に優れ、しかも回路構成が簡単なスクランブル方
式として、本願出願人から特願昭57−164763号
「秘話通信方法及びその装置」(昭和57年9月20日
出願)、特願昭57−184916号「秘話通信システム
のクロツク回路」(昭和57年10月20日出願)、特願
昭58−197021号「秘話通信装置」(昭和58年10月
20日出願)が提案されている。これは可変遅延回
路を用いてその遅延時間を制御するクロツクの周
波数を周期的に時間変化させ、時間軸の圧縮・伸
長を反復して音声信号をスクランブル処理して送
出し、受信側でデ・スクランブル処理を施す方法
である。 この方式において受信側で元の音声に正しく復
元する為には、送信側と逆の信号処理を行なわせ
るように可変遅延回路に印加するクロツクの動作
を送信側と同期させておく必要がある。このた
め、送信側で発生させた第1ゲート信号に基づい
て同期信号を送出し、これを受信側で復調再生し
て得られた再生ゲート信号を用いてクロツク回路
の動作を同期させて、さらにノイズ等による同期
誤りを防止するため、同期保護回路を付加する方
法が用いられる(例えば、特願昭58−218240号
「秘話通信装置の信号同期回路」)。 しかし、受信された同期信号を復調再生して再
生ゲート信号を得る際、通常、音声信号とは別の
回路を通して再生されるため、復調された音声信
号の遅れより、再生されたゲート信号の遅れの方
が大きくなる。このため、復調再生されたゲート
信号のタイミングでクロツク回路を同期させる
と、音声信号を正しく復元できないという問題が
生ずる。 (ハ) 発明が解決しようとする問題点 本発明は、前記復調再生されたゲート信号の遅
れを補償し、スクランブル処理された音声信号を
正しく復元する信号同期回路を提供するものであ
る。 (ニ) 問題点を解決するための手段および作用 先ず、本発明の基本となる回路構成について第
1図と共に説明する。同図において、1は音声信
号入力端、2はLPF、3は可変遅延回路、4は
LPF、5はクロツク周波数制御回路であり、分
周制御回路6と可変分周回路7からなつている。
8はゲート信号発生回路、9は同期信号発生回
路、10は加算回路、11は送信回路、12は有
線或は無線の伝送系、13は受信回路、14は
LPF、15は可変遅延回路、16はLPF、17
は音声出力端、18はゲート信号復調回路、19
は同期保護回路、20はクロツク周波数制御回路
であり、分周制御回路21と可変分周回路22か
らなつている。 さて、遅延時間がクロツク制御可能な可変遅延
回路3,15を送受信側にそれぞれ設け、該遅延
回路のクロツク周波数を送受信側遅延回路の遅延
時間の和の分の周期で時間変化させ、送信側でス
クランブル処理を行ない、受信側でデイスクラン
ブル処理を行う。 この回路において、可変遅延回路3,15とし
てはBBD(Bucket Brigade Device)やCCD
(Charge Coupled Device)等のアナログシフト
レジスタやRAM等のメモリ素子が用いられる。
また、可変遅延回路へ印加するクロツクの周波数
は、該クロツクを計数する分周制御回路6,21
及び外部からのキー入力によつて制御される可変
分周回路7,22によつて制御される構成となつ
ている。送受信側のクロツク動作を同期させるた
めに送信側aの同期信号発生回路9で発生された
同期信号Spが加算回路10で音声信号信号に重
畳されて送出される。 この同期信号としては次のような信号を使用す
る。即ち、第2図aのように、送信側クロツク周
波数制御回路5に含まれる送信側分周制御回路6
の値に関連してゲート信号をゲート信号発生回路
8から取り出し、このゲート信号を用い、同期信
号発生回路9において、例えば正弦波を第2図b
のようにゲート制御して得られるトーンバースト
波や同図cのように位相変調〔同図cは2相、
180度変調〕を施した信号或はFSK信号等とし、
これを同期信号として使用する。 次に受信側bでは、フイルタ回路によるフイル
タ処理により音声信号に重畳された前記同期信号
を抽出後、第2図aに対応するゲート信号を復調
する(第2図d参照)。 さて、クロツク周波数は分周制御回路6,21
の値によつて制御されるので、クロツク動作の同
期を行うには受信側の分周制御回路6の値を送信
側のそれと同じ値になるようにすればよく、送信
側aでゲート信号発生回路8からゲート信号Gt
を送出するときの分周制御回路6の値と同じにな
るように受信側bの分周制御回路21を、ゲート
信号復調回路18の出力ゲート信号Gm〔第2図
d〕から得られるトリガ信号〔第2図e〕によつ
てプリセツトするように構成されている。また、
受信側の分周制御回路21に関連して得られる第
二ゲート信号Grと再生ゲート信号Gmとを比較し
て分周制御回路21をプリセツトすることにより
ノイズ等による同期ミスを防止する同期保護回路
19が付加されている。 前述のように音声信号を正しく復元するために
は、受信側でゲート信号を再生する際の遅れを補
償して同期ずれをなくする必要がある。このため
には受信側で分周制御回路21のプリセツト値を
適当に選んで再生ゲート信号Gmの遅れを補償す
る方法が考えられるが、第1図のように可変分周
回路の出力クロツクによつて分周制御回路を動作
させる構成では、外部からのキー入力で可変分周
回路の出力クロツク周波数が変わると、それに応
じてプリセツト値を変える必要があり実用的では
ない。 また、受信側bで再生ゲート信号Gmを等価的
に進めたゲート信号を発生することも考えられる
が、それにはゲート信号の一周期程度の時間を計
数するカウンタが必要になり、回路規模が大きく
なる。本発明は、受信側での再生ゲート信号の遅
れを補償するため、送信側で本来ゲート信号の発
生するべきタイミングより適当な時間だけ進めた
ゲート信号Gtを発生して送出する構成としてい
る。ゲート信号Gtの進み量はマスタクロツクを
所定数計数後パルスを出力するカウンタを設け、
該カウンタのカウント数を制御することにより決
定するものである。 (ホ) 実施例 第3図に本発明によるゲート信号発生回路及び
その周辺のブロツク図を示す。第3図は第1図に
おける可変分周回路7、分周制御回路6、ゲート
信号発生回路8を含む。第3図において、6はN
ビツト及びMビツトの2つの分周回路23,24
より成る分周制御回路、25,26は可変分周回
路7の分周数を制御するキー入力であり、25は
外部のスイツチ等から、また26は分周回路24
から入力される。27はNビツトのラツチ回路、
28は分周回路23の出力(Nビツト)の各ビツ
トをそれぞれ反転する回路、29は外部からの入
力30によつて決まる所定数をカウント後、パル
スを出力するカウンタ、31はD−フリツプフロ
ツプ、32は可変遅延回路に入力されるクロツク
である。 本実施例では分周回路23を6ビツト(N=
6)、分周回路24を4ビツト(M=4)とする。
第4図にM=4のときの分周回路24の状態を示
す。第4図a,b,c,dはM=4のときの分周
回路24の各ビツトQg〜Qj(Qg:LSB)を示す。
また第4図e,fはそれぞれ分周回路24の出力
がオール1、オール0の状態を示すタイミング信
号であり、fはゲートマトリクス35により発生
されるが、eは説明のために便宜上記載したもの
で現実には発生しない。第4図eは本来のゲート
信号の出力タイミング、すなわち、ゲート信号を
あらかじめ進めて送出するという操作を行わない
場合のゲート信号出力タイミングBを示す。タイ
ミングBは、本実施例において分周回路24の出
力がオール1からオール0に遷移するタイミング
を基準にしても発生するものとする。 受信側において、分周制御回路21から得られ
る第二ゲート信号Grは分周制御回路21の上位
4ビツトQ′g,Q′h,Q′i,Q′jがオール0のときに
発生する。尚、第二ゲート信号Grは、ゲート信
号復調回路18で検出された受信同期信号のタイ
ミングに、概ね一致したタイミングで発生するよ
う同期保護回路19によつて制御される。また分
周制御回路21は、分周制御回路6と同様の構成
の回路であり、送信側および受信側の回路が正常
に同期して動作しているとき、前記Q′g〜Q′jは分
周回路24(送信側)の出力、Q′g〜Q′jとほぼ同
じタイミングで発生する。 出力されるゲート信号をタイミングBに対して
進めるために、まずBの1つ前のタイミングAを
選択する。第5図にタイミングAの付近を詳細に
示す。Aの期間カウンタ29のクリアを解除し、
カウントを行ない、外部からの入力30によつて
定まる数カウントした後、第5図cに示されるよ
うなパルスを出力する。このパルスによつてラツ
チ回路27が分周回路23の状態(6ビツト)を
記憶する。 次に、分周回路23の各ビツトを反転したもの
と、ラツチ27の記憶内容とを比較回路33で比
較して両者が一致した時点で第5図dのようなパ
ルスを発生する。次に何故このようにビツトを反
転したものと比較する必要があるかについて説明
する。 第3図のラツチ27、比較回路33、反転回路
28を設けてゲート信号を発生する目的は、ゲー
ト信号Dの発生タイミング(の進み量)を、可変
分周回路7の状態によらず常に一定に保つためで
ある。このことを以下更に詳しく説明する。 本発明では、可変遅延回路を用いてその遅延時
間を制御するクロツクの周波数を周期的に時間変
化させて、音声信号をスクランブル処理する。従
つて、遅延時間を制御するクロツクを発生してい
る可変分周回路の出力周波数は、スクランブル鍵
によつて全く異なつたものとなる。これによつて
送受信回路の同期を取るための同期信号を発生す
るタイミング信号(ゲート信号;Gt)の発生周
期、ゲート信号そのものの長さなども、スクラン
ブル鍵によつて全く異なつてくる(可変分周回路
の出力パルスによつてゲート信号を発生するた
め)。このような状態で、本発明の目的である、
「送信側のゲート信号の発生タイミングを一定量
進めて送信する」ということのために考えた回路
の一例が第3図である。 前述のように、本実施例ではゲート信号の発生
タイミングを、分周回路24の出力がオール1か
らオール0に遷移するタイミング(以下、基準
点)を基準として決定する(尚、受信側では、送
信側のゲート信号(第1ゲート信号)に同期した
第2ゲート信号を再生することにより、受信側の
分周制御回路をリセツトしてデ・スクランブル処
理を行う)。基準点から一定量遅らせて信号を発
生することは容易にできるが、基準点から一定
量、時間をさかのぼつて信号を発生するのは、本
実施例のように、スクランブル鍵によつて元のク
ロツク周波数が異なるようなシステムでは困難で
ある(基準点の発生周期も鍵によつて異なる)。 次に第3図の回路について更に詳説する。第5
図のAの期間は、鍵によつて長さが異なるが、鍵
が決まれば、可変分周回路の出力周波数も決まる
ため、一意的に長さが決まる。Aの期間の先頭か
らスタートし、一定のクロツク(鍵によらない)
で歩進するカウンタ29によつて、Aの期間の先
頭から一定時間経過後にパルス(第5図のcを
発生して分周回路23の出力値を記憶する。この
値と、分周回路23の出力を反転した値とを比較
して一致した時点でパルス(第5図のd)を発
生すると、パルスは、前記一定時間とほぼ同じ
だけ、Aの期間の最終点からさかのぼつた時点で
発生することになる。 尚、第1表に分周回路23が4ビツトカウンタ
の場合の比較回路33の出力タイミングについて
示してある。そして、この場合、分周回路23の
カウント値が“0101”のとき、ラツチ回路27の
ラツチクロツクが発生したと仮定してある。
【表】
【表】 即ち、第5図のように、C≒C′となり、基準点
から一定時間さかのぼつた時点でパルスを発生
することができるため、スクランブル鍵によつ
て、可変分周回路の出力周波数が変化しても、第
1ゲート信号を常に一定時間進めて発生すること
ができる。但し、CとC′は全く同じにすることは
できない。本実施例のように分周回路23が6ビ
ツトの場合では、Aの期間を最大、26にしか分割
できないため、Aの期間の64分の1の時間の誤差
は生じる。しかし、この程度の誤差は、本発明に
よる秘話通信システムではほとんど影響がない。
またCがAの期間の半分以上になると正常に動作
しないが、システムのクロツク周波数、分周数な
どを適切に設定すれば特に問題はない。 而して、第5図dのようなパルスはDフリツプ
フロツプ31のクロツク入力となり、フリツプフ
ロツプ31のD入力は第5図bであるから、31
のQ出力は第5図eのようになり、このQ出力が
ゲート信号となる。すなわち第5図eにおいてゲ
ート信号Dは、Bに対して時間C′だけ進んで出力
される。第5図dのクロツクパルスは例えば、ラ
ツチ27の記憶内容が(001011)のとき、分周回
路23の内容が(110100)の状態になつた時点で
出力される。すなわち第5図c,dにおいて時間
CとC′はほぼ等しい。時間Cはマスタクロツク3
4を計数するカウンタ29によつて決定されるた
め、外部からの制御入力30によつて一意的に決
まり、可変分周回路の分周数が変化しても常に一
定の値となる。 以上のようにしてゲート信号を第4図eのタイ
ミングBに対して、受信側でのゲート信号再生用
のフイルター等による再生ゲート信号の遅れを補
償できる時間だけ進めて送出することによりスク
ランブル処理された音声信号の信号を受信側で正
しく復元することができる。本実施例では分周制
御回路の分周回路23,24をN=6ビツト、M
=4ビツトとしたが、可変分周回路の出力クロツ
ク32の周波数やその変化周期等によつてN,M
の値を適当に選ぶことができる。また第4図e,
fにおいてタイミングAをBの1つ前としたが、
受信側でのゲート信号の遅れによつてはさらに前
のタイミングを選択してもまつたく同様である。
尚、35はゲートマトリツクス、36はゲート信
号出力である。 (ヘ) 発明の効果 本発明によれば、秘話通信装置において受信側
でゲート信号を再生する際に生ずる再生ゲート信
号の遅れによる同期ずれを補償し、スクランブル
処理された音声信号を正しく復元することができ
る。さらに、秘話の為のキー入力によつて可変遅
延回路のクロツク周波数が変化した場合にもカウ
ンタのプリセツト値等を変更することなしに再生
ゲート信号の遅れを補償できる。
【図面の簡単な説明】
第1図は本発明の基となる秘話通信方式の基本
構成図、第2図は上記方式において用いる同期信
号の例、第3図は本発明の秘話通信装置の信号同
期回路の構成を示す為のブロツク回路図、第4図
および第5図は第3図の各部の信号のタイミング
を示す図面である。 3,15…可変遅延回路、5,20…クロツク
周波数制御回路、6,21…分周制御回路、7,
22…可変分周回路、8…ゲート信号発生回路、
9…同期信号発生回路、10…加算回路、18…
ゲート信号復調回路、19…同期保護回路。

Claims (1)

  1. 【特許請求の範囲】 1 音声等の信号をクロツクパルスに従つて順次
    サンプリングして記憶し且つ出力する信号の可変
    遅延回路と、前記クロツクパルスを発生する可変
    分周回路および前記クロツクパルスによつて動作
    し、且つ該可変分周回路の分周数を周期的に変化
    させる分周制御回路よりなるクロツク周波数制御
    回路とを通信系の送信側と受信側とに備え、該送
    信側で該分周制御回路の出力を基にして発生させ
    た第一ゲート信号に基づいて正弦波等を変調処理
    した信号を同期信号として送出し、受信側で該同
    期信号に応答したゲート信号を復調し、受信側の
    分周制御回路の出力から送信側と同様にして発生
    させた第二ゲート信号と、前記同期信号に応答し
    たゲート信号の復調により得られた復調ゲート信
    号とを比較することにより送信側と受信側とのク
    ロツク動作を同期させる際、受信側で復調された
    ゲート信号の第一ゲート信号に対する遅れを補償
    する時間だけ予め第一ゲート信号を前記第二ゲー
    ト信号に対して進めて送出することを特徴とする
    秘話通信装置の信号同期回路。 2 クロツク周波数制御回路は、前記分周制御回
    路に使用するクロツクとは異なるクロツクによつ
    て動作し、且つ外部からスイツチ等で設定された
    数まで進歩した時点でパルスを出力するカウンタ
    と、該カウンタの出力パルスによつて前記分周制
    御回路の歩進状態を記憶するラツチ回路と、該ラ
    ツチ回路と前記分周制御回路との内容を比較する
    比較回路とを有し、前記カウンタパルスを出力す
    るタイミングを変えることにより前記第一ゲート
    信号の進み量を設定することを特徴とする特許請
    求の範囲第1項に記載の秘話通信装置の信号同期
    回路。
JP24541984A 1984-11-20 1984-11-20 秘話通信装置の信号同期回路 Granted JPS61123334A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24541984A JPS61123334A (ja) 1984-11-20 1984-11-20 秘話通信装置の信号同期回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24541984A JPS61123334A (ja) 1984-11-20 1984-11-20 秘話通信装置の信号同期回路

Publications (2)

Publication Number Publication Date
JPS61123334A JPS61123334A (ja) 1986-06-11
JPH0339418B2 true JPH0339418B2 (ja) 1991-06-13

Family

ID=17133371

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24541984A Granted JPS61123334A (ja) 1984-11-20 1984-11-20 秘話通信装置の信号同期回路

Country Status (1)

Country Link
JP (1) JPS61123334A (ja)

Also Published As

Publication number Publication date
JPS61123334A (ja) 1986-06-11

Similar Documents

Publication Publication Date Title
US4893339A (en) Secure communication system
US4803726A (en) Bit synchronization method for a digital radio telephone system
US4434323A (en) Scrambler key code synchronizer
KR890702358A (ko) 통신 보안용 아날로그 오디오 주파수 대역 스크램블러 및 그 방법
US4133977A (en) Voice scrambler using syllabic masking
US4283602A (en) Cryptographically secure communication system
US4058677A (en) Sound scrambling equipment
JPH0339418B2 (ja)
US4159399A (en) Security communication system using polarity inversion
JPS60109941A (ja) 秘話通信装置の信号同期回路
JPS60208132A (ja) 暗号化兼解読方式
JPS6143032A (ja) 秘話装置
JPS61123330A (ja) 秘話通信装置の信号同期回路
JPS61123332A (ja) 秘話通信装置の信号同期回路
JPH0245859B2 (ja) Hiwatsushinkairo
JPH0669176B2 (ja) 秘話通信方法
JPS6221340A (ja) 秘話通信装置の信号同期回路
JPS61123335A (ja) 秘話通信装置の信号同期回路
JPH0218780B2 (ja)
JPH055209B2 (ja)
JPS632434A (ja) 秘話通信装置
JPS61123331A (ja) 秘話通信装置の信号同期回路
JPH05292064A (ja) 音声スクランブル回路、音声ディスクランブル回路およびコードレス電話装置
JPS6046148A (ja) 反転秘話無線通信方式
JPH01162438A (ja) 秘話通信装置の同期回路