JPS61122787A - Function generating circuit - Google Patents

Function generating circuit

Info

Publication number
JPS61122787A
JPS61122787A JP24335084A JP24335084A JPS61122787A JP S61122787 A JPS61122787 A JP S61122787A JP 24335084 A JP24335084 A JP 24335084A JP 24335084 A JP24335084 A JP 24335084A JP S61122787 A JPS61122787 A JP S61122787A
Authority
JP
Japan
Prior art keywords
amplifier
switch
gain
output
generating circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24335084A
Other languages
Japanese (ja)
Inventor
Norio Murakami
典生 村上
Koji Tokiwa
常盤 耕司
Yukio Endo
幸雄 遠藤
Kazuhiro Kaneko
和弘 金子
Masahisa Yoshimi
吉見 昌久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP24335084A priority Critical patent/JPS61122787A/en
Publication of JPS61122787A publication Critical patent/JPS61122787A/en
Pending legal-status Critical Current

Links

Landscapes

  • Control Of Amplification And Gain Control (AREA)
  • Amplifiers (AREA)

Abstract

PURPOSE:To obtain a function generator by a MOS-IC by actuating a switch for connecting a resistor to an amplifier so that the gain of the amplifier is changed when an output voltage exceeds a prescribed value. CONSTITUTION:Resistors R3, R5 are connected through switches SW1, SW2 between the inverted input terminal and output terminal of an amplifier APM1 in addition to a feedback resistor Rs and the output voltage Vout of the amplifier AMP1 is supervised by comparators COMP1, COMP2. When an input voltage VIN is close to the voltage Vc, the output is low, both the outputs of the comparators COM1, COM2 are high and both the switches SW1, SW2 are turned off. At that time, the gain is -R2/R1. If the input voltage is increased or dropped and exceeds a certain point, any one of the outputs of the comparators COM1, COM2 is turned to low, so that any one of the switches SW1, SW2 is turned on, the feedback resistance value is reduced and the gain is reduced.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は関数発生回路に関するものであシ、特KMO3
−ICによって効果的に実現し得る折線形量数発生回路
に関する。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a function generation circuit, and in particular KMO3.
- It relates to a folded linear quantity generation circuit that can be effectively realized by an IC.

本発明に係る関数発生回路は、種々の制御回路等におい
て広く用いられている。
The function generating circuit according to the present invention is widely used in various control circuits and the like.

〔従来の技術〕[Conventional technology]

従来良く知られている関数発生回路としては、例えば第
2図に図示の如く、ダイオードDI 、D2を用いたも
のがある。第2図において、R11〜R6/は抵抗器、
AMPIIは反転増幅器である。この回路の動作特性は
良く知られているように、例えば第3図の実線で示した
特性を示す。すなわち、人力VxN=Vc  の場合は
、演算増幅器AMPIIの出力は零であるから出力VO
ut=O。ダイオードDI、D2ともにオフの状態で、
人力MINが大きくなると、人力VtXは増幅器AMP
IIとVIN人力点から増幅器AMPIIの出力点まで
の抵抗の部分(以下単に増幅器という)で利得=−R2
7R1’で増幅且つ反転されて出力Voutとなる。入
力WINが所定の値VtN6以上になシダイオードD1
の両端の電位差がダイオードD1をオンさせるに充分な
値になるとダイオードD1が導通する。これにより増幅
器AMPIIの負帰還抵抗としてR2’と並列にR3’
が接続されることになる。これによシ増幅器9利得が近
似的に(R2’R3’/ (R2’+Rイ) R1’に
変化する。従って入力WINがVta@以上になると、
前の仲きとは異なる傾きの出力Wontが得られる。入
力WINがVC以下の場合は、ダイオードD2側が上記
同様に動作する。従って第3図に図示の特性が得られる
As a conventionally well-known function generating circuit, there is one using diodes DI and D2, as shown in FIG. 2, for example. In FIG. 2, R11 to R6/ are resistors;
AMPII is an inverting amplifier. As is well known, the operating characteristics of this circuit are, for example, those shown by the solid line in FIG. In other words, when human power VxN=Vc, the output of operational amplifier AMPII is zero, so the output VO
ut=O. With both diodes DI and D2 off,
When the human power MIN increases, the human power VtX increases as the amplifier AMP
Gain = -R2 at the resistance part from the input point of II and VIN to the output point of the amplifier AMPII (hereinafter simply referred to as the amplifier)
It is amplified and inverted by 7R1' and becomes the output Vout. When the input WIN is higher than the predetermined value VtN6, the diode D1
Diode D1 becomes conductive when the potential difference across it reaches a value sufficient to turn on diode D1. As a result, R3' is connected in parallel with R2' as a negative feedback resistor of the amplifier AMPII.
will be connected. As a result, the gain of the amplifier 9 changes approximately to (R2'R3'/ (R2'+R) R1'. Therefore, when the input WIN becomes more than Vta@,
An output Wont having a slope different from that of the previous one is obtained. When the input WIN is below VC, the diode D2 side operates in the same manner as described above. Therefore, the characteristics shown in FIG. 3 are obtained.

〔発明が解決しようとする問題点〕 上述の機能を有する関数発生回路を、特にMOS−IC
によりて実現したい場合が生じているが、PN接合の上
記ダイオードを同一のMOS−IC基板上に形成できな
いという問題がある。ダイオードに変えて、MOS)ラ
ンジスタの整流特性を用いて上述の関数発生回路を実現
することも考えられゐが、立上シ特性のバラツキ等によ
シ精変の良いものが得られないという問題がある。従っ
て、従来はダイオードを除く部分のみMOS−ECで実
現し、ダイオードは外付部品として接続せざるを得す、
MOS−ICの有する高集積化、低価格化というメリッ
トを阻害し、また回路構成上も複雑になるという問題が
顕在化している。
[Problems to be Solved by the Invention] A function generating circuit having the above-mentioned functions is particularly suitable for MOS-IC.
However, there is a problem in that the PN junction diode cannot be formed on the same MOS-IC substrate. It is also possible to realize the above-mentioned function generation circuit by using the rectification characteristics of a MOS transistor instead of a diode, but there is a problem that a well-defined circuit cannot be obtained due to variations in startup characteristics, etc. There is. Therefore, conventionally, only the parts excluding the diode were realized with MOS-EC, and the diode had to be connected as an external component.
Problems have emerged that hinder the advantages of MOS-ICs, such as high integration and low cost, and also make the circuit configuration more complex.

〔問題を解決するための手段〕[Means to solve the problem]

本発明は上述の問題を解決するため、増幅器、該増幅器
と並列に設けられた少くとも1つのスイッチ、該スイッ
チに対応して設けられ前記増幅器の出力レベルに応答し
て前記スイッチを作動させる制御回路、及び、前記スイ
ッチに対応して設けられ前記スイッチの作動に応答して
前記増幅器の利得を変化させるように作動的に接続され
た抵抗器、を具備し、前記増幅器の利得が発生させるべ
き関数の、傾きを規定することを特徴とする関数発生回
路を提供する。
In order to solve the above-mentioned problems, the present invention provides an amplifier, at least one switch provided in parallel with the amplifier, and a control provided corresponding to the switch for actuating the switch in response to the output level of the amplifier. a resistor associated with the switch and operatively connected to vary the gain of the amplifier in response to actuation of the switch; A function generating circuit is provided, which is characterized in that it defines the slope of a function.

〔作用〕[Effect]

本発明においては、人力信号に応じて作動して増幅器の
利得を変化させる手段の一部として、従来のダイオード
に変えてMO8技術において容易に実現可能なスイッチ
と制御回路を設けている。
In the present invention, conventional diodes are replaced by switches and control circuits that can be easily implemented in MO8 technology as part of the means for operating in response to human input signals to vary the gain of the amplifier.

〔実施例〕〔Example〕

以下本発明の実施例について述べる。 Examples of the present invention will be described below.

第1図は本発明の一実施例としての関数発生回路を示す
図である。第1図において、R1−R6は抵抗器、AM
PIは演算増幅器、COMPl、COMP2はコンパレ
ータ、SWl、SW2はアナログスイッチ、INVI 
、 rNV2はインバータを示す。同図において、基本
的な回路構成は第2図と同様であシ、回路素子R1〜R
6、人MPIは第2図のR1’〜R6’、AMPIIと
同様である。但し、82図のダイオードD1に代えてア
ナログスイッチSW1、インバータINVI、コンパレ
ータCOMPIが、ダイオードD2に代えてアナログス
イッチSW2、インバータINV2、コンパレータCO
MP2が図示の如く接続されている。
FIG. 1 is a diagram showing a function generating circuit as an embodiment of the present invention. In Figure 1, R1-R6 are resistors, AM
PI is an operational amplifier, COMPl, COMP2 are comparators, SWl, SW2 are analog switches, INVI
, rNV2 indicates an inverter. In the figure, the basic circuit configuration is the same as that in Figure 2, and the circuit elements R1 to R
6. The human MPI is similar to R1' to R6' and AMPII in FIG. However, analog switch SW1, inverter INVI, and comparator COMPI are used instead of diode D1 in Figure 82, and analog switch SW2, inverter INV2, and comparator CO are used instead of diode D2.
MP2 is connected as shown.

第1図に図示の回路はMOS−ICとして形成したもの
である。
The circuit shown in FIG. 1 is formed as a MOS-IC.

第1図において、アナログスイッチSWI 、 SW2
はそれぞれNMOSアナログスイッチとPMOSアナロ
グスイッチを並列に接続したものを一体化している。基
本的にはアナログスイッチSWI、SW2はそれぞれN
MOSアナログスイッチ又はPMOSアナログスイッチ
のいずれか一方のみでも良いのであるが、これらスイッ
チSWI、SW2のオン時の抵抗を小さくすることを主
目的として2個並置している。NMOSアナログスイッ
チ及びPMOSアナログスイッチは同時的に作動する。
In FIG. 1, analog switches SWI and SW2
Each integrates an NMOS analog switch and a PMOS analog switch connected in parallel. Basically, analog switches SWI and SW2 are each N.
Although it is possible to use only one of the MOS analog switch and PMOS analog switch, two of these switches are arranged in parallel for the main purpose of reducing the resistance when the switches SWI and SW2 are turned on. The NMOS analog switch and the PMOS analog switch operate simultaneously.

そのため、コンパレータCOMPI、COMP2の出力
にはそれぞれインバータINVI、INV2が設けられ
、コンパレータCOMPIの出力に応答してアナログス
イッチSWIのNMOSアナログスイッチとPMOSア
ナログスイッチとが同時的に作動する。他方も同様であ
る。
Therefore, inverters INVI and INV2 are provided at the outputs of the comparators COMPI and COMP2, respectively, and the NMOS analog switch and the PMOS analog switch of the analog switch SWI operate simultaneously in response to the output of the comparator COMPI. The same applies to the other side.

第3図を参照してM1図に図示の回路の動作について説
明する。
The operation of the circuit shown in FIG. M1 will be explained with reference to FIG.

初期状態において、アナログスイッチSWI 。In the initial state, analog switch SWI.

SW2  ともにオフである。Both SW2 are off.

先ず、演算増幅話人MPIの非反転入力端子に印加され
た電圧vcと同じ大きさの入力VIN=V(が印加され
た場合を考える。この場合、増幅器AMP1の出力Vo
utは零である。このときコンパレータCOMPI 、
COMP2  の出力は共にハイ(H)レベルであシ、
アナログスイッチS’WI 、SW2はオフのま\であ
る。このときの増幅器AMPIとvIN人力点から増幅
器AMP1の出力点までの抵抗の部分(以下単に増幅器
という)の利得は一82/R1で規定される。
First, consider the case where an input VIN=V (of the same magnitude as the voltage vc applied to the non-inverting input terminal of the operational amplifier speaker MPI is applied. In this case, the output Vo of the amplifier AMP1 is
ut is zero. At this time, the comparator COMPI,
The outputs of COMP2 are both high (H) level.
The analog switches S'WI and SW2 remain off. At this time, the gain of the resistance portion (hereinafter simply referred to as the amplifier) from the input point of the amplifiers AMPI and vIN to the output point of the amplifier AMP1 is defined by -82/R1.

次に入力電圧MINが高くなると、上記利得で増幅器A
MP1で増幅、反転された出力Voutが得られる。こ
の時、a点の電圧VAも下がっていく。
Next, when the input voltage MIN increases, the amplifier A with the above gain
An amplified and inverted output Vout is obtained by MP1. At this time, the voltage VA at point a also decreases.

入力電圧v!N  がさらに高くなシ、7人がコンパレ
ータCOMPIの反転入力端子に印加されている電圧V
Cより下がると、コンパレータCOMPIの出力はHレ
ベルからロー(L)レベルとなる。このローレベル信号
によυアナログスイッチsw1が導通する。この導通に
より、抵抗器R3が増幅話人MPIと並列的に接続され
ることとな勺、増幅器の利得は上述の−R2/ R1か
ら近似的1cmR2R3/ (R2+R3)・Rt で
規定される値となる。従って、入力電圧vIN  が増
加すれば、後者の利得で増幅された出力Voutが得ら
れる。アナログスイッチSWI  が切シ替る時の出力
Voutl・は、の関係によシ定まる。
Input voltage v! If N is even higher, the voltage V applied to the inverting input terminal of the comparator COMPI
When the voltage falls below C, the output of the comparator COMPI changes from the H level to the low (L) level. This low level signal turns on the υ analog switch sw1. Due to this conduction, the resistor R3 is connected in parallel with the amplifier speaker MPI, and the gain of the amplifier is approximately 1cmR2R3/(R2+R3)・Rt from the above-mentioned -R2/R1. Become. Therefore, if the input voltage vIN increases, an output Vout amplified by the latter gain can be obtained. The output Voutl when the analog switch SWI is switched is determined by the relationship.

以上から明らかなように、ブレークポイントWIN =
VIN&の上下によυ、増幅度の異なる出力Voutが
得られるから折線近似の関数を発生させることができる
As is clear from the above, breakpoint WIN =
Since outputs Vout with different amplification degrees can be obtained depending on the upper and lower sides of VIN&, a function approximated by a broken line can be generated.

第1図の他方の回路SW2.INV2.COMP2は人
力MINがVC以下の場合、上記同様に作動する。
The other circuit SW2 in FIG. INV2. COMP2 operates in the same manner as described above when the human power MIN is less than or equal to VC.

すなわち人力V[NがVC〜’VtNbの間の場合は、
利得−R2/R1で規定されることは前述通シでおシ、
VHH,以下では利得は近似的に−(Rz・Rs)/ 
(R2+R5)・R1と変化する。との場合のb点の電
圧をvB とすると、アナログスイッチSW2が切シ替
る時の出力Vout2  は、VB =VCとなること
から、 で規定される。
In other words, if the human power V[N is between VC and 'VtNb,
As mentioned above, the gain is defined by -R2/R1.
VHH, below, the gain is approximately −(Rz・Rs)/
It changes as (R2+R5)・R1. If the voltage at point b is vB in the case of , then the output Vout2 when the analog switch SW2 switches is defined as VB = VC.

これによシ第3図に実線で示したような折線近似の関数
を発生させることができる。VCは任意であるが、Vc
=Oとすれば、第3図の中心Oを通る関数を発生させる
ことができる。
This makes it possible to generate a function approximated by a broken line as shown by the solid line in FIG. VC is arbitrary, but Vc
=O, it is possible to generate a function that passes through the center O in FIG.

関数の傾斜は抵抗器R1,R2,R3,R4の値を調整
することによシ任意にすることができる。
The slope of the function can be made arbitrary by adjusting the values of resistors R1, R2, R3 and R4.

また第1図の回路は入力VIN  について正、逆両方
の関数を発生させるべく2組の、利得変化手段、すなわ
ち、アナログスイッチSWI  、インバータINVI
 、 コンパレータCOMPI  、抵抗器R3、アナ
ログスイッチSW2  、インバータINV2゜コンパ
レータCOMP2 、抵抗器R5を設けた場合について
述べたが、いずれか一方のみにすることができる。反対
に、第3図の破線で図示の如く、さらに多くのブレーク
ポイントを設けたい場合は、上述同様の利得変化手段を
複数段ければよい。
The circuit of FIG. 1 also includes two sets of gain changing means, an analog switch SWI and an inverter INVI, in order to generate both positive and inverse functions for the input VIN.
, comparator COMPI, resistor R3, analog switch SW2, inverter INV2, comparator COMP2, and resistor R5 have been described, but only one of them can be provided. On the other hand, if it is desired to provide more breakpoints as shown by the broken lines in FIG. 3, a plurality of stages of gain changing means similar to those described above may be used.

本発明の他の実施例を第4図に示す。Another embodiment of the invention is shown in FIG.

第4図に図示の回路は第1図に図示の回路に対して、ア
ナログスイッチSWI 1.5WI2と直列に抵抗器R
y、Rs  を接続したものである。また、;ンパ1/
 −夕COMP21.COMP22 、アナログスイッ
チ5W11.5WI2も第1図のものとは逆特性に接続
している。これは、接続はいずれでも良いことを示す。
The circuit shown in FIG. 4 is different from the circuit shown in FIG.
y, Rs are connected. Also, ;Npa1/
-Evening COMP21. COMP22 and the analog switch 5W11.5WI2 are also connected with opposite characteristics to those shown in FIG. This indicates that any connection is acceptable.

前者の抵抗器R7,R8を設けたことは、コンパレータ
COMP21 、 COMP22の動作を安定させるた
めのものである。す々わち、a点の電圧VaがVINm
近傍にあるとき、僅かな変動で、コンパレータCOMP
21 の出力がHレベルとLレベルとの間で振動的にな
る可能性がある。そこで抵抗器R7をアナログスイッチ
SWI 1  と直列に接続し、抵抗器R7による電圧
降下で電圧差を生じさせ、アナログスイッチ5W11 
導通時の安定化を図っている。他方も同様である。
The purpose of providing the former resistors R7 and R8 is to stabilize the operation of the comparators COMP21 and COMP22. That is, the voltage Va at point a is VINm
When it is in the vicinity, a slight fluctuation causes the comparator COMP
There is a possibility that the output of 21 will oscillate between the H level and the L level. Therefore, the resistor R7 is connected in series with the analog switch SWI 1 to create a voltage difference due to the voltage drop caused by the resistor R7, and the analog switch 5W11
This is aimed at stabilization during conduction. The same applies to the other side.

尚、アナログスイッチ5W11 導通時の利得は次式で
与えられる。
Incidentally, the gain when the analog switch 5W11 is conductive is given by the following equation.

アナログスイッチ5WI2 導通時の利得は次式%式% 第1図に関連づけて述べた変形態様は、第4図に図示の
回路についても同様に適用できる。
The gain when the analog switch 5WI2 is conductive is expressed by the following formula: % The modification described in connection with FIG. 1 can be similarly applied to the circuit shown in FIG.

以上の実施例は、主としてMOS −I C化の実現可
能を目的とした場合として述べたが、上述の回路はMO
8−IC化に限定されるものではなく、他の種々の方式
でも実現できることは言うまでもない。
The above embodiments have been described mainly for the purpose of realizing MOS-IC, but the above-mentioned circuit is
Needless to say, the present invention is not limited to 8-IC implementation, and can be implemented using various other methods.

〔発明の効果〕〔Effect of the invention〕

以上に述べたように、本発明によれば、MO8−ICの
特徴を活かしてMO8−IC化可能な関数発生回路が提
供される。
As described above, according to the present invention, a function generation circuit that can be implemented as an MO8-IC by taking advantage of the characteristics of the MO8-IC is provided.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例としての関数発生回路図、第
2図は従来の関数発生回路図、第3図は関数特性を示す
図、第4図は本発明の他の実施例としての関数発生回路
図、である。 (符号の説明) 81〜R6・・・抵抗器、AMPI  ・・・演算増幅
器、INVI 、INV2 ・・・インバータ、COM
PI 、COMP2・・・コンパレータ、SWI 、S
W2・・・アナログスイッチ。
FIG. 1 is a function generation circuit diagram as an embodiment of the present invention, FIG. 2 is a conventional function generation circuit diagram, FIG. 3 is a diagram showing function characteristics, and FIG. 4 is a diagram as another embodiment of the present invention. This is a function generation circuit diagram. (Explanation of symbols) 81 to R6...Resistor, AMPI...Operation amplifier, INVI, INV2...Inverter, COM
PI, COMP2... Comparator, SWI, S
W2...Analog switch.

Claims (1)

【特許請求の範囲】 1、増幅器、該増幅器と並列に設けられた少くとも1つ
のスイッチ、該スイッチに対応して設けられ前記増幅器
の出力レベルに応答して前記スイッチを作動させる制御
回路、及び、前記スイッチに対応して設けられ前記スイ
ッチの作動に応答して前記増幅器の利得を変化させるよ
うに作動的に接続された抵抗器、を具備し、前記増幅器
の利得が発生させるべき関数の傾きを規定することを特
徴とする関数発生回路。 2、前記スイッチと直列に抵抗器を設けた、特許請求の
範囲第1項に記載の関数発生回路。 3、前記スイッチがアナログスイッチである、特許請求
の範囲第1項又は第2項に記載の関数発生回路。 4、前記アナログスイッチが、同時的に作動するように
、並列に接続されて成る2以上のアナログスイッチを有
する、特許請求の範囲第3項に記載の関数発生回路。 5、前記全ての回路がMOS−ICで形成されて成る、
特許請求の範囲第1項〜第4項に記載の関数発生回路。
[Claims] 1. An amplifier, at least one switch provided in parallel with the amplifier, a control circuit provided corresponding to the switch and operating the switch in response to the output level of the amplifier; , a resistor provided corresponding to the switch and operatively connected to change the gain of the amplifier in response to actuation of the switch, the slope of the power function generated by the gain of the amplifier; A function generation circuit characterized in that it defines: 2. The function generating circuit according to claim 1, further comprising a resistor in series with the switch. 3. The function generating circuit according to claim 1 or 2, wherein the switch is an analog switch. 4. The function generating circuit according to claim 3, wherein the analog switch has two or more analog switches connected in parallel so that they operate simultaneously. 5. All the circuits are formed of MOS-ICs,
A function generating circuit according to claims 1 to 4.
JP24335084A 1984-11-20 1984-11-20 Function generating circuit Pending JPS61122787A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24335084A JPS61122787A (en) 1984-11-20 1984-11-20 Function generating circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24335084A JPS61122787A (en) 1984-11-20 1984-11-20 Function generating circuit

Publications (1)

Publication Number Publication Date
JPS61122787A true JPS61122787A (en) 1986-06-10

Family

ID=17102519

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24335084A Pending JPS61122787A (en) 1984-11-20 1984-11-20 Function generating circuit

Country Status (1)

Country Link
JP (1) JPS61122787A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004336300A (en) * 2003-05-06 2004-11-25 Toyoda Mach Works Ltd Amplifier and current detecting device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004336300A (en) * 2003-05-06 2004-11-25 Toyoda Mach Works Ltd Amplifier and current detecting device

Similar Documents

Publication Publication Date Title
US20030058147A1 (en) Low-output capacitance, current mode digital-to-analog converter
US9501080B2 (en) Multiple output offset comparator
EP0410295B1 (en) Single-ended chopper stabilized operational amplifier
EP0998034B1 (en) Analog amplifier clipping circuit
JPS61122787A (en) Function generating circuit
US5311142A (en) Amplifier circuit with gain that does not vary with power supply fluctuations
JPH09246885A (en) Input circuit, operational amplifier circuit and semiconductor integrated circuit device
US10700674B1 (en) Differential comparator circuit
JPS58194425A (en) Digital-analog converting circuit
JPH04330812A (en) Vca circuit
JP2006048116A (en) Constant voltage power supply circuit
JP3074972B2 (en) Hysteresis circuit
JPH03280616A (en) Hysteresis circuit
JP2633774B2 (en) Analog / digital circuit mixed type semiconductor device
JPS60128702A (en) Semiconductor integrated circuit device
JP3209181B2 (en) Slow on / off signal generation circuit
KR20020095740A (en) Current source circuit of digital/analogue
JPS63294113A (en) Hysteresis comparator
JPH1115545A (en) Semiconductor device
JPS6012816A (en) Cmos comparator
JPS6085615A (en) Buffer amplifier
JPH0697740A (en) Reference voltage generating circuit
JPH02226915A (en) D/a conversion circuit
JPH07106968A (en) Control circuit for operational amplifier
JPS63314018A (en) Pwm signal output circuit