JPH07106968A - Control circuit for operational amplifier - Google Patents
Control circuit for operational amplifierInfo
- Publication number
- JPH07106968A JPH07106968A JP25176793A JP25176793A JPH07106968A JP H07106968 A JPH07106968 A JP H07106968A JP 25176793 A JP25176793 A JP 25176793A JP 25176793 A JP25176793 A JP 25176793A JP H07106968 A JPH07106968 A JP H07106968A
- Authority
- JP
- Japan
- Prior art keywords
- operational amplifier
- voltage
- vdd
- input
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、演算増幅器の制御回路
に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a control circuit for an operational amplifier.
【０００２】[0002]
【従来の技術】図３は演算増幅器及びＡＤコンバータを
示している。図３において、（１）は演算増幅器であ
り、−（反転入力）端子及び接地の間に入力抵抗（２）
が接続され、−端子及び出力端子の間に帰還抵抗（３）
が接続され、帰還抵抗（３）の値を入力抵抗（２）の値
で割った利得を有するものである。即ち、演算増幅器
（１）は、＋（非反転入力）端子に入力電圧が印加され
た時、前記入力電圧に前記利得を掛けた出力電圧を発生
する仕組みになっている。（４）はＡＤコンバータであ
り、演算増幅器（１）から得られるアナログ値をｍビッ
トのデジタル値に変換するものである。ＡＤコンバータ
（４）は、逐次比較型でも一括比較型でも何れでも良
い。2. Description of the Related Art FIG. 3 shows an operational amplifier and an AD converter. In FIG. 3, (1) is an operational amplifier, and an input resistance (2) is provided between the-(inverting input) terminal and ground.
Is connected, and a feedback resistor (3) is provided between the-terminal and the output terminal.
Is connected and has a gain obtained by dividing the value of the feedback resistor (3) by the value of the input resistor (2). That is, the operational amplifier (1) has a mechanism for generating an output voltage by multiplying the input voltage by the gain when the input voltage is applied to the + (non-inverting input) terminal. Reference numeral (4) is an AD converter, which converts an analog value obtained from the operational amplifier (1) into an m-bit digital value. The AD converter (4) may be either a successive approximation type or a batch comparison type.
【０００３】図４は演算増幅器（１）の具体回路を示し
ている。図４において、ＰＭＯＳトランジスタ（５）及
びＮＭＯＳトランジスタ（６）は、電源Ｖdd及び接地Ｖ
ssの間に直列接続され、ダイオードとして機能する。即
ち、ＰＭＯＳトランジスタ（５）及びＮＭＯＳトランジ
スタ（６）は、ドレイン接続点からバイアス電圧を発生
する。ＰＭＯＳトランジスタ（７）は前記バイアス電圧
に応じて定電流を発生するものである。ＰＭＯＳトラン
ジスタ（８）（９）は、差動接続され、入力電圧を入力
抵抗（２）及び帰還抵抗（３）の接続点電圧と比較する
ものである。ＮＭＯＳトランジスタ（１０）（１１）
は、電流ミラー接続され、ＰＭＯＳトランジスタ（８）
のドレイン電流に対応する電流を発生するものである。
ＰＭＯＳトランジスタ（１２）及びＮＭＯＳトランジス
タ（１３）は、電源Ｖdd及び接地Ｖssの間に直列接続さ
れ、ＰＭＯＳトランジスタ（１２）は前記バイアス電圧
に応じて動作し、ＮＭＯＳトランジスタ（１３）はＰＭ
ＯＳトランジスタ（９）のドレイン電圧に応じて動作す
る。従って、ＰＭＯＳトランジスタ（９）のゲートに入
力電圧が印加されると、ＰＭＯＳトランジスタ（１２）
及びＮＭＯＳトランジスタ（１３）のドレイン接続点か
ら帰還抵抗（３）／入力抵抗（２）の利得を有する出力
電圧が発生する様になっている。FIG. 4 shows a specific circuit of the operational amplifier (1). In FIG. 4, a PMOS transistor (5) and an NMOS transistor (6) are connected to a power source Vdd and a ground V
It is connected in series between ss and functions as a diode. That is, the PMOS transistor (5) and the NMOS transistor (6) generate a bias voltage from the drain connection point. The PMOS transistor (7) generates a constant current according to the bias voltage. The PMOS transistors (8) and (9) are differentially connected and compare the input voltage with the voltage at the connection point of the input resistor (2) and the feedback resistor (3). NMOS transistor (10) (11)
Is a current mirror connection, PMOS transistor (8)
A current corresponding to the drain current of is generated.
The PMOS transistor (12) and the NMOS transistor (13) are connected in series between the power source Vdd and the ground Vss, the PMOS transistor (12) operates according to the bias voltage, and the NMOS transistor (13) is PM.
It operates according to the drain voltage of the OS transistor (9). Therefore, when an input voltage is applied to the gate of the PMOS transistor (9), the PMOS transistor (12)
An output voltage having a gain of the feedback resistance (3) / input resistance (2) is generated from the drain connection point of the NMOS transistor (13).
【０００４】[0004]
【発明が解決しようとする課題】しかしながら、演算増
幅器（１）の最大出力電圧は、少なくとも電源Ｖddから
ＰＭＯＳトランジスタ（１２）のソースゲート間電圧Ｖ
sgだけ低い値に制限されてしまう。従って、ＡＤコンバ
ータ（４）は、（Ｖdd−Ｖsg）〜Ｖssのアナログ値をデ
ジタル値に変換するに留まり、入力電圧に対するＡＤ変
換精度が低下する問題があった。However, the maximum output voltage of the operational amplifier (1) is at least from the power supply Vdd to the source-gate voltage V of the PMOS transistor (12).
It is limited to a lower value by sg. Therefore, the AD converter (4) only converts the analog value of (Vdd-Vsg) to Vss into a digital value, and there is a problem that the AD conversion accuracy with respect to the input voltage decreases.
【０００５】そこで、本発明は、入力電圧に対するＡＤ
変換精度を向上できる演算増幅器の制御回路を提供する
ことを目的とする。Therefore, according to the present invention, the AD with respect to the input voltage is used.
An object of the present invention is to provide a control circuit of an operational amplifier that can improve conversion accuracy.
【０００６】[0006]
【課題を解決するための手段】本発明は、前記問題点を
解決する為に成されたものであり、その特徴とするとこ
ろは、一方の入力端子に入力抵抗が接続されると共に前
記一方の入力端子及び出力端子の間に帰還抵抗が接続さ
れ、他方の入力端子に印加された入力電圧に対して前記
入力抵抗及び前記帰還抵抗の比の利得を有する出力電圧
を発生する演算増幅器と、前記演算増幅器の電源電圧を
昇圧する昇圧回路と、前記演算増幅器の出力電圧を信号
処理する信号処理回路と、前記演算増幅器の出力電圧を
前記信号処理回路の電源電圧に制限する制限回路と、を
備えた点である。The present invention has been made to solve the above problems, and is characterized in that one input terminal is connected to an input resistor and A feedback resistor is connected between the input terminal and the output terminal, and an operational amplifier which generates an output voltage having a gain of a ratio of the input resistance and the feedback resistor with respect to an input voltage applied to the other input terminal, A booster circuit that boosts the power supply voltage of the operational amplifier, a signal processing circuit that processes the output voltage of the operational amplifier, and a limiting circuit that limits the output voltage of the operational amplifier to the power supply voltage of the signal processing circuit. It is a point.
【０００７】[0007]
【作用】本発明によれば、演算増幅器の電源電圧を昇圧
し、演算増幅器の最大出力電圧をＡＤコンバータの電源
電圧に制限する様に構成した為、演算増幅器の入力電圧
に対するＡＤ変換精度を向上できる。According to the present invention, since the power supply voltage of the operational amplifier is boosted and the maximum output voltage of the operational amplifier is limited to the power supply voltage of the AD converter, the AD conversion accuracy for the input voltage of the operational amplifier is improved. it can.
【０００８】[0008]
【実施例】本発明の詳細を図面に従って具体的に説明す
る。図１は本発明の演算増幅器の制御回路を示す図であ
る。尚、図１及び図３の同じ素子には同じ番号を付し、
重複する説明を省略するものとする。図１において、
（１４）は昇圧回路であり、演算増幅器（１）の電源Ｖ
ddを（Ｖdd＋α）に昇圧するものである。（１５）はダ
イオードであり、アノードが演算増幅器（１）の出力端
子と接続されると共にカソードが電源Ｖddと接続され、
演算増幅器（１）の最大出力電圧に関係なく、ＡＤコン
バータ（４）の入力電圧を電源Ｖdd及びダイオード（１
５）の順方向電圧Ｖakの和電圧（Ｖdd＋Ｖak）に制限す
るものである。即ち、ＡＤコンバータ（４）の電源電圧
が（Ｖdd＋Ｖak）となる様に、電源Ｖdd及びＡＤコンバ
ータ（４）の電源電圧の相対関係を決定すれば良い。The details of the present invention will be described in detail with reference to the drawings. FIG. 1 is a diagram showing a control circuit of an operational amplifier according to the present invention. The same elements in FIGS. 1 and 3 are given the same numbers,
A duplicate description will be omitted. In FIG.
(14) is a booster circuit, which is a power source V of the operational amplifier (1).
The voltage of dd is raised to (Vdd + α). (15) is a diode, the anode of which is connected to the output terminal of the operational amplifier (1) and the cathode of which is connected to the power supply Vdd,
Regardless of the maximum output voltage of the operational amplifier (1), the input voltage of the AD converter (4) is supplied to the power supply Vdd and the diode (1
It is limited to the sum voltage (Vdd + Vak) of the forward voltage Vak of 5). That is, the relative relationship between the power supply Vdd and the power supply voltage of the AD converter (4) may be determined so that the power supply voltage of the AD converter (4) becomes (Vdd + Vak).
【０００９】図２は昇圧回路（１４）の具体回路を示し
ている。図２において、（１６）は発振回路であり、電
圧αの振幅を有する矩形波を発生するものである。（１
７）は結合コンデンサである。（１８）（１９）はダイ
オードである。（２０）は平滑コンデンサである。従っ
て、昇圧回路（１４）の出力は（Ｖdd＋α）となり、演
算増幅器（１）の電源として印加される。尚、電圧α
は、少なくともＰＭＯＳトランジスタ（１２）のソース
ゲート間電圧より高い値である。FIG. 2 shows a specific circuit of the booster circuit (14). In FIG. 2, (16) is an oscillating circuit, which generates a rectangular wave having an amplitude of the voltage α. (1
7) is a coupling capacitor. (18) and (19) are diodes. (20) is a smoothing capacitor. Therefore, the output of the booster circuit (14) becomes (Vdd + α) and is applied as the power source of the operational amplifier (1). The voltage α
Is at least higher than the source-gate voltage of the PMOS transistor (12).
【００１０】以上より、演算増幅器（１）の出力電圧を
Ｖdd〜Ｖssまで拡大でき、演算増幅器（１）の入力電圧
に対するＡＤ変換精度を従来に比べて向上できることに
なる。As described above, the output voltage of the operational amplifier (1) can be expanded to Vdd to Vss, and the AD conversion accuracy for the input voltage of the operational amplifier (1) can be improved as compared with the conventional case.
【００１１】[0011]
【発明の効果】本発明によれば、演算増幅器の電源電圧
を昇圧し、演算増幅器の最大出力電圧をＡＤコンバータ
の電源電圧に制限する様に構成した為、演算増幅器の入
力電圧に対するＡＤ変換精度を向上できる利点が得られ
る。According to the present invention, since the power supply voltage of the operational amplifier is boosted and the maximum output voltage of the operational amplifier is limited to the power supply voltage of the AD converter, the AD conversion accuracy with respect to the input voltage of the operational amplifier. The advantage of being able to improve is obtained.
【図１】本発明の演算増幅器の制御回路を示す図であ
る。FIG. 1 is a diagram showing a control circuit of an operational amplifier according to the present invention.
【図２】昇圧回路の具体例を示す図である。FIG. 2 is a diagram showing a specific example of a booster circuit.
【図３】従来の演算増幅器及び周辺回路を示す図であ
る。FIG. 3 is a diagram showing a conventional operational amplifier and peripheral circuits.
【図４】演算増幅器の具体例を示す図である。FIG. 4 is a diagram showing a specific example of an operational amplifier.
（１） 演算増幅器 （２） 入力抵抗 （３） 帰還抵抗 （４） ＡＤコンバータ （１４） 昇圧回路 （１５） ダイオード (1) Operational amplifier (2) Input resistance (3) Feedback resistance (4) AD converter (14) Booster circuit (15) Diode
Claims (3)
と共に前記一方の入力端子及び出力端子の間に帰還抵抗
が接続され、他方の入力端子に印加された入力電圧に対
して前記入力抵抗及び前記帰還抵抗の比の利得を有する
出力電圧を発生する演算増幅器と、 前記演算増幅器の電源電圧を昇圧する昇圧回路と、 前記演算増幅器の出力電圧を信号処理する信号処理回路
と、 前記演算増幅器の出力電圧を前記信号処理回路の電源電
圧に制限する制限回路と、 を備えたことを特徴とする演算増幅器の制御回路。1. An input resistance is connected to one input terminal, a feedback resistance is connected between the one input terminal and an output terminal, and the input resistance is applied to an input voltage applied to the other input terminal. And an operational amplifier that generates an output voltage having a gain of the ratio of the feedback resistors, a booster circuit that boosts the power supply voltage of the operational amplifier, a signal processing circuit that processes the output voltage of the operational amplifier, and the operational amplifier. A control circuit for an operational amplifier, comprising: a limiter circuit that limits the output voltage of the power supply voltage of the signal processing circuit.
得られるアナログ値をデジタル値に変換するＡＤコンバ
ータであることを特徴とする請求項１記載の演算増幅器
の制御回路。2. The operational amplifier control circuit according to claim 1, wherein the signal processing circuit is an AD converter that converts an analog value obtained from the operational amplifier into a digital value.
演算増幅器の不感帯領域を無くし、前記入力電圧に対す
るＡＤ変換精度を向上させることを特徴とする請求項２
記載の演算増幅器の制御回路。3. The power supply voltage of the operational amplifier is boosted to eliminate the dead zone region of the operational amplifier, thereby improving the AD conversion accuracy for the input voltage.
A control circuit for the operational amplifier described.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25176793A JPH07106968A (en) | 1993-10-07 | 1993-10-07 | Control circuit for operational amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25176793A JPH07106968A (en) | 1993-10-07 | 1993-10-07 | Control circuit for operational amplifier |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07106968A true JPH07106968A (en) | 1995-04-21 |
Family
ID=17227618
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25176793A Pending JPH07106968A (en) | 1993-10-07 | 1993-10-07 | Control circuit for operational amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07106968A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006352442A (en) * | 2005-06-15 | 2006-12-28 | Seiko Epson Corp | Integrated circuit device, microcomputer, and electronic equipment |
| US7167050B2 (en) | 1999-08-10 | 2007-01-23 | Oki Electric Industry Co., Ltd. | Operational amplifier having large output current with low supply voltage |
-
1993
- 1993-10-07 JP JP25176793A patent/JPH07106968A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7167050B2 (en) | 1999-08-10 | 2007-01-23 | Oki Electric Industry Co., Ltd. | Operational amplifier having large output current with low supply voltage |
| JP2006352442A (en) * | 2005-06-15 | 2006-12-28 | Seiko Epson Corp | Integrated circuit device, microcomputer, and electronic equipment |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6731169B2 (en) | Differential amplifier circuit | |
| US5682119A (en) | Variable gain circuit | |
| JP2553816B2 (en) | Internal power supply generation circuit for semiconductor device | |
| JPH07106968A (en) | Control circuit for operational amplifier | |
| EP0175853A2 (en) | Rectifier circuit | |
| US5394107A (en) | Absolute value circuit | |
| EP0408137B1 (en) | Amplifier arrangement | |
| US6842073B2 (en) | Electronic circuit comprising an amplifier for amplifying a binary signal | |
| JPH07104014A (en) | Comparator circuit | |
| JPH0774638A (en) | A/d converter | |
| JPH0553404B2 (en) | ||
| JPS633511A (en) | Integrated waveform conversion circuit | |
| US10281505B2 (en) | Low-power and compact voltage sensing circuit | |
| JPH09130215A (en) | Level shift circuit for ac waveform | |
| JP3074972B2 (en) | Hysteresis circuit | |
| JP3461091B2 (en) | Integrated circuit input circuit | |
| JP3051600B2 (en) | Current generation circuit | |
| JPH0798341A (en) | Comparator switching circuit | |
| JPH04371017A (en) | Self-bias type amplifier circuit | |
| JPH05129838A (en) | Ring modulation circuit | |
| GB2261338A (en) | CMOS IF limiter amplifier | |
| JPH0563455A (en) | Arithmetic amplifier circuit | |
| JPH06216667A (en) | Operational amplifier circuit | |
| JPS60218175A (en) | Absolute value circuit | |
| JPS61122787A (en) | Function generating circuit |