JPS61118016A - Signal generating circuit - Google Patents
Signal generating circuitInfo
- Publication number
- JPS61118016A JPS61118016A JP59238608A JP23860884A JPS61118016A JP S61118016 A JPS61118016 A JP S61118016A JP 59238608 A JP59238608 A JP 59238608A JP 23860884 A JP23860884 A JP 23860884A JP S61118016 A JPS61118016 A JP S61118016A
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- output
- operational amplifier
- inverting input
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
- H03K3/0231—Astable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K4/00—Generating pulses having essentially a finite slope or stepped portions
- H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
- H03K4/066—Generating pulses having essentially a finite slope or stepped portions having triangular shape using a Miller-integrator
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、例λば三角波発生回路として用いられる信号
発生回路に関するものでろる。DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention relates to a signal generation circuit used as a triangular wave generation circuit, for example.
従来三角波発生回路としては、第７図に示すようなもの
か用いられている。同図において、演算増幅器１とコン
デンサ２おＬび抵［３とからなる積分器の出力Ｖ ｏｕ
ｔ として、第８図に実線で示すような三角波が得られ
る。As a conventional triangular wave generating circuit, the one shown in FIG. 7 has been used. In the figure, the output V ou of an integrator consisting of an operational amplifier 1, a capacitor 2L, and a resistor [3]
As t, a triangular wave as shown by the solid line in FIG. 8 is obtained.
しかしながら、第８図に示′ｊように得られる三角波の
振幅（ｅＨｅＬ）ｆ′ｉ、同図中１点鎖線で示した演算
増幅器３の出力Ｖ＾の最大値Ｖｏ および最小値ＶＬ
とで決まるが、この出力ＶＨ＋ Ｖ Ｌ ホ演算増幅器
４の１−源電圧の影響で変化するものでるるため、得ら
れる三角波の振幅は安定せず、周期Ｔも安定したものに
得られなかった。なお、第７図において５および６に抵
抗でるる。また、第８図中２点鎖線は演算増幅器４の非
反転入力Ｖａ ｋ示す。However, the amplitude (eHeL) f'i of the triangular wave obtained as shown in FIG.
However, this output VH + V L E changes due to the influence of the 1- source voltage of the operational amplifier 4, so the amplitude of the triangular wave obtained was not stable, and the period T was also not stable. . In addition, resistance appears at 5 and 6 in FIG. In addition, the two-dot chain line in FIG. 8 indicates the non-inverting input Vak of the operational amplifier 4.
このような問題点全解決するために、本発明は、積分器
を構成する第１の演算増幅器の反転入力端子に第１およ
び第２の基準電圧金切換印那するスイッチ回路を設ける
とともに第１の演算増幅器の出力が基準電圧を越えたと
きに所定の出力を送出する第１の比較器および上記出力
が基準電圧を下回つ１こときに所定の出力を送出する第
２の比較器金膜け、上記第１および第２の基準電圧なら
びに第１の演算増幅器の非反転入力端子に印加する第３
の基準電圧、第１の比較器の基準電圧である第４の基準
電圧および第２の比較器の基準電圧でるる第５の基準電
圧全所定の関係に設定するとともに、第１および第２の
比較器の出力でスイッチ回路を切換制御するようにした
ものである。In order to solve all of these problems, the present invention provides a switch circuit for switching the first and second reference voltages at the inverting input terminal of the first operational amplifier constituting the integrator. a first comparator that delivers a predetermined output when the output of the operational amplifier exceeds a reference voltage; and a second comparator that delivers a predetermined output when the output falls below the reference voltage. a third voltage applied to the first and second reference voltages and the non-inverting input terminal of the first operational amplifier;
The reference voltage of the first comparator, the fourth reference voltage that is the reference voltage of the first comparator, and the fifth reference voltage that is the reference voltage of the second comparator are all set to a predetermined relationship, and the first and second The output of the comparator controls switching of the switch circuit.
第１の演算増幅器の出力は第４および第５の基準電圧の
間で上昇・下降金繰り返し、基準電圧源の精度さえ良け
れば非常に精度の高い三角波が得られる。The output of the first operational amplifier repeatedly rises and falls between the fourth and fifth reference voltages, and as long as the reference voltage source is accurate, a highly accurate triangular wave can be obtained.
ＷＪｌ囚は本発明の一冥苑狗全示す回路内でめる。 The WJl prisoner is assembled within the complete circuitry of the present invention.
同図において、１１は第１の演算増幅器でろ９、抵抗１
１およびコンデンサ１３とともに積分器を構成している
。１４および１５はそれぞれ第２お工び第３の演算増幅
器からなる第１および第２の比較器でめり、１６に比較
器１４．１５の出力ｔそれぞれセット、リセット入力と
するフリップ７０ツブでるる。第１の演算増＃Ａ器１１
の反転入力端子には、スイッチ１７により第１の基準電
圧６１と第２の基準電圧ｅ２とが切換印加され、非反転
入力端子には、第３の基準電圧が印加されている。In the same figure, 11 is the first operational amplifier 9, resistor 1
1 and a capacitor 13 constitute an integrator. 14 and 15 are connected to first and second comparators each consisting of a second and third operational amplifier, and outputs t of comparators 14 and 15 are set to 16, respectively, and a flip 70 tube is used as a reset input. Ruru. First operation increaser #A unit 11
The first reference voltage 61 and the second reference voltage e2 are selectively applied to the inverting input terminal of the switch 17 by the switch 17, and the third reference voltage is applied to the non-inverting input terminal.
一方、第１の演算増幅器１１の出力を非反転入力とする
第２の演算増幅器の反転入力端子には第４の基準電圧ｅ
４ が、上記出力を反転入力とする第３の演算増幅器
の非反転入力端子には第５の基準電圧ｅ５が印加されて
お９、ｅ＋’＞ｅｘ＞ｅｚ 、 ｅ＜＞ｅｓ 、 ６４
＞１５３ の関係を保つように設定されている。また、
スイッチ１７ｉ、クリップ７０ツブ１６がセットされて
そのＱ出力が５Ｈ“レベルに転じ次ときに固定極イの側
、つま９第１の基準電圧の側に、クリップ７０ツブ１６
がリセットされてＱ出力が”Ｌ“レベルに転じたときに
固定極ａの側、つまり第２の基準電圧の側にそれぞれ接
続される。On the other hand, a fourth reference voltage e is applied to the inverting input terminal of the second operational amplifier whose non-inverting input is the output of the first operational amplifier 11.
4, the fifth reference voltage e5 is applied to the non-inverting input terminal of the third operational amplifier which uses the above output as the inverting input9, e+'>ex>ez, e<>es, 64
It is set to maintain the relationship >153. Also,
When the switch 17i and the clip 70 knob 16 are set and the Q output changes to the 5H" level, the clip 70 knob 16 is set to the fixed pole A side and the clip 70 knob 16 to the first reference voltage side of the tab 9.
When is reset and the Q output changes to "L" level, they are respectively connected to the fixed pole a side, that is, the second reference voltage side.
第２図は各部の動作波形會示す図で、同図（ａ）が第１
の演算増幅器１１の出力ａ１同図Ｃｂ）が比較器１４の
出力ｂ１同図（ｃ）が比較器１５の出力ｃ１同図（ｄ）
がフリップフロップ１６のＱ出力ｄｉ示す。Figure 2 is a diagram showing the operating waveforms of each part, and (a) of the figure shows the first
The output a1 of the operational amplifier 11 (Cb) is the output b1 of the comparator 14 (c) is the output c1 of the comparator 15 (d)
represents the Q output di of the flip-flop 16.
次に、第１図および第２図に従って回路動作を説明する
。Next, the circuit operation will be explained according to FIGS. 1 and 2.
まず、電源投入時、コンデンサ１３には電荷がなく、フ
リップ７０ツブ１６にリセットされているものとする。First, it is assumed that when the power is turned on, there is no charge in the capacitor 13 and the flip 70 knob 16 is reset.
したがってスイッチ１７に口側に接続されている。この
とき、ｅｓ＞ｅｚでめるためａ ４１上昇全始め、ａ＞
ｅ４となったところで比較器１４の出力ｂｉ％Ｈ″に転
じるが、それと同時にフリップ７０ツブ１６がセットさ
れ、スイッチ１７がイ側に切換λられる。ｅｌ＞ｅｓで
める几めａｉ下降を始め、比較器１４の出力はすぐに１
Ｌ＃レベルとなり、ａに下降を続ける。Therefore, it is connected to the switch 17 on the mouth side. At this time, since es>ez, a 41 rises all the way, a>
When e4 is reached, the output of the comparator 14 changes to bi%H'', but at the same time, the flip 70 knob 16 is set and the switch 17 is switched to the A side.When el>es, ai begins to fall. , the output of the comparator 14 immediately becomes 1
It becomes L# level and continues to fall to a.
ｅ）＞ａとなつ友ところで、比較器１５の出力Ｕ ’Ｌ
’から％Ｈ＃へ転じ、フリップ７０ツ１１６全リセツト
する。その結果スイッチ１７は再び口側に接続されてａ
は再度上昇を開始し、比較器１５の出力に ’Ｌ“に戻
る。e)>a and Natsutomo By the way, the output U'L of the comparator 15
' to %H#, and all flips 70 and 116 are reset. As a result, the switch 17 is connected to the mouth side again and a
begins to rise again, and the output of the comparator 15 returns to 'L'.
このように演算増幅器１１の出力ａにｅ４．ａ５の間で
上昇、下降金繰り返し、この出力ａとして１＋ｅｓｔ上
、下限とする三角波が得られる。In this way, the output a of the operational amplifier 11 is e4. The pulse rises and falls repeatedly between a5, and a triangular wave with upper and lower limits of 1+est is obtained as the output a.
ここで、得られる三角波の周期ＴＨ１下降時間ｔｌと上
昇時間ｔ２の和で、抵抗１２の抵抗値ｉＲ。Here, the resistance value iR of the resistor 12 is the sum of the falling time tl and rising time t2 of the period TH1 of the triangular wave obtained.
コンデンサ１３の容量値ｆＣとして（］）式で表わされ
る。The capacitance value fC of the capacitor 13 is expressed by the equation ( ]).
Ｔ＝ｔ＋＋ｔｚ
・・・・ （１）
なお、コンデンサ１３の両端の電圧は、充・放電が抵抗
１２を介して徐々に行なわれることから急変することは
なく、コンデンサの誘電余効現象等がない九め安定度が
よい。T=t++tz... (1) Note that the voltage across the capacitor 13 does not change suddenly because charging and discharging are performed gradually via the resistor 12, and there is no dielectric aftereffect phenomenon of the capacitor. Good stability.
上述し次第１図の回路では、スイッチ１７はＲ−８７リ
ツプフａツブ１６により制御されているが、比較器１４
．１５の出力ごとにスイッチ１７を切換え得るものでめ
ればこの部分にどのような構成ｔとっても工い。第３図
にその一例？示し、比較器１４．１５の出力す、ｃ全第
１＞工び第２の入力とする論理相間１１！＋２１の出力
’ｋＤ７リツプフロツプ２２のクロック入力とし、その
Ｑ出力ｄでスイッチ１７’（ｉ−切換制御する。As described above, in the circuit of FIG.
．． As long as the switch 17 can be switched for each output of the 15, any configuration can be used for this part. An example is shown in Figure 3. and the output of the comparator 14.15, the logic phase difference 11!, which is the output of the comparator 14. The output of +21 'kD7 is used as the clock input of the flip-flop 22, and its Q output d controls the switching of the switch 17' (i-).
また、基準電圧ａＩ、ａ２およびこれ金切換えるスイッ
チ１γならびに演算増幅器１１の反転入力鴻子に接続−
ｒる抵抗も、スイッチ１７がイ側のときくコンデンサ１
３に電流が流れ込み、口側のときに流れ出す構成であれ
ばよい。例えば第４図の例ではスイッチ１Ｔがイ側のと
きに抵抗１２Ａ’を介してコンデンサ１３に電流が流れ
込み、口側のときに抵抗１２全通して電流が接地端子に
流れ出す。つまり、この場合ｅ２は０（ｖ）でｅ＋＞ｅ
ｉ〉０でるる。In addition, the reference voltages aI, a2 are connected to the gold switching switch 1γ and the inverting input of the operational amplifier 11.
When the switch 17 is set to the A side, the capacitor 1
Any configuration is sufficient as long as the current flows into the port 3 and flows out when it is on the mouth side. For example, in the example shown in FIG. 4, when the switch 1T is on the A side, current flows into the capacitor 13 through the resistor 12A', and when the switch 1T is on the Open side, the current flows through the entire resistor 12 and flows to the ground terminal. In other words, in this case e2 is 0(v) and e+>e
i〉0.
他の基準電圧についても同様で、相互に前述したような
関係か保たれている限り自由に設定できる。例えば、第
５図に示す工うにｅｚ＝ｅｓ＝ｏ（Ｖ）、ｅ１＝６４と
し、８１を抵抗３１．３２からなる分圧器で分圧して得
た出力αｅｌ（Ｏくαく１）會ｅ３とすれば、笑際の基
準電圧源としてにｅｌのｔ源のみ設誼丁れば↓いことと
なる。この場合、ｔｌ＝ｃＲ□ ・・・・
（２）１−α
ｔ！＝ＣＲ−・・・・ （３）
α
で同期の非常に安定な三角波が得られる。ま几、振幅（
波高値）にｅｌでろる。The same applies to other reference voltages, and they can be freely set as long as the relationships described above are maintained. For example, in the circuit shown in Fig. 5, with ez=es=o(V) and e1=64, the output αel (Okuαku1) obtained by dividing 81 with a voltage divider consisting of a resistor 31.32 is e3. If so, it will be possible to set up only the t source of EL as the reference voltage source. In this case, tl=cR□...
(2) 1-αt! =CR-... (3) A very stable triangular wave with synchronization can be obtained at α. Magnitude, amplitude (
Press el to change the peak value.
以上説明したように、本発明により得られる三角波は、
構成要素に一般の演算増幅器や比較器等を考えれば、基
準電圧源の特性さえ良ければ波高値および同期ともに非
常に精度の高い三角波が得られる。As explained above, the triangular wave obtained by the present invention is
If common operational amplifiers, comparators, etc. are considered as components, a triangular wave with extremely high precision in both peak value and synchronization can be obtained as long as the characteristics of the reference voltage source are good.
ところで、本発明の構成、例えば第１図の構成について
、める入力電圧ｃｌｉｎ 全想足し、ｅｓ＝ＡＩｅｉ
ｌ ＋ ｅｌ ＝ Ｂｌｅｉｌ ＋ ｅｌ ＝
Ｏ（ＡＩ ＋Ｂｌは定数）とした場合、これらの関係を
（１）式に代入すると出力ａの周期Ｔに
したがって周波数ｆは
となり、これげ入力電圧ｅｉｎと得られる出力周波数ｆ
との間にｆ＝Ｋｌ−ｅｌｎ（Ｋは定数）の関係が保たれ
ることを示している。すなわち、各基準電圧全上述した
ような関係に設定することにより本発明の回路は、電圧
−周波数（■β）変換回路として用いることができる。By the way, regarding the configuration of the present invention, for example, the configuration shown in FIG. 1, input voltage clin total sum, es=AIei
l + el = Bleil + el =
O (AI + Bl is a constant), by substituting these relationships into equation (1), the frequency f becomes according to the period T of the output a, and the input voltage ein and the resulting output frequency f
This shows that the relationship f=Kl−eln (K is a constant) is maintained between the two. That is, by setting all the reference voltages to the above-mentioned relationship, the circuit of the present invention can be used as a voltage-frequency (■β) conversion circuit.
なお、ｓ４＞ａｓ の関係が保たれれは第５図の場合と
同様ｅ ｓ ”’ Ｏ（Ｖ）として工く、その場合には
（５）式ハ（６）式のようになる。Incidentally, if the relationship s4>as is maintained, e s ''' O(V) is calculated as in the case of FIG. 5, and in that case, equation (5) becomes as shown in equation (6).
第６図に、この工うなＶ／Ｆ変換回路として用いる場合
の入力部の構成例奢示す。この場合Ａ。FIG. 6 shows an example of the configuration of an input section when this device is used as a V/F conversion circuit. In this case A.
は１でめ９、Ｂ】に演算増幅器４１お工び抵抗４２．４
３によってａ成される増幅器の増幅度で決まる。is 1 and 9, B] is the operational amplifier 41 and the resistor 42.4
3 is determined by the amplification degree of the amplifier.
ま友、同じく不発明の構成、例えば第１図の構成で、ろ
る入力電圧ｅｉｎ に対してｅ ４ ＝Ａｘ ｅ ｉｎ
＋ ｅｓ＝ Ｂｔ ｅｉｎ （Ａ２ ＋ Ｂｓ Ｔｒｙ
足数）とし几場合、（１）式から、
＝ Ｋｘ ・ｅｉｎ （Ｋ、Ｉ Ｕ定数） −−−−
（７）となる。これ引出力ａの周期Ｔと入力電圧ｅｉｎ
とが比例関係にろることを示しており、したがって、カ
ウンタ等を利用してＴの時間全計測するようにすれば、
簡単にアナログ−デジタル（Ａ／Ｄ ）変換回路が構成
できる。なお、例えば第５図に示したような回路構＃：
金用い、６２ ＝ ａ ５ ＝ Ｏ（Ｖ） ％うに表わ
される。Friend, in the same uninvented configuration, for example the configuration shown in FIG. 1, e 4 =Ax e in for a low input voltage ein
+ es= Bt ein (A2 + Bs Try
(number of feet), from equation (1), = Kx ・ein (K, I U constant) -----
(7) becomes. This is the period T of the output force a and the input voltage ein
This shows that there is a proportional relationship between
An analog-to-digital (A/D) conversion circuit can be easily constructed. For example, a circuit structure # as shown in Fig. 5:
When using gold, it is expressed as 62 = a 5 = O(V)%.
・・・・（８）
さらに、本発明の！＃成、例えば第１図の構成でめる入
力電圧ｅｉｎに対しｅｉｎ ＝ （ｅｘ −ｅｓ ）
＝Ａｓ （ｅｒ ８ｉ ） ｒＡｉ ｒｉＯ（Ａ３
（ｌの定数〕、ｅ４−ｅｓ ＝Ｅ（ｖ）とすると、（１
）式から、出力ａの周期Ｔならびに下降時間ｔ１ およ
び上昇時間ｔ２は
となる。′９）式にさらに
と書き換えられる力・ら、（１０）式からＴ ＝ ｔ
ｒ ・−
し几がって、次の（１２）式が成立する。...(8) Furthermore, the present invention! For example, for the input voltage ein obtained using the configuration shown in Fig. 1, ein = (ex −es)
=As (er 8i) rAi riO(A3
(constant of l), e4-es = E(v), then (1
), the period T, falling time t1 and rising time t2 of the output a are as follows. '9) The force can be further rewritten as Equation (10), T = t
r ・− Then, the following equation (12) holds true.
（１２）式は、第１図において７リツプ７０ツブ１６の
Ｑ出力、丁彦わち出力ｄとして得られる方形波出力の周
期Ｔと当該出力がｓＨ＃レベルでめる時間ｔ１ との比
、つま９デユーテイ（ｄｕｔ７）比が、入力電圧ｅｉｎ
の基準電圧ｅｉｎ に対する比Ａ３に等しいこと金示
している。ここで、Ａ３は入力電圧ｅ、ｎのスパンｔ（
ｅ＋−ｅｘ）とじ之場合の、それに対するその時のｅｉ
ｎの比率全示し、Ｔお工びｔ＋を測定することに１Ｄｅ
ｉｎ を求めるＣとができる。すなわち本回路は電圧−
デユーティ比変換回路として用いることができる。（１
２）式％式％
’ｌＺＥ＋に正ｉ【に測廻しさえすれば、非常に精度良
く入力電圧を求めることかでさる。なお、ｅ２’ｃ Ｏ
ＬＶ］とすると、その場合Ｇ’！ｅｉｎ のスパンｕ
ｅ ｔとなり、
ｅｌ １３１
と簡単になる。Equation (12) is the ratio of the period T of the square wave output obtained as the Q output of the 7 lip 70 tube 16 in FIG. The duty ratio (dut7) is the input voltage ein
The ratio A3 to the reference voltage ein is shown to be equal to A3. Here, A3 is the span t(
e+-ex), the ei at that time for that case
1De to show all the ratios of n and measure T+
C can be used to find in. In other words, this circuit has a voltage of -
It can be used as a duty ratio conversion circuit. (1
2) Formula %Formula % 'lZE+ + i[] If you just measure it, you can find the input voltage with very high accuracy. In addition, e2'c O
LV], then G'! ein span u
It becomes e t, which becomes simple as el 131.
し発明の効果〕
以上説明したように、本発明によれば、積分器？構成す
る演算増幅器の反転入力として第１および第１の基準電
圧より小さい第２の基準電圧を交互に切換乏印加し、非
反転入力として第１の基準電圧Ｌ９小さいが第２の基準
電圧よりは大きい第３の基準電正金印加する一方、上記
第１および第２の基準電圧の切換え１、Ｃの第１の演算
増幅器の出力が第３の基準電圧より大きい第４の基準電
圧を下回ったときに第１の比較器刀・ら送出される出力
と、上記第１の演算増幅器の出力が第４の基準電圧エフ
小さい第５の基準電圧を越えたときに第２の比較器から
送出される出力とによって行なうＬうにしたことにより
、第１の演算増幅器の出力として波高値および周期とも
に非常に精度の高い三角波を得ることができる。Effects of the Invention] As explained above, according to the present invention, the integrator ? The first reference voltage and a second reference voltage smaller than the first reference voltage are alternately applied as the inverting input of the operational amplifier, and the first reference voltage L9 is applied as the non-inverting input, but is smaller than the second reference voltage. Switching of the first and second reference voltages 1, while applying a larger third reference voltage, the output of the first operational amplifier of C falls below the fourth reference voltage, which is larger than the third reference voltage. When the output sent from the first comparator and the output of the first operational amplifier exceed the fourth reference voltage, the output from the second comparator exceeds the fifth reference voltage, which is smaller than the fourth reference voltage. By doing so, it is possible to obtain a triangular wave with extremely high precision in both peak value and period as the output of the first operational amplifier.
のみならず、本発明の回路に、上記各基準電正金メる入
力電圧に対して所定の関係を保つように設定することに
より、電圧−同波数変換回路、アナログ−デジタル変換
回路、電圧−デユーティ比変換回路などとして利用でき
る。In addition, by setting the circuit of the present invention to maintain a predetermined relationship with respect to the input voltage of each of the reference voltages, voltage-same wave number conversion circuit, analog-to-digital conversion circuit, voltage- It can be used as a duty ratio conversion circuit, etc.
第１図は本発明の一笑相例を示す回路図、第２図にその
動作波形図、第３図ないし第６図はそれぞれ本発明の他
の冥織例を示す回路囚、第７図〈従来の三角波発生回路
の構成例を示す回路図、第８図はその動作波形図でるる
。
１１・・・・第１の演算増幅器、１２・・・・抵抗、１
３・・・・コンデンサ、１４・・Ｏ−第１の比収器、１
５・・・・第２の比較器、１６・・φ・スイッチ制御回
路とじての７リツプフロツ１．１７・・φのスイッチ。FIG. 1 is a circuit diagram showing a simple example of the present invention, FIG. 2 is an operation waveform diagram thereof, FIGS. 3 to 6 are circuit diagrams showing other examples of the present invention, and FIG. FIG. 8 is a circuit diagram showing an example of the configuration of a conventional triangular wave generating circuit, and is a diagram showing its operating waveforms. 11...First operational amplifier, 12...Resistor, 1
3... Capacitor, 14... O-first specific collector, 1
5...Second comparator, 16...7 lip flops as a switch control circuit 1.17...φ switch.
Claims (1)
子に接続された抵抗ならびに第１の演算増幅器の出力お
よび反転入力端子間に接続されたコンデンサからなる積
分器と、第１の演算増幅器の反転入力端子に印加する電
圧を第１の基準電圧と第２の基準電圧間で切換えるスイ
ッチ回路と、第１の演算増幅器の出力が基準電圧を越え
たときに所定の出力を送出する第１の比較器と、第１の
演算増幅器の出力が基準電圧を下回つたときに所定の出
力を送出する第２の比較器と、第１および第２の比較器
の出力ごとにスイッチ回路を切換制御する制御回路とを
備え、第１の演算増幅器の反転入力端子に第１の基準電
圧より小さく第２の基準電圧より大きい第３の基準電圧
を印加するとともに第１の比較器の基準電圧として第３
の基準電圧より大きい第４の基準電圧を印加しかつ第２
の比較器の基準電圧として第４の基準電圧より小さい第
５の基準電圧を印加してなる信号発生回路。a first operational amplifier; an integrator comprising a resistor connected to the inverting input terminal of the first operational amplifier; and a capacitor connected between the output and the inverting input terminal of the first operational amplifier; a switch circuit that switches the voltage applied to the inverting input terminal of the amplifier between a first reference voltage and a second reference voltage; and a first operational amplifier that sends out a predetermined output when the output of the first operational amplifier exceeds the reference voltage. a comparator, a second comparator that sends out a predetermined output when the output of the first operational amplifier falls below a reference voltage, and a switch circuit for each output of the first and second comparators. a control circuit that applies a third reference voltage that is smaller than the first reference voltage and larger than the second reference voltage to the inverting input terminal of the first operational amplifier, and serves as a reference voltage of the first comparator. Third
a fourth reference voltage greater than the reference voltage of the second reference voltage is applied;
A signal generating circuit in which a fifth reference voltage smaller than the fourth reference voltage is applied as a reference voltage to the comparator.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59238608A JPS61118016A (en) | 1984-11-14 | 1984-11-14 | Signal generating circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59238608A JPS61118016A (en) | 1984-11-14 | 1984-11-14 | Signal generating circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61118016A true JPS61118016A (en) | 1986-06-05 |
Family
ID=17032701
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59238608A Pending JPS61118016A (en) | 1984-11-14 | 1984-11-14 | Signal generating circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61118016A (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5098264A (en) * | 1973-12-26 | 1975-08-05 | ||
| JPS522257A (en) * | 1975-06-24 | 1977-01-08 | Yokogawa Hokushin Electric Corp | Triangular wave signal generating apparatus |
| JPS57199319A (en) * | 1981-06-03 | 1982-12-07 | Hitachi Ltd | Frequency adjustment type sawtooth wave generator |
-
1984
- 1984-11-14 JP JP59238608A patent/JPS61118016A/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5098264A (en) * | 1973-12-26 | 1975-08-05 | ||
| JPS522257A (en) * | 1975-06-24 | 1977-01-08 | Yokogawa Hokushin Electric Corp | Triangular wave signal generating apparatus |
| JPS57199319A (en) * | 1981-06-03 | 1982-12-07 | Hitachi Ltd | Frequency adjustment type sawtooth wave generator |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0420238B2 (en) | ||
| US4092592A (en) | Electronic kWh meter having virtual ground isolation | |
| US5229772A (en) | Ratiometric ADC with pulse width modulated output for wide temperature range applications | |
| US4800333A (en) | Switched-capacitor watthour meter circuit having reduced capacitor ratio | |
| JPS61118016A (en) | Signal generating circuit | |
| US3488652A (en) | Analog to digital converter | |
| JPH0224272Y2 (en) | ||
| JPH0122085Y2 (en) | ||
| JPS6241464Y2 (en) | ||
| SU488154A1 (en) | RMS voltage to DC converter | |
| JPS5920151B2 (en) | Analog multiplication/division circuit | |
| JPH0821835B2 (en) | Voltage controlled oscillator | |
| JPS64613Y2 (en) | ||
| JPH0215128Y2 (en) | ||
| JPH0122086Y2 (en) | ||
| JPH0241954Y2 (en) | ||
| JPS60223226A (en) | Camera | |
| JPH0353180Y2 (en) | ||
| JPS5815980B2 (en) | analog to digital converter | |
| JPS644377B2 (en) | ||
| SU1420536A1 (en) | Pulse-width resistance increment converter | |
| JPS62183613A (en) | Detection circuit | |
| SU1406491A1 (en) | Digital multipurpose measuring device | |
| JPS62135775A (en) | Difference voltage measuring circuit | |
| GB911634A (en) | Frequency detectors |