JPS64613Y2 - - Google Patents

Info

Publication number
JPS64613Y2
JPS64613Y2 JP7301779U JP7301779U JPS64613Y2 JP S64613 Y2 JPS64613 Y2 JP S64613Y2 JP 7301779 U JP7301779 U JP 7301779U JP 7301779 U JP7301779 U JP 7301779U JP S64613 Y2 JPS64613 Y2 JP S64613Y2
Authority
JP
Japan
Prior art keywords
signal
output
voltage
input
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP7301779U
Other languages
Japanese (ja)
Other versions
JPS55172863U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP7301779U priority Critical patent/JPS64613Y2/ja
Publication of JPS55172863U publication Critical patent/JPS55172863U/ja
Application granted granted Critical
Publication of JPS64613Y2 publication Critical patent/JPS64613Y2/ja
Expired legal-status Critical Current

Links

Description

【考案の詳細な説明】 本考案は入力信号を真の実効値信号に変換する
ことのできる実効値変換装置に関するものであ
る。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an effective value conversion device capable of converting an input signal into a true effective value signal.

従来の実効値変換装置はゼロ又はゼロ近傍の入
力信号に対して、装置の動作が不安定であつた。
本考案は入力信号がゼロの場合においても安定な
動作をする実効値変換装置を提供するものであ
る。
Conventional effective value converters have unstable operation with respect to input signals of zero or near zero.
The present invention provides an effective value conversion device that operates stably even when the input signal is zero.

第1図は本考案の実効値変換装置の一実施例を
示す図である。第1図において、R1〜R14は抵
抗、C1,C2はコンデンサ、U1〜U4は増幅器、
SW1〜SW3はアナログスイツチ(以下単にスイツ
チと記す)でオン・オフ制御端子に加えられた信
号が“1”のHIレベルのときにオン、前記信号
が“0”のLOレベルのときオフとなる機能を有
する。G1,G2は入力した信号の極性を反転する
ゲート、D1,D2はダイオードである。IGは入力
抵抗R1と積分コンデンサC1を有する増幅器U1
で構成される積分器、COMは抵抗R2,R3とゲー
トG1,G2で構成されるヒステリシス特性を有す
るコンパレータ、Fは低周波通過の特性を有する
フイルタで抵抗R9、コンデンサC2及び増幅器U3
で構成される。Aは抵抗R10〜R14、ダイオード
D1,D2、増幅器U4で構成される非直線回路、B
は非直線回路Aを介して出力端子2の信号を積分
器IGに帰還する帰還回路で抵抗R5〜R8、スイツ
チSW2とSW3及び増幅器U2により構成される。
FIG. 1 is a diagram showing an embodiment of the effective value conversion device of the present invention. In Figure 1, R 1 to R 14 are resistors, C 1 and C 2 are capacitors, U 1 to U 4 are amplifiers,
SW 1 to SW 3 are analog switches (hereinafter simply referred to as switches) that are turned on when the signal applied to the on/off control terminal is at the HI level of “1” and turned off when the signal is at the LO level of “0”. It has the following functions. G 1 and G 2 are gates that invert the polarity of input signals, and D 1 and D 2 are diodes. IG is an integrator consisting of an input resistor R 1 and an amplifier U 1 having an integrating capacitor C 1 , COM is a comparator with hysteresis characteristics consisting of resistors R 2 and R 3 and gates G 1 and G 2 , and F is a filter with low frequency passing characteristics, consisting of resistor R 9 , capacitor C 2 and amplifier U 3
Consists of. A is resistance R 10 to R 14 and diode
D 1 , D 2 , nonlinear circuit consisting of amplifier U 4 , B
is a feedback circuit that feeds back the signal at the output terminal 2 to the integrator IG via the nonlinear circuit A, and is composed of resistors R 5 to R 8 , switches SW 2 and SW 3 , and an amplifier U 2 .

入力信号exが加えられる入力端子1は、抵抗
R1を介して積分コンデンサC1を有する増幅器U1
に接続されるとともに抵抗R4を介してスイツチ
SW1の入力端子に接続される。積分器IGの出力
は、抵抗R2を介してゲートG1とG2が直列接続さ
れた回路に接続される。ゲートG2の出力はスイ
ツチSW1のオン・オフ制御端子に接続されるとと
もに、抵抗R3を介してゲートG1の入力端子に接
続される。スイツチSW1の出力端子(第1図SW
の黒く塗りつぶした端子)は、フイルタFを構成
する増幅器U3に接続される。増幅器U3の入出力
間には、抵抗R9とコンデンサC2の並列回路が接
続される。増幅器U3の出力は出力端子2に接続
されるとともに非直線回路Aに接続される。すな
わち、出力端子2は抵抗R10を介して増幅器U4
接続される。増幅器U4の入出力間には、抵抗R11
とダイオードD1の直列回路が接続され、更に抵
抗R14とダイオードD2の直列回路が接続され半波
整流回路を構成する。ダイオードD1とD2の接続
の極性は、抵抗R11とダイオードD1との接続点か
らは負の信号が取り出され、抵抗R14とダイオー
ドD2との接続点からは正の信号が取り出される。
抵抗R11とダイオードD1の接続点をPとするとP
点は抵抗R13を介して回路アースに接続されると
ともに抵抗R12を介してマイナスの電圧−VEに接
続される。更にP点は帰還回路Bを介して増幅器
U1の入力端子に接続される。すなわち、P点は
抵抗R5とスイツチSW2の直列回路を介して増幅
器U1へ接続されるとともに、極性反転増幅器U2
と抵抗R8とスイツチSW3の直列回路を介して増
幅器U1に接続される。なおスイツチSW2はゲー
トG1により、スイツチSW3はゲートG2によりオ
ン・オフ制御される。
Input terminal 1 to which the input signal e x is applied is a resistor
Amplifier U 1 with integrating capacitor C 1 through R 1
connected to the switch via resistor R4
Connected to the input terminal of SW 1 . The output of the integrator IG is connected via a resistor R 2 to a circuit in which gates G 1 and G 2 are connected in series. The output of gate G2 is connected to the on/off control terminal of switch SW1 , and is also connected to the input terminal of gate G1 via resistor R3 . Output terminal of switch SW 1 (Figure 1 SW
The terminal (blacked out) is connected to the amplifier U 3 that constitutes the filter F. A parallel circuit of a resistor R 9 and a capacitor C 2 is connected between the input and output of the amplifier U 3 . The output of amplifier U 3 is connected to output terminal 2 and to nonlinear circuit A. That is, output terminal 2 is connected to amplifier U 4 via resistor R 10 . Between the input and output of the amplifier U 4 there is a resistor R 11
A series circuit consisting of a resistor R 14 and a diode D 1 is connected, and a series circuit consisting of a resistor R 14 and a diode D 2 is further connected to form a half-wave rectifier circuit. The polarity of the connection between diodes D 1 and D 2 is such that a negative signal is taken out from the connection point between resistor R 11 and diode D 1 , and a positive signal is taken out from the connection point between resistor R 14 and diode D 2 . It will be done.
If the connection point of resistor R 11 and diode D 1 is P, then P
The point is connected to circuit ground via a resistor R 13 and to the negative voltage -V E via a resistor R 12 . Furthermore, point P is connected to the amplifier via feedback circuit B.
Connected to the input terminal of U 1 . That is, the point P is connected to the amplifier U 1 through a series circuit of the resistor R 5 and the switch SW 2 , and the polarity inverting amplifier U 2
is connected to the amplifier U 1 through a series circuit of resistor R 8 and switch SW 3 . Note that the switch SW 2 is controlled on and off by the gate G 1 , and the switch SW 3 is controlled by the gate G 2 .

このように構成接続された第1図装置の動作を
以下に説明する。
The operation of the apparatus shown in FIG. 1 configured and connected in this manner will be described below.

入力端子1には、直流信号電圧Exが加えられ、
抵抗R1を介して電流Ex/R1が増幅器U1に加わる。P 点の電圧を−Esとすると抵抗R5とスイツチSW2
を流れる帰還電流は、電圧−Esを抵抗R5で除し
た−Es/R5の値となる。また抵抗R6とR7は同一値に 設定されており増幅器U2とで極性反転回路を構
成する。抵抗R8と抵抗R5は等しい値に設定され
ているので、スイツチSW3を流れる帰還電流は+
Es/R5となる。増幅器U1はコンデンサC1により積分 機能を有し、U1のサミング点に入力する入力端
子1からの電流Ex/R1とスイツチSW2とSW3を交互 に切換えて加えられる+Es/R5と−Es/R5の帰還電流 が、その一周期積分においてゼロとなるように第
1図装置は動作する。すなわち、増幅器U1の出
力電圧e1、ゲートG1の入力電圧e2、ゲートG2
出力電圧e4は、第2図のイ,ロ,ハの如くなる。
増幅器U1に正の入力電流Ex/R1と負の帰還電流− Es/R5(Ex/R1−Es/R5<0に設定されている)が加え
ら れているとき、ゲートG1の出力電圧e3はHIレベ
ルでスイツチSW2はオンとなり、ゲートG2の出
力電圧e4はLOレベルでスイツチSW3はオフとな
つている。増幅器U1は、Ex/R1−Es/R5の負の入力が 印加されているためその出力電圧e1は第2図イに
示す如く増加し、それに従い電圧e2も第2図ロに
示す如く増加する。ゲートG1のスレツシユホー
ルド電圧をVsとすると電圧e2=VsでゲートG1
出力電圧e3は正から負の電圧に反転し、従つてゲ
ートG2の出力電圧e4は負から正に反転する。そ
の結果、スイツチSW2はオフ、SW3はオンとなり
増幅器U1のサミング点にはEx/R1+Es/R5の正の信号 が加えられ、従つて電圧e1はマイナスに減少し始
める。電圧e2は電圧e4の変化に同期して正の或る
電位にシフトするが、電圧e1の減少にともなつて
減少し、e2=Vsの電位において、ゲートG1の出
力電圧e3は再び負から正に反転し、従つてゲート
G2の出力電圧e4は正から負に反転する。このよ
うな動作を積分器IGとヒステリシス特性を有す
るコンパレータCOMは繰り発えしているが、第
2図に示す如く、電圧e4が負の期間をT1、正の
期間をT2とすると前記したように第1図装置に
おいては、増幅器U1のサミング点での入力信号
電流Ex/R1とスイツチSW2とSW3を介して加えられ る帰還電流±Es/R5の平均値がゼロとなるように動 作していることから次の(1)式が成り立つ。
A DC signal voltage Ex is applied to input terminal 1,
A current Ex /R 1 is applied to the amplifier U 1 via the resistor R 1 . If the voltage at point P is -E s , resistor R 5 and switch SW 2
The feedback current flowing through is equal to the value -Es / R5 , which is the voltage -Es divided by the resistance R5 . Further, resistors R 6 and R 7 are set to the same value, and constitute a polarity inverting circuit with amplifier U 2 . Since resistor R8 and resistor R5 are set to equal values, the feedback current flowing through switch SW3 is +
E s /R 5 . Amplifier U 1 has an integration function by capacitor C 1 , and the current E x /R 1 from input terminal 1 inputted to the summing point of U 1 and +E s /R 1 applied by switching switches SW 2 and SW 3 alternately. The apparatus shown in FIG. 1 operates so that the feedback currents of R 5 and -E s /R 5 become zero in one period of integration. That is, the output voltage e 1 of the amplifier U 1 , the input voltage e 2 of the gate G 1 , and the output voltage e 4 of the gate G 2 are as shown in A, B, and C in FIG.
When a positive input current E x /R 1 and a negative feedback current −E s /R 5 (set to E x /R 1 −E s /R 5 <0) are applied to the amplifier U 1. , the output voltage e 3 of the gate G 1 is at HI level and the switch SW 2 is turned on, and the output voltage e 4 of the gate G 2 is at the LO level and the switch SW 3 is turned off. Since the negative input of E x /R 1 −E s /R 5 is applied to the amplifier U 1 , its output voltage e 1 increases as shown in FIG. It increases as shown in Figure B. If the threshold voltage of gate G 1 is V s , the output voltage e 3 of gate G 1 is reversed from positive to negative voltage at voltage e 2 = V s , and therefore the output voltage e 4 of gate G 2 is negative. Positively reversed from . As a result, switch SW 2 is turned off and SW 3 is turned on, and a positive signal of E x /R 1 + E s /R 5 is applied to the summing point of amplifier U 1 , so that voltage e 1 decreases to a negative value. start. The voltage e 2 shifts to a certain positive potential in synchronization with the change in the voltage e 4 , but decreases as the voltage e 1 decreases, and at the potential of e 2 = V s , the output voltage of the gate G 1 e 3 again flips from negative to positive, thus gate
The output voltage e 4 of G 2 flips from positive to negative. This kind of operation is repeated by the integrator IG and the comparator COM with hysteresis characteristics.As shown in Figure 2, if the period when the voltage e4 is negative is T1 , and the period when it is positive is T2 . As mentioned above, in the device shown in FIG. 1, the average value of the input signal current E x /R 1 at the summing point of the amplifier U 1 and the feedback current applied via the switches SW 2 and SW 3 ±E s /R 5 The following equation (1) holds true because it operates so that the value becomes zero.

Ex/R1・(T1+T2)+Es/R5・(T2−T1)=0 (1) 抵抗R1とR5とが等しいとすれば、(1)式を整理
して(2)式と書き直すことができる。
E x /R 1・(T 1 +T 2 )+E s /R 5・(T 2 −T 1 )=0 (1) If the resistances R 1 and R 5 are equal, then rearrange equation (1). can be rewritten as equation (2).

Ex/Es=T1−T2/T1+T2 (2) すなわち、ゲートG2の出力電圧e4のパルス電
圧の平均値はEx/Esを示しているが、この場合、第 2図ハから明らかなようにT1>T2であるためゲ
ートG2の出力電圧e4の実際の平均値は−Ex/Esなる マイナスの値を示している。
E x /E s = T 1 - T 2 / T 1 + T 2 (2) In other words, the average value of the pulse voltage of the output voltage e 4 of gate G 2 indicates E x /E s , but in this case, As is clear from FIG. 2C, since T 1 >T 2 , the actual average value of the output voltage e 4 of the gate G 2 shows a negative value of −E x /E s .

またゲートG2とスイツチSW1とは掛算器Mを
構成する。すなわち、スイツチSW1の出力電流I1
は、パルスの振幅が入力信号電圧Exに比例し、
パルス幅がEx/Esに比例した信号で表わされ、(3)式 が成り立つ。
Further, the gate G2 and the switch SW1 constitute a multiplier M. That is, the output current I 1 of switch SW 1
is, the amplitude of the pulse is proportional to the input signal voltage Ex ,
The pulse width is represented by a signal proportional to E x /E s , and formula (3) holds true.

I1=−Ex 2/R4・Es (3) (3)式で示される電流I1がフイルタFに入力し、
その結果、フイルタFの出力端から(4)式で示され
る出力信号epが得られる。
I 1 = −E x 2 /R 4・E s (3) The current I 1 shown by equation (3) is input to filter F,
As a result, an output signal e p expressed by equation (4) is obtained from the output end of the filter F.

ep=K1/Es∫Ex 2dt (4) K1:定数 出力信号epは非直線回路Aに入力され、P点か
ら(5)式で示される電圧Esが取り出される。
e p =K 1 /E s ∫E x 2 dt (4) K 1 : Constant The output signal e p is input to the nonlinear circuit A, and the voltage E s shown by equation (5) is taken out from point P.

Es=K2・ep (5) K2:定数 (4)式と(5)式とから出力信号epは、(6)式で表わさ
れる。
E s =K 2 ·e p (5) K 2 : Constant From equations (4) and (5), the output signal e p is expressed by equation (6).

このように出力信号epは入力の直流信号電圧Ex
に対応した実効値を示す。直流信号電圧Exの代
りに交流信号exを入力した場合、交流信号exの周
波数に対し第2図に示す積分の周波数が高けれ
ば、瞬時において、前述のように入力電圧を直流
とみなすことができることから、交流信号exに対
しても出力信号epは、実効値を示す。
In this way, the output signal e p is the input DC signal voltage E x
shows the effective value corresponding to When an alternating current signal e x is input instead of the direct current signal voltage E x , if the frequency of the integral shown in Figure 2 is higher than the frequency of the alternating current signal e x , the input voltage is instantaneously regarded as direct current as described above. Therefore, the output signal e p shows an effective value even for the alternating current signal e x .

このような動作の第1図装置において、入力信
号exが減少すると、出力信号epも減少して、従つ
てP点の電圧Esも減少する。例えば入力信号ex
値がe5のとき、出力信号epの値がe6で、その時、
電圧Esが(7)式で示される値に到達すると、ダイオ
ードD1はオフになる。
In the device of FIG. 1 operating in this manner, when the input signal e x decreases, the output signal e p also decreases, and therefore the voltage E s at point P also decreases. For example, when the value of the input signal e x is e 5 , the value of the output signal e p is e 6 , then,
When the voltage E s reaches the value shown by equation (7), the diode D 1 is turned off.

Es=−VE・R13/R12+R13 (7) 一方、出力信号epは(6)式で示す実効値であるた
めプラスの電位にありダイオードD2もオフであ
る。このようにダイオードD1とD2とがオフであ
るためP点の電位は、(7)式で示される電圧−VE
抵抗R12とR13の値でクランプされる。従つてP
点の電圧Esと出力信号epとの関係は第3図に示す
如くなる。以上のことから入力信号exの値がe5
り小さいときは、出力信号epの値と関係なく、(7)
式で示される一定電圧がスイツチSW2とSW3を介
して増幅器U1に加えられる。従つて入力信号ex
がゼロの場合、積分器IGは、スイツチSW2
SW3で交互に加えられる、(7)式で示される電圧に
よる帰還電流を積分し、増幅器U1のサミング点
に入力するこの正負の帰還電流の平均値が、積分
の一周期において、ゼロとなるようにスイツチ
SW2とSW3を駆動する。すなわち、第2図のハに
示すT1とT2が等しくなり、出力信号epはゼロと
なる。また入力信号exの絶対値がe5より小さいと
きは、(4)式の右辺のEsは定数となり、従つて、こ
の時の出力信号epは(8)式で表わされる関係で推移
する。
E s =−V E ·R 13 /R 12 +R 13 (7) On the other hand, since the output signal e p is the effective value shown by equation (6), it is at a positive potential and the diode D 2 is also off. In this way, since diodes D 1 and D 2 are off, the potential at point P is the voltage −V E expressed by equation (7),
It is clamped by the values of resistors R 12 and R 13 . Therefore P
The relationship between the voltage E s at the point and the output signal e p is as shown in FIG. From the above, when the value of the input signal e x is smaller than e 5 , regardless of the value of the output signal e p , (7)
A constant voltage given by the equation is applied to amplifier U 1 via switches SW 2 and SW 3 . Therefore the input signal e x
is zero, the integrator IG is connected to switch SW 2 and
The feedback current due to the voltage shown in equation (7), which is applied alternately by SW 3 , is integrated, and the average value of the positive and negative feedback currents input to the summing point of amplifier U 1 becomes zero in one cycle of integration. switch to become
Drive SW 2 and SW 3 . That is, T 1 and T 2 shown in FIG. 2C become equal, and the output signal e p becomes zero. Furthermore, when the absolute value of the input signal e x is smaller than e 5 , E s on the right side of equation (4) becomes a constant, and therefore the output signal e p at this time changes according to the relationship expressed by equation (8). do.

ep=K3・∫ex 2dt (8) K3:定数 第4図は第1図装置における入力信号exと出力
信号e0との関係を示したものであるが、前述した
ように、入力信号exがe5より大きい場合(通常の
入力電圧レベルの場合)は(6)式の関係にあり、入
力信号exがe5より小さい場合(入力信号exが0Vの
近傍のレベルの場合)は(8)式の関係となることを
示している。
e p = K 3・∫e x 2 dt (8) K 3 : Constant Figure 4 shows the relationship between the input signal e x and the output signal e 0 in the device shown in Figure 1, but as mentioned above, When the input signal e x is larger than e 5 (normal input voltage level), the relationship is expressed by equation (6), and when the input signal e x is smaller than e 5 (the input signal e x is near 0 V) ) shows that the relationship is as shown in equation (8).

このように本考案によれば、入力信号exが或る
レベル以下の小さな入力になると、あらかじめ設
定した一定の電圧が積分器IGに加わるようにし
ているため、いかなる入力電圧においても安定し
た動作の実効値変換装置を実現することができ、
その効果は極めて大なるものである。なお、第4
図において、入力信号exの値がe5より小さい値の
場合に実効値変換の誤差が大きくなるが、一般に
入力信号exが定格入力値より遥かに小さい0Vの
近傍にある場合においては、実効値変換の精度を
問題にするようなことは極く少ないので、実用に
供しても問題とはならない。
In this way, according to the present invention, when the input signal e x becomes a small input below a certain level, a preset constant voltage is applied to the integrator IG, so stable operation is achieved at any input voltage. It is possible to realize an effective value conversion device of
The effect is extremely large. In addition, the fourth
In the figure, the error in effective value conversion increases when the value of the input signal e x is smaller than e5 , but generally when the input signal e x is near 0V, which is much smaller than the rated input value, Since there are very few cases where the accuracy of effective value conversion becomes a problem, there is no problem even if it is put into practical use.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本考案に係る実効値変換装置の一実施
例を示す図、第2図は第1図装置の各部の波形を
示す図、第3図は第1図装置における出力信号ep
とP点の電圧Esとの関係を示す図、第4図は第1
図装置における入力信号exと出力信号epとの関係
を示す図である。 R1〜R14……抵抗、C1,C2……コンデンサ、U1
〜U4……増幅器、SW1〜SW3……スイツチ、G1
G2……ゲート、D1,D2……ダイオード、IG……
積分器、COM……ヒステリシスコンパレータ、
F……フイルタ、M……掛算器、B……帰還回
路、A……非直線回路。
FIG. 1 is a diagram showing an embodiment of the effective value conversion device according to the present invention, FIG. 2 is a diagram showing waveforms of various parts of the device in FIG. 1, and FIG. 3 is an output signal e p of the device in FIG. 1.
Figure 4 shows the relationship between the voltage E s at point P and the voltage E s at point P.
FIG. 3 is a diagram showing the relationship between an input signal e x and an output signal e p in the device shown in FIG. R 1 ~ R 14 ... Resistor, C 1 , C 2 ... Capacitor, U 1
~ U4 ...Amplifier, SW1 ~ SW3 ...Switch, G1 ,
G 2 ... Gate, D 1 , D 2 ... Diode, IG ...
Integrator, COM...Hysteresis comparator,
F...filter, M...multiplier, B...feedback circuit, A...nonlinear circuit.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 入力信号と、出力信号から帰還される信号とを
積分する積分器、前記積分器の出力で駆動される
ヒステリシス特性を有するコンパレータ、前記ヒ
ステリシス特性を有するコンパレータの出力と前
記入力信号とを乗算する掛算器、前記掛算器の出
力を直流化するフイルタ、前記出力信号を前記積
分器に帰還する帰還回路とを有した装置におい
て、前記出力信号が所定のレベル以上のとき、前
記出力信号の大きさに比例した信号を出力し、前
記出力信号が前記所定のレベル以下のとき、一定
のレベルの信号を出力する非直線回路を、前記フ
イルタと前記帰還回路との間に接続したことを特
徴とする実効値変換装置。
an integrator that integrates an input signal and a signal fed back from an output signal; a comparator that has hysteresis characteristics that is driven by the output of the integrator; and a multiplier that multiplies the output of the comparator that has hysteresis characteristics and the input signal. In the device, the apparatus includes a filter that converts the output of the multiplier into a DC current, and a feedback circuit that feeds back the output signal to the integrator, when the output signal is at a predetermined level or higher, the magnitude of the output signal is A non-linear circuit that outputs a proportional signal and outputs a signal at a constant level when the output signal is below the predetermined level is connected between the filter and the feedback circuit. Value conversion device.
JP7301779U 1979-05-29 1979-05-29 Expired JPS64613Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7301779U JPS64613Y2 (en) 1979-05-29 1979-05-29

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7301779U JPS64613Y2 (en) 1979-05-29 1979-05-29

Publications (2)

Publication Number Publication Date
JPS55172863U JPS55172863U (en) 1980-12-11
JPS64613Y2 true JPS64613Y2 (en) 1989-01-09

Family

ID=29306639

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7301779U Expired JPS64613Y2 (en) 1979-05-29 1979-05-29

Country Status (1)

Country Link
JP (1) JPS64613Y2 (en)

Also Published As

Publication number Publication date
JPS55172863U (en) 1980-12-11

Similar Documents

Publication Publication Date Title
JPS64613Y2 (en)
JPH01180728U (en)
KR840006108A (en) Analog Signal-Pulse Signal Converter
JPH067367Y2 (en) Voltage / current generator
JPS6241464Y2 (en)
KR890001042Y1 (en) Switching regulator
SU1385285A1 (en) Pulse-width modulator
JPS5920692Y2 (en) f/v conversion circuit
JPS6028036B2 (en) integral circuit
SU1620957A2 (en) Resistance-to-frequency converter
SU725043A1 (en) Active resistance-to-frequency converter
JPH0122086Y2 (en)
RU2024195C1 (en) Voltage-to-frequency changer
SU1192140A1 (en) Function generator with voltage at input and frequency at output
JPH0831783B2 (en) Wave shaping circuit
SU1515357A1 (en) Amplitude selector
JPH0224272Y2 (en)
SU286358A1 (en) TIME-PULSE SQUARE CONVERTER
JP3629327B2 (en) Double integration type A / D conversion method and circuit, and double integration arithmetic circuit
GB911634A (en) Frequency detectors
SU1133599A1 (en) Pulse-position calculating device
SU1666967A1 (en) Analogue phase meter
SU1141426A1 (en) Pulse-position square-law function generator
SU1264209A1 (en) Pulse-position multiplying dividing device
SU1075404A1 (en) Voltage/time-interval converter