JPS61117925A - アナログ・デイジタル変換器 - Google Patents
アナログ・デイジタル変換器Info
- Publication number
- JPS61117925A JPS61117925A JP23923384A JP23923384A JPS61117925A JP S61117925 A JPS61117925 A JP S61117925A JP 23923384 A JP23923384 A JP 23923384A JP 23923384 A JP23923384 A JP 23923384A JP S61117925 A JPS61117925 A JP S61117925A
- Authority
- JP
- Japan
- Prior art keywords
- input
- voltage
- switch
- conversion
- span
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本尭明は２重積分形のアナログ・ディジタル変換器に関
するもので、特に入力スパンの変更手段に改良を施した
ものである。
するもので、特に入力スパンの変更手段に改良を施した
ものである。
２重積分形のアナログ・ディジタル変換器（以下、単に
Ａ／Ｄ変換器という）の従来例を第４図に示す、なお、
ここでは片極性のＡ／Ｄ変換器を示す。
Ａ／Ｄ変換器という）の従来例を第４図に示す、なお、
ここでは片極性のＡ／Ｄ変換器を示す。
第４図において、Ｈｚは未知入力電圧、Ｅｚはオフセッ
ト補償用電圧、−Ｈｓは逆積分用基準電圧、人は積分器
アンプ、Ｃは積分器コンデンサ、Ｃ０ＮＦはコンパレー
タ、Ｒｘ、Ｒｚ、Ｒｓはそれぞれ電圧・電流変換用抵抗
、Ｓｌは入力電圧積分用スイッチ、Ｓ２は逆積分用スイ
ッチ、 ｅＯＮＴはコントローラである。
ト補償用電圧、−Ｈｓは逆積分用基準電圧、人は積分器
アンプ、Ｃは積分器コンデンサ、Ｃ０ＮＦはコンパレー
タ、Ｒｘ、Ｒｚ、Ｒｓはそれぞれ電圧・電流変換用抵抗
、Ｓｌは入力電圧積分用スイッチ、Ｓ２は逆積分用スイ
ッチ、 ｅＯＮＴはコントローラである。
未知入力電圧Ｅｘと抵抗Ｒｘ、およびオフセット補償用
電圧Ｅｚと抵抗Ｒｚはそれぞれ直列に接続され、各直列
回路は入力′電圧積分用スイッチＳ１を介して積分器ア
ンプ人の入力端に接続されている。又、逆積分用基準電
圧−ＩＥｘは抵抗Ｒ３に直列に接続され、その直列回路
は逆積分用スイッチＳ２を介して積分器アンプＡの入力
端に接続され、積分器アンプＡの出力端はコンパレータ
ＣＯＭＦに接続されている。コンパレータＣＯＭＦは積
分器出力を零レベルと比較するもので、その出力はコン
トローラＣ０ＮＴに加えられる。スイッチ５１．５２は
コントローラＣ０ＮＴにより駆動される。
電圧Ｅｚと抵抗Ｒｚはそれぞれ直列に接続され、各直列
回路は入力′電圧積分用スイッチＳ１を介して積分器ア
ンプ人の入力端に接続されている。又、逆積分用基準電
圧−ＩＥｘは抵抗Ｒ３に直列に接続され、その直列回路
は逆積分用スイッチＳ２を介して積分器アンプＡの入力
端に接続され、積分器アンプＡの出力端はコンパレータ
ＣＯＭＦに接続されている。コンパレータＣＯＭＦは積
分器出力を零レベルと比較するもので、その出力はコン
トローラＣ０ＮＴに加えられる。スイッチ５１．５２は
コントローラＣ０ＮＴにより駆動される。
このような構成のＡ／Ｄ変換器において、その動作を第
５図を用いて説明すると次の如くなる。先ず、オートセ
ロ時において未知入力電圧ＩＥｘｔ零にしてオフセット
補償用電圧Ｈ２をＴＡ時間積分したのち、基準電圧Ｅｇ
を積分器出力がゼロになるまで逆積分する。この逆積分
時間をＴｘｏとする。
５図を用いて説明すると次の如くなる。先ず、オートセ
ロ時において未知入力電圧ＩＥｘｔ零にしてオフセット
補償用電圧Ｈ２をＴＡ時間積分したのち、基準電圧Ｅｇ
を積分器出力がゼロになるまで逆積分する。この逆積分
時間をＴｘｏとする。
次に、未知入力電圧Ｅｘにオフセット補償用電圧Ｈｚを
重畳し、この重畳した電圧をＴＡ時間積分したのち、基
準電圧Ｈｇを積分出力がゼロになるまで逆積分する。こ
逆積分時間をＴｘとする。コントローラＣ０ＮＴは（Ｔ
ｘ−Ｔｘｏ）の演算を行ない、これにより＾／Ｄ系に含
まれるオフセット電圧が自動的に補償され、真のＥｘの
債が求められる０以上のことを数式で表わすと次の如く
なる。
重畳し、この重畳した電圧をＴＡ時間積分したのち、基
準電圧Ｈｇを積分出力がゼロになるまで逆積分する。こ
逆積分時間をＴｘとする。コントローラＣ０ＮＴは（Ｔ
ｘ−Ｔｘｏ）の演算を行ない、これにより＾／Ｄ系に含
まれるオフセット電圧が自動的に補償され、真のＥｘの
債が求められる０以上のことを数式で表わすと次の如く
なる。
（（ｉｃｘ／Ｒｘ）＋（ｉＥｇ／Ｒｚ）） ＴＡ ＝
ＣＩＺｓ／Ｒｓ）ＴｘＴｘ ｍＲｓ／Ｒｓ（（Ｅｘ／Ｒ
ｘ）÷（ＩＣｓ／Ｒｚ）） ＴＡＴｘ ＝ （（Ｒｓ−
ＴＡ）／（ＩＥｓＲｘ）） Ｅｘ ＋（（Ｒｓ−Ｅｚ）
／（ＥｓＲｚ）） ＴＡＥｘｌｌｌＩＯのと＆Ｔｘｓ＋
＋ＴｘｏはＴｘｏｍ ［（ＲｓｌＺｚ）／（Ｅｓ・Ｒｚ
）） ＴＡとなる（オートゼロ） 、’、 Ｔｘ−（（Ｒｓ４’Ａ）／（Ｅｓ−Ｒｘ））
ＩＣｘ ＋ Ｔｘ。
ＣＩＺｓ／Ｒｓ）ＴｘＴｘ ｍＲｓ／Ｒｓ（（Ｅｘ／Ｒ
ｘ）÷（ＩＣｓ／Ｒｚ）） ＴＡＴｘ ＝ （（Ｒｓ−
ＴＡ）／（ＩＥｓＲｘ）） Ｅｘ ＋（（Ｒｓ−Ｅｚ）
／（ＥｓＲｚ）） ＴＡＥｘｌｌｌＩＯのと＆Ｔｘｓ＋
＋ＴｘｏはＴｘｏｍ ［（ＲｓｌＺｚ）／（Ｅｓ・Ｒｚ
）） ＴＡとなる（オートゼロ） 、’、 Ｔｘ−（（Ｒｓ４’Ａ）／（Ｅｓ−Ｒｘ））
ＩＣｘ ＋ Ｔｘ。
Ｔｘ −ＫＥＸ ＋Ｔｘｏ（Ｋは定数）、’、 Ｔｘ
’ ｍ Ｔｘ −Ｔｘｏｍ Ｋ Ｅｘとなり、第５図に
示すＴｘ’がオフセット電圧が補償された真の’Ｈｚの
値に対応したものとなる。
’ ｍ Ｔｘ −Ｔｘｏｍ Ｋ Ｅｘとなり、第５図に
示すＴｘ’がオフセット電圧が補償された真の’Ｈｚの
値に対応したものとなる。
このＴｘ ’がコントローラＣ０ＮＴにおいてディジタ
ル的に計数され、これにより入／Ｄ変換が行なわれる。
ル的に計数され、これにより入／Ｄ変換が行なわれる。
なお、第５図において、 −Ｔｘ ’はＨｚが負の値に
対応した時間を示すものである。
対応した時間を示すものである。
このような構成のＡ／Ｄ変換器において、入力スパンと
してプラス側とマイナス側を均等にＡ／Ｄ変換する為に
は、入力未知電圧Ｅｘのゼロ時におけるＴｘの幅を基準
電圧Ｈｓの全積分期間の１７２にすることにより実現す
ることができる。ところで、一般にＡ／Ｄ変換の電圧レ
ンジとしては±５０園■、±１ｖ等、プラスとマイナス
が同じ幅の傭をとることが多い、しかし、例えば熱電対
入力などの場合にはＫ・・・・・・ −７〜＋５５厘
Ｖ Ｅ”” −１０＝＋７３ｍＶ のようにマイナス側が小さい、このような入力を＾／Ｄ
ｆ検するには、５（ｈｓＶ（＋２０％オーバレンジ可
能として）でＫはカバーするこができるが、Ｅはカバー
することができず、新たに１００ｍＶのレンジを用意し
なければならない、そうすると、Ｋにおいては１００■
ＶレンジでＡ／Ｄ変換することになり分解能が１７２に
なるという欠点がある。
してプラス側とマイナス側を均等にＡ／Ｄ変換する為に
は、入力未知電圧Ｅｘのゼロ時におけるＴｘの幅を基準
電圧Ｈｓの全積分期間の１７２にすることにより実現す
ることができる。ところで、一般にＡ／Ｄ変換の電圧レ
ンジとしては±５０園■、±１ｖ等、プラスとマイナス
が同じ幅の傭をとることが多い、しかし、例えば熱電対
入力などの場合にはＫ・・・・・・ −７〜＋５５厘
Ｖ Ｅ”” −１０＝＋７３ｍＶ のようにマイナス側が小さい、このような入力を＾／Ｄ
ｆ検するには、５（ｈｓＶ（＋２０％オーバレンジ可
能として）でＫはカバーするこができるが、Ｅはカバー
することができず、新たに１００ｍＶのレンジを用意し
なければならない、そうすると、Ｋにおいては１００■
ＶレンジでＡ／Ｄ変換することになり分解能が１７２に
なるという欠点がある。
本発明は、このような欠点を解決する為になされたもの
で、その目的は容易に入力のスパンを変更することので
きる２重積分形Ａ／Ｄ変換器を蝿供することにある。
で、その目的は容易に入力のスパンを変更することので
きる２重積分形Ａ／Ｄ変換器を蝿供することにある。
本発明は上記の目的を達成する為に、オフセット補償用
電流を変更することにより、入力のスパンを変更するよ
うにしたことを特徴としたものである。以下、実施例に
ついて説明する。
電流を変更することにより、入力のスパンを変更するよ
うにしたことを特徴としたものである。以下、実施例に
ついて説明する。
第１図は本発明に係るＡ／Ｄ変換器の一実施例の回路構
成図である。なお、第１図において第４図と同一部分は
第１図と同一符号を付してそれらについての再説明は省
略する。又、第１図の変＃器は基本的な動作も第４図の
賢換器と同じであるので、その基本的動作についても説
明を省略する。
成図である。なお、第１図において第４図と同一部分は
第１図と同一符号を付してそれらについての再説明は省
略する。又、第１図の変＃器は基本的な動作も第４図の
賢換器と同じであるので、その基本的動作についても説
明を省略する。
第１図において、Ｒｚｌ、 Ｒｚ２は電圧・電流変換抵
抗、５３はゼロオフセット値変更用のスイッチである。
抗、５３はゼロオフセット値変更用のスイッチである。
抵抗ＲｚＬ Ｒｚ２は直列にｍｓされ、オフセット補償
用Ｉ ＥＥＥｚはこの直列回路を介してスイッチ５１に
接続されている。このような構成のＡ／Ｅｌ変検器にお
いてスイッチＳ３がＯＮとＯＦＦの場合について説明す
ると次の如くなる。
用Ｉ ＥＥＥｚはこの直列回路を介してスイッチ５１に
接続されている。このような構成のＡ／Ｅｌ変検器にお
いてスイッチＳ３がＯＮとＯＦＦの場合について説明す
ると次の如くなる。
（イ）スイッチＳ３がＯＮの場合。
スイッチＳ３をＯＮにした場合におけるＡ／Ｄ Ｒ換動
作時の積分器出力波形とタイムチャートを第２図に示す
、この場合、入力未知電圧Ｒｘのゼロ時におけるＴｘの
幅が基準電圧Ｅｓの全積分期間の１７２になるようにな
っており、その結果マイナスとプラスの入力Ａ／Ｄ変換
スパンはほぼ均等であり、−５０＋ｓＶ〜＋５０ｍＶの
Ａ／Ｄ変換が可能となフでいる。
作時の積分器出力波形とタイムチャートを第２図に示す
、この場合、入力未知電圧Ｒｘのゼロ時におけるＴｘの
幅が基準電圧Ｅｓの全積分期間の１７２になるようにな
っており、その結果マイナスとプラスの入力Ａ／Ｄ変換
スパンはほぼ均等であり、−５０＋ｓＶ〜＋５０ｍＶの
Ａ／Ｄ変換が可能となフでいる。
ロ スイッチＳ３がＯＦＦの場合。
スイッチＳ３をＯＦＦにした場合における＾／Ｄ変換動
作時の積分器出力波形とタイムチャートを第３図に示す
、この場合、入力オフセット電流側はＩＣ！／（Ｒｚｌ
＋ Ｒｚ２）で表わされる如く小さくなり、それだけプ
ラス側に大きなスパンがとれることになる。したがって
、−２０〜＋８０ｍＶのＡ／Ｄ変換が可能となる。この
場合、Ａ／ｌ）変換器の分解能は印の場合と変わらない
、なお、本発明は片極性のものだけではなく、一般の両
極性の２重積分形のアナログ・ディジタル変換器であっ
てもよい。
作時の積分器出力波形とタイムチャートを第３図に示す
、この場合、入力オフセット電流側はＩＣ！／（Ｒｚｌ
＋ Ｒｚ２）で表わされる如く小さくなり、それだけプ
ラス側に大きなスパンがとれることになる。したがって
、−２０〜＋８０ｍＶのＡ／Ｄ変換が可能となる。この
場合、Ａ／ｌ）変換器の分解能は印の場合と変わらない
、なお、本発明は片極性のものだけではなく、一般の両
極性の２重積分形のアナログ・ディジタル変換器であっ
てもよい。
〔発明の効果］
以上説明した如く、本発明においては２重積分形Ａ／Ｄ
変検器において、入力電圧積分時に同時に流すオフセッ
ト補償用の電流の値を変更する二とにより、オートゼロ
時のセロ入力カウント値が変更できるため、入力未知電
圧Ｅｘのプラスとマイナスの幅をこの補償用電流側に応
じて変更することができる。二の為、その入力スパンに
対して最も有効なＡ／Ｄ変換をなうことが、前段のプリ
アンプ等のゲインを変更することなく簡単に行なうこと
がきる。
変検器において、入力電圧積分時に同時に流すオフセッ
ト補償用の電流の値を変更する二とにより、オートゼロ
時のセロ入力カウント値が変更できるため、入力未知電
圧Ｅｘのプラスとマイナスの幅をこの補償用電流側に応
じて変更することができる。二の為、その入力スパンに
対して最も有効なＡ／Ｄ変換をなうことが、前段のプリ
アンプ等のゲインを変更することなく簡単に行なうこと
がきる。
第１図は本発明に係るアナログ・ディジタル変換器の一
実施例を示す回路図、第２図および第３図は第１Ｆ！！
１回路の動作を説明する為の波形図、第４図は従来のア
ナログ・ディジタル変換器の一例の回路図、第５図は第
４図回路の動作を説明する為の波形図である。 Ｅｘ・・・未知入力電圧、Ｒｚ・・・オフセット補償用
電圧、−ＴＬｘ・・・逆積分用スイッチ、Ａ・・・積分
器アンプ、Ｃ・・・積分器コンデンサ、 ＣＯＭＦ・・
・コンパレータ、Ｒｘ、 Ｒｚ、 Ｒｓ・・・電圧・電
流変換用抵抗、Ｓｌ・・・入力電圧積分用スイッチ、Ｓ
２・・・逆積分用スイッチ、Ｃ０ＮＴ・・・コントロー
ラ。 第１図 第２図 スｒ東＞ −５０ｖＶ 〜”５ＯｔＪ−ｍ−」−一七
−Ｅｚ−＋ヮ、Ｖ ７Ｊｉ） −ＺＯ７７１Ｖ 〜＋６０−ｐ＋ＶＥニー
＋８０．Ｖ
実施例を示す回路図、第２図および第３図は第１Ｆ！！
１回路の動作を説明する為の波形図、第４図は従来のア
ナログ・ディジタル変換器の一例の回路図、第５図は第
４図回路の動作を説明する為の波形図である。 Ｅｘ・・・未知入力電圧、Ｒｚ・・・オフセット補償用
電圧、−ＴＬｘ・・・逆積分用スイッチ、Ａ・・・積分
器アンプ、Ｃ・・・積分器コンデンサ、 ＣＯＭＦ・・
・コンパレータ、Ｒｘ、 Ｒｚ、 Ｒｓ・・・電圧・電
流変換用抵抗、Ｓｌ・・・入力電圧積分用スイッチ、Ｓ
２・・・逆積分用スイッチ、Ｃ０ＮＴ・・・コントロー
ラ。 第１図 第２図 スｒ東＞ −５０ｖＶ 〜”５ＯｔＪ−ｍ−」−一七
−Ｅｚ−＋ヮ、Ｖ ７Ｊｉ） −ＺＯ７７１Ｖ 〜＋６０−ｐ＋ＶＥニー
＋８０．Ｖ
Claims (1)
- オフセット補償用電流を重畳して入力未知電圧を一定時
間積分したのち基準電圧を逆積分するようにした２重積
分形のアナログ・ディジタル変換器において、前記オフ
セット補償用電流の値を変更することにより入力のスパ
ン変更を行なうようにしたことを特徴とするアナログ・
ディジタル変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23923384A JPS61117925A (ja) | 1984-11-13 | 1984-11-13 | アナログ・デイジタル変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23923384A JPS61117925A (ja) | 1984-11-13 | 1984-11-13 | アナログ・デイジタル変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61117925A true JPS61117925A (ja) | 1986-06-05 |
Family
ID=17041725
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23923384A Pending JPS61117925A (ja) | 1984-11-13 | 1984-11-13 | アナログ・デイジタル変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61117925A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0284819A (ja) * | 1988-09-20 | 1990-03-26 | Sharp Corp | 二重積分型ａ／ｄ変換器 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5120147A (ja) * | 1974-08-09 | 1976-02-18 | Babcock Hitachi Kk | Kyureinetsukokanki |
| JPS5126218A (en) * | 1974-06-25 | 1976-03-04 | Nat Res Dev | Menekikatsuseizaino seiho |
| JPS5868152A (ja) * | 1981-10-20 | 1983-04-22 | Hitachi Ltd | デ−タ信号検出方式 |
-
1984
- 1984-11-13 JP JP23923384A patent/JPS61117925A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5126218A (en) * | 1974-06-25 | 1976-03-04 | Nat Res Dev | Menekikatsuseizaino seiho |
| JPS5120147A (ja) * | 1974-08-09 | 1976-02-18 | Babcock Hitachi Kk | Kyureinetsukokanki |
| JPS5868152A (ja) * | 1981-10-20 | 1983-04-22 | Hitachi Ltd | デ−タ信号検出方式 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0284819A (ja) * | 1988-09-20 | 1990-03-26 | Sharp Corp | 二重積分型ａ／ｄ変換器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9236800B2 (en) | System for balancing current supplied to a load | |
| US4356450A (en) | Offset compensating circuit for operational amplifier | |
| KR100532168B1 (ko) | 오프셋의자동보정회로를구비하는전류검출회로 | |
| US6532436B2 (en) | Sensor | |
| US20030006749A1 (en) | Current sensing and measurement in a pulse width modulated power amplifier | |
| JP2661933B2 (ja) | インバータの出力トランスの１次巻線を流れる電流の直流分の測定回路 | |
| JP3081751B2 (ja) | 電気量測定装置 | |
| JPS61117925A (ja) | アナログ・デイジタル変換器 | |
| JP2001141753A (ja) | 電流、電気量測定回路 | |
| US5952855A (en) | Circuit with multiple output voltages for multiple analog to digital converters | |
| US20230378864A1 (en) | Method and apparatus for sensing inductor input/output current in a dc-dc converter circuit | |
| JPS6117300B2 (ja) | ||
| JPH0526813Y2 (ja) | ||
| FI67967B (fi) | Referensspaenningskaella | |
| JP2893763B2 (ja) | 電力トランスデューサ | |
| JPS63121320A (ja) | 誤差補正回路付ｄａ変換器 | |
| JP2794050B2 (ja) | Ａｄ変換器試験装置 | |
| JP3210127B2 (ja) | 電圧パルス幅変換回路 | |
| JPS63132510A (ja) | プログラマブルゲインコントロ−ルアンプ | |
| JPH0637449Y2 (ja) | 基準電圧発生器 | |
| JPH0755857A (ja) | 抵抗測定装置 | |
| JPH04815A (ja) | 並列型ａ／ｄ変換器 | |
| JPH0424753Y2 (ja) | ||
| JPS62212578A (ja) | センサ回路 | |
| JPS6230868B2 (ja) |