JPS61117639A - 誤動作検出方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は情報処理装置における記憶装置の誤動作検出方
式に関するもので、特にアクセス時間が一定である記憶
装置の誤動作検出方式に関する。

〔従来の技術〕

従来、記憶装置に対してアクセスする装置で記憶装置の
誤動作を検出する方式としては、記憶装置からのエラ一
応答信号を受信して該記憶装置Ｑ誤動作を認識するとい
う方法が広くとられている。

この方式は１文献はないが一般にとり入れられている方
式である。

〔発明が解決しようとする問題点〕

ところが、この方式では記憶装置内で誤動作が検出され
た場合には、該記憶装置の誤動作と認識することができ
るが、記憶装置内で誤動作が検出されずに記憶装置から
応答信号が返されなかったり、あるいは不正に応答信号
が返されたりした場合にはアクセスした装置の誤動作と
して検出され。

記憶装置の誤動作であることが究明されるまでに多大の
時間を要するという信頼性上の欠点がある。

本発明の目的は、記憶装置のアクセス時間を固定時間と
し、記憶装置に対して送出した要求信号と動作指示信号
等の情報を、前記記憶装置から応答信号が返されるまで
保持し、該保持情報と前記応答信号とを比較して前記記
憶装置の誤動作を検出できるようにすることにより、速
やかに記憶装置の誤動作の検出を可能とした簡単な構成
の誤動作検出方式を提供することにある。

〔問題点を解決するための手段〕

本発明は、一定のアクセス時間でアクセスされる１つ以
上の被アクセス装置と、該被アクセス装置忙対してアク
セスを行うアクセス装置から構成され、前記被アクセス
装置のアクセス時間はすべて同一である情報処理システ
ムにおける前記被アクセス装置の誤動作検出回路であっ
て、前記被アクセス装置のアクセス時間情報を供給する
手段と。

前記アクセス装置から前記各被アクセス装置に対して送
出されたアクセス情報を前記アクセス時間によって決定
される期間保持する手段と、該保持手段に保持されてい
る情報と前記各被アクセス装置から前記アクセス装置に
送出される応答清報とを比較する手段とを含むことを特
徴としている。

〔実施例〕

次に１本発明について図面を参照して詳細に説明する。

本発明の一実施例を示す第１図において、演算処理装置
ｌはアクセス時間ス１０１−１〜１０１−１６を介して
記憶装置２−１〜２−１６にアクセス情報を送出する。

アクセス情報には要求信号、動作指示信号、アドレス、
書込みデータが含まれる。本実施例では動作指示は書込
み要求に限るものとする。記憶装置２−１〜２−１６は
全て同一のアクセス時間で動作を行い、アクセス要求を
受信後肢アクセス時間後にアクセスノギス１０２−１〜
１０２−１６を介して演算処理装置１に応答情報を送出
する。

応答情報には応答信号、動作信号、読出しデータが含ま
れる。動作信号は書込動作を行った信号に限るものとす
る。記憶回路４は前記アクセス情報の内、要求信号、動
作指示信号を格納する回路で書込みアドレスが結線１０
７により、また読出しアドレスが結線１０９により供給
される。書込みデータはアクセスノぐス１０１−１〜１
０１−１６　から供給され、読出しデータは結Ｊ１０４
−１〜１０４−１６を介して比較回路１１−１〜１１−
１６に供給されるＯ レノスタ６は記憶装置２−Ｌ〜２−１６のアクセス時間
を保持するレノスタで９図示されないシフト・クスによ
り直が設定され結線１０５により変換回路７に供給され
る。変換回路７は本実施例では１を加えることにより実
現され、結線１０６により減算回路１０に供給される。

レノスタ８は記憶回路４の書込みアドレスを保持するレ
ノスタで。

結線１０８により加算回路９の出力が供給され。

結線１０７によって加算回路９．減算回路１０および記
憶回路４に供給される。加算回路９はレノスタ８から結
線１０７により供給される記憶回路４の書込みアドレス
に１を加える回路で、結線１０８によりレノスタ８に供
給される。

減算回路１０は、結線１０７により供給される記憶回路
４の書込みアドレスから結Ｈ１０６により供給されるア
クセス時間情報を減じて記憶回路４の読出しアドレスを
生成する回路で、結線１０９により記憶回路４に供給さ
れる。なお２本実施例におけるアクセス時間情報は、レ
ノスタ６に保持されているアクセス時間に変換回路７で
１を加えた値が供給されているが、このアクセス時間情
報の供給はレノスタ６にアクセス時間に１を加えた値を
保持することによっても実現できる。この場合変換回路
７は省略できる。

比較回路１１−１〜１１−１６は結線１０　ｌｌ　−１
〜１０４−１６により供給される記憶回路４から読出さ
れた情報と、結線１０２−１〜１０２−１６により供給
される応答情報の中の応答信号と動作信号とを比較する
回路で、結線１１０−１〜１１０−１６によりフリップ
７０ノデ１２−１〜１２−１６に供給される。フリップ
７０ッデ１２−１〜１２−１６は結線１１０−１〜１１
０−１６により供給される比較回路１１〜１〜１１〜１
６で検出されたエラー信号を保持するエラーフラグであ
る。

第２図は比較回路１１−１〜１１−１６の内の１つを詳
細に示した図であり、比較回路１１−１〜１１−１６は
全て同じ構成をとっている。比較器２１は結線２０１−
１により供給される記憶回路４から読出された要求信号
と、結線２０２−１により供給される記憶装置２−１〜
２−１６から送出される応答信号とを比較する回路であ
り、結線２０１−１の論理値と結１１１２０２−１の論
理値が異る時に結線２０３より１１”が出力されオア回
路２４に供給される。比較器２２は結線２０１−２によ
り供給される記憶回路４から読出された動作指示信号と
。

結線２０２−２により供給される記憶装置２−１〜２−
１６から送出される動作信号とを比較する回路であり、
結線２０１−２の論理値と結線２０２−２の論理値が異
る時に結線２０４より“１＃が出力され、アンド回路２
３に供給される。アンド回路２３は結線２０４の信号を
結線２０１−１の信号によりｙ−トする回路で、応答１
号が１″の時だけ比較器２２の出力を有効とし、結＄２
０５によりオア回路２４に供給する。オア回路２４は結
線２０３により供給される比較器２１の出力と、結ａ２
０５により供給されるアンド回路２３でｒ−トされた比
較器２２の出力との論理和をとる回路で、結線２０６に
よりエラー１号として第１図の１１０−１〜１１０−１
６を介してフリップフロップ１２−１〜１２−１６に供
給する。なお、第２図における結線２０１−１ならびに
２０１−２は第１図における結５１０４−１〜１０４−
１６の内の１組に相当し、結線２０２−１ならびに２０
２−２は結線１０２−１〜１０２−１６の内の１組に相
当する。

以上のような構成における本発明の一実施例の動作を第
３図のタイムチャートを参照して詳細に説明する。

本実施例では記憶装置２−１〜２−１６のアクセス時間
は２０クロツクサイクルであるとする。したがって、レ
ノスタ６には直２０が保持され、変換回路７により１加
えられて値２１が結線１０６により減算回路１０に供給
される。レノスタ６にはシフト・２スにより値がセット
され、以後このセットされた値が保持されるため結線１
０６から減算回路１０に対しては常に値２１が供給され
る。

レノスタ８の値が０”であるタイミングａで演算処理装
置ｌから記憶装置２−１．２−２および２−３に対して
アクセス要求人があったとすると。

アクセス時間ス１０１−１〜１０１−３の要求信号は″
　１　”になり、アクセスノぞス１０１−４〜１０１−
１６の要求信号は“０″になシ、これらの要求信号なら
びにアクセスノやス１０１−１〜１０１−１６に含まれ
る動作指示信号がレノスタ８に保持れたている値、すな
わち記憶回路４のＯ番地に格納される。

アクセス要求Ａに対応した応答は記憶装置２−１〜２−
１６が前記アクセス要求を受信後２０クロツクサイクル
、すなわちタイミングａから２１クロツクサイクル後の
タイミングｂに記憶装置２−１〜２−１６から演算処理
装置１に対して送出される。

タイミングａの２１クロツクサイクル後のタイミングｂ
では、レノスタ８の値はクロックサイクル毎に１ずつ加
えらたるから２１になっている。したがって記憶回路４
の読出しアドレスは減算回路１０によりレノスタ８に保
持されている値２１からレノスタ６に保持されているア
クセス時間に１を加えた値である２１が減じられＯとな
り、０番地に格納されている情報、すなわちアクセス要
求人の要求信号ならびに動作指示信号が読出され。

このタイミングで記憶装置２−１〜２−１６から演算処
理装置１に対して送出されるアクセス要求人に対する応
答信号ならびに動作信号と比較することにより、応答信
号の過不足や、演算装置１の動作指示通りに記憶装置２
−１〜２−１６が動作したかを、険査し、記憶装置２−
１〜２−１６の誤動作を検出することができる。

〔発明の効果〕

本発明には以上説明したように、記憶装置に対する要求
信号、動作指示信号等の情報を、記憶装置から応答情報
が返されるタイミングまで保持し。

該保持情報と前記応答情報とを比較することにより記憶
装置の誤動作を検出できるように構成することにより、
簡単な構成で速やかに記憶装置の誤動作を検出できると
いう効果がある。

以下余日

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図。 第２図は第１図に示した比較回路部分を詳細に示すブロ
ック、図、第３図は本発明の一実施例のタイミングを示
すタイムチャートである。 １・・・演算処理装置、２−１〜２−１６・・・記憶装
置、４・・・記憶回路、６・・・アクセス時間保持しノ
スタ、７・・・アクセス時間変換回路、８・・・記憶回
路書込みアドレスレノスタ、９・・・加算回路、１０・
・・減算回路、１１−１〜１１−１６・・・比較回路、
１２−１〜１２−１６・・・エラーフラグ、２１．２２
・・・比較器。 １１図 第２図 第３図 手続補正書（自発） 昭和に０年β月７７日

Claims (1)

【特許請求の範囲】
1. １、一定のアクセス時間でアクセスされる１つ以上の被
   アクセス装置と、該被アクセス装置に対してアクセスを
   行うアクセス装置から構成され、前記被アクセス装置の
   アクセス時間はすべて同一である情報処理システムにお
   ける前記被アクセス装置の誤動作検出回路であって、前
   記被アクセス装置のアクセス時間情報を供給する手段と
   、前記アクセス装置から各前記被アクセス装置に対して
   送出されたアクセス情報を前記アクセス時間によって決
   定される期間保持する手段と、該保持手段に保持されて
   いる情報と各前記被アクセス装置から前記アクセス装置
   に送出される応答情報とを比較する手段とを含むことを
   特徴とする誤動作検出方式。