JPS61115170A - Moving average calculating device - Google Patents
Moving average calculating deviceInfo
- Publication number
- JPS61115170A JPS61115170A JP23713284A JP23713284A JPS61115170A JP S61115170 A JPS61115170 A JP S61115170A JP 23713284 A JP23713284 A JP 23713284A JP 23713284 A JP23713284 A JP 23713284A JP S61115170 A JPS61115170 A JP S61115170A
- Authority
- JP
- Japan
- Prior art keywords
- data
- register
- moving average
- processed
- adder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Complex Calculations (AREA)
Abstract
Description
【発明の詳細な説明】
「産業上の利用分野」
この発明は各種のアナログ信号eAD変換してディジタ
ル演算処理装置に取込む場合に、アナログ信号に混入し
た雑音を除去することに用いることができる移動平均算
出装置に関する。[Detailed Description of the Invention] "Industrial Application Field" This invention can be used to remove noise mixed into analog signals when eAD converting various analog signals and importing them into a digital processing device. The present invention relates to a moving average calculation device.
「従来技術」
例えば各種の計測信号をAD変換してデータ処理装置に
取込む場合に計測信号に混入した雑音成分を除去する方
法として移動平均法がよく利用されている。移動平均法
とは過去N個のデータを加算してその平均値を求め、次
のデータを取込んだ場合にそのN個前の最も古いデータ
を除去し、その都度平均値を求め、その平均化した値を
データとして利用する方法でちる。"Prior Art" For example, a moving average method is often used as a method for removing noise components mixed into measurement signals when AD converting various measurement signals and importing them into a data processing device. The moving average method is to add the past N data and find the average value, and when the next data is imported, remove the oldest data before that N data, find the average value each time, and calculate the average value. This is done by using the converted value as data.
この移動平均法によれば雑音によって前後のデータ値と
大きくかけはなれた(直が入力されても、そのデータは
平均化されるため雑音成分が直接データとして取込まれ
ることがないため、雑音による影響を除去することがで
きる。According to this moving average method, there is a large difference between the preceding and succeeding data values due to noise (even if a direct input is made, the data is averaged, so the noise component is not directly taken in as data, so effects can be removed.
従来はAD変換器でAD変換したディジタル信号2マイ
クロコンピユータに入力し、マイクロコノピユータにお
いてソフトウェアにより移動平均?求める方法が一般的
であった。このようにソフトウェアにより移動平均を求
める場合は移動平均を算出するのに時間が掛り、アナロ
グ信号を高速で取込むことができない不都合が生じる。Conventionally, the digital signal converted from AD using an AD converter is input to two microcomputers, and the microcomputer calculates the moving average using software. This method was common. When the moving average is determined by software in this way, it takes time to calculate the moving average, which causes the disadvantage that analog signals cannot be captured at high speed.
このため例えば第2図に示すようにAD変換器2とマイ
クロコンピュータ3の間にバッファメモリ4を設け、こ
のバッファメモリ4にAD変換器2から高速度でデータ
を書込み、マイクロコンピュータ3はバッファメモリ4
に記憶したデータを逐次取込んで移動平均を算出する方
法が考えられる。For this purpose, for example, as shown in FIG. 2, a buffer memory 4 is provided between the AD converter 2 and the microcomputer 3, data is written from the AD converter 2 into this buffer memory 4 at high speed, and the microcomputer 3 4
One possible method is to calculate a moving average by sequentially importing the data stored in .
「発明が解決しようとする問題点」
このようにバッファメモリ4を設けることによりA、
D変換器2はアナログ信号を高速度でAD変換しメモリ
4に書込むことができる。然し乍ら移動平均(財)の算
出は依然としてマイクロコンピュータによって行うため
移動平均値の算出に時間が掛る。この結果AD変換動作
と移動平均算出動作に速度差が生じるため、バッファメ
モリ4の記憶容宿を相当大きな値に選定しないと長時間
の使用には耐えられない不都合がある。またバッファメ
モリ4におけるデータの滞留時間が長くなるためAD変
換器2に与えるアナログ信号とマイクロコンピュータ3
から出力される移動平均値との間に時間的なズレが生じ
、入力と移動平均との間に同時性がとれない欠点が生じ
る。"Problem to be solved by the invention" By providing the buffer memory 4 in this way, A.
The D converter 2 can AD convert an analog signal at high speed and write it into the memory 4. However, since the moving average (goods) is still calculated by a microcomputer, it takes time to calculate the moving average value. As a result, there is a speed difference between the AD conversion operation and the moving average calculation operation, so that unless the storage capacity of the buffer memory 4 is selected to be a considerably large value, it will not be possible to withstand long-term use. In addition, since the data retention time in the buffer memory 4 becomes long, the analog signal given to the AD converter 2 and the microcomputer 3
There is a time lag between the moving average value outputted from the moving average value, and there is a drawback that the input and the moving average cannot be synchronized.
「問題点を解決するための手段」
この発明では入力された被処理データ?逐次累積加算す
る累積加算器と、過去の被処理データをN個格納する縦
続接続されたレジスタと、このレジスタの平均化数に応
じた段から平均化数に対応した数だけさかのぼった過去
の被処理データを取出すゲートと、このゲートで取出し
た被処理データ全累積加算器でjJ口算した累積加算値
から減算する減算器と、この減算器で減算した累積加算
値を平均化数で割算する割算器とによって移動平均算出
装置を構成したものである。"Means for solving the problem" What is the input processed data in this invention? An accumulative adder that performs cumulative addition, a cascade-connected register that stores N pieces of past processed data, and a cascade-connected register that stores N pieces of past processed data; A gate that takes out the processed data, a subtractor that subtracts the cumulative sum calculated by the total cumulative adder for the processed data taken out by this gate, and a subtracter that divides the cumulative sum subtracted by this subtracter by the averaging number. A moving average calculation device is constructed by the divider.
「作 用」
この発明による移動平均算出装置によれば、被処理デー
タが入力される毎に累積加算器がその被処理データを累
積加算すると同時に、縦続接続されたレジスタから過去
の最も古い被処理データを取出し、その最も古い被・処
理データを減算器に与え、減算器において過去の累積加
算[直から最も古い被処理データ全減算し、その減算さ
れた累積加算値を割算器において平均化数で割算し移動
平均と求めるものである。"Operation" According to the moving average calculation device according to the present invention, each time data to be processed is input, the accumulator adds the data to be processed, and at the same time, the oldest processed data from the cascaded registers is added. Take out the data, give the oldest data to be processed to the subtracter, and add the past cumulative data in the subtracter. The moving average is calculated by dividing by the number.
従つそこの発明による移動平均算出装置によれば被処理
データが入力される毎にその都度同時に移動平均金得る
ことができる。よって高速度で移動−V均を求めること
ができるから比較的高速団で変化するアナログ信号を移
動平均値として取込むことができ、その結果雑音の成分
を除去できる。Accordingly, according to the moving average calculation device according to the invention, the moving average amount can be obtained at the same time each time the data to be processed is input. Therefore, since the moving -V average can be obtained at a high speed, an analog signal that changes at a relatively high speed can be taken in as a moving average value, and as a result, noise components can be removed.
「発明の実施例」
第1図にこの発明による移動平均算出装置の実施例を示
す。第1図において1はアナログ信号入力端子、2はA
D変換器を示す。AD変換器2でAD変換されたディジ
タルのi戊処理データはレジスタ5に一時記憶される。"Embodiment of the Invention" FIG. 1 shows an embodiment of a moving average calculation device according to the present invention. In Figure 1, 1 is an analog signal input terminal, 2 is an A
A D converter is shown. The digital i-processed data that has been AD converted by the AD converter 2 is temporarily stored in the register 5.
このレジスタ5はAD変換器2のAD変換出力を取込む
ために並列腹数ビットの容@全持つものとする。レジス
タ5に一時記憶した被処理データは累積加算器6に与え
られる。It is assumed that this register 5 has a capacity of all parallel antinode number bits in order to take in the AD conversion output of the AD converter 2. The data to be processed temporarily stored in the register 5 is provided to the cumulative adder 6.
累積加算器6はディジタル加算器6Aと、このディジタ
ル加算器6Aの出力を取込んでこのディジタル加算器6
Aの能力の入力端子Bに前回までの累積加算値を与える
ためのレジスタ6BとKよって構成することができる。The accumulative adder 6 includes a digital adder 6A, and the output of the digital adder 6A is taken in and added to the digital adder 6.
It can be constituted by registers 6B and 6K for giving the cumulative addition value up to the previous time to the input terminal B of the capacity of A.
この例ではレジスタ6Bの出力を減算器7を介して加算
156Aの一方の入力端子Bに過去の累積170算(直
を与えるように構成した場合分示す。従って減算器70
池方の入力端子Bに累積加算された過去の最も古い被処
理データを与えることによ!ll累積加算[直から最も
古いデータを減算することができる。In this example, the output of the register 6B is shown through the subtracter 7 to one input terminal B of the adder 156A for the past cumulative 170 calculations (direct).
By giving Ikekata's input terminal B the oldest cumulatively added data to be processed! ll Cumulative addition [The oldest data can be subtracted from the current.
8は過去の最も古い被処理データを取出すための回路を
示す。この回路8はN個の、縦続接続したレジスタ9A
、9B・・・・・・9Nと、このN個のレジスタ9A〜
9Nの所望の没からデータを取出すゲート10 A 、
1. OB・・・・・IONと、オアゲート11とに
よって構成することができる。オアゲート11の出力側
に取出したデータはゲート12に与える。8 shows a circuit for extracting the oldest past data to be processed. This circuit 8 consists of N cascaded registers 9A.
, 9B...9N and these N registers 9A~
Gate 10A, which retrieves data from the desired address of 9N;
1. OB... ION and an OR gate 11. The data taken out to the output side of OR gate 11 is applied to gate 12.
このゲート12は制御器13からゲート信号5UBEが
与えられて開に制御され、適切なタイミングで過去の最
も古い被処理データを減算器7に与える。This gate 12 is controlled to be open by receiving a gate signal 5UBE from a controller 13, and provides the oldest processed data in the past to the subtracter 7 at an appropriate timing.
14は累積加算器6から過去の最も古いデータを減算し
、更新された累積加算値が出力されたタイミングでその
更新された累積加算値を取出すゲートを示す。このゲー
ト14により更新された累積加算値を取出して割算器1
5の入力端子Aに与える。割算器150池方の入力端子
Bには制御器13から平均化数Mを与え、この平均化数
Mによシ累積加算値を割算し、出力端子16に移動平均
[直Nを出力する。Reference numeral 14 denotes a gate that subtracts the oldest past data from the cumulative adder 6 and takes out the updated cumulative added value at the timing when the updated cumulative added value is output. The cumulative addition value updated by this gate 14 is taken out and the divider 1
5 to input terminal A. The averaging number M is given from the controller 13 to the input terminal B of the divider 150 Ikegata, the cumulative addition value is divided by this averaging number M, and the moving average [N] is output to the output terminal 16. do.
尚17は平均化数Mを取込んでゲート10八〜1ONの
中の同れか一つのゲートに開信号を与えるためのデコー
ダを示す。つまり平均化数Mに対応したレジスタ9A〜
9Nの段の出力信号を取出すためのゲート選択信号を出
力する。Reference numeral 17 denotes a decoder for taking in the averaging number M and giving an open signal to one of the gates 108 to 1ON. In other words, register 9A corresponding to the averaging number M
Outputs a gate selection signal for extracting the output signal of the 9N stage.
「実施例の動作」
上述した実施構造において制御器13は例えばマイクロ
コンピュータによって構成することができ、入力手lA
13Aから平均化数Mを入力することによりデコーダ1
7と割算器15に平均化数Mが与えられる。この平均化
数Mの設定によりゲート10A〜IOHの中の何れか一
つが選択されて開に制御される。例えばM=10に設定
した場合はレジスタ9A〜9Nの10段目のレジスタの
出力を取出すゲートが開に制御され、10個前にAD変
換された被処理データを取出し、そのデータを減算器7
に与える。“Operation of the Embodiment” In the above-described implementation structure, the controller 13 can be configured by, for example, a microcomputer, and the input device 1A
By inputting the averaging number M from 13A, the decoder 1
7 and the divider 15 are given an averaging number M. By setting this averaging number M, one of the gates 10A to IOH is selected and controlled to be open. For example, when M=10 is set, the gate that takes out the output of the 10th register of registers 9A to 9N is controlled to be open, and the data to be processed that was AD converted 10 times ago is taken out, and the data is transferred to the subtracter 7.
give to
一方累積加算器6ではレジスタ5にAD変換器2から新
しい被処理データが与えられる毎にその被処理データを
ディジタル加算器6Aにおいて過去の累積加算直に加算
する。つまり過去の累積加算[直はレジスタ6Bにラッ
チされて2す、そのラッチ出力が減算器7全介してディ
ジタル加算器6Aの入力端子Bに与えられる。よってレ
ジスタ5か □ら与えられる被処理データとレジス
タ6Bにラッチした累積加算データがディジタル加算器
6Aで加算され、その加算結果がりCツクCLK2によ
ってレジスタ6Bに再書込みされ、その書込まれた累積
加算データにレジスタ5にラッチした新しいデータを加
算する。この動作を繰返すことにより過去のデータを累
積加算することができる。On the other hand, in the cumulative adder 6, each time new data to be processed is given to the register 5 from the AD converter 2, the data to be processed is directly added to the past cumulative addition in the digital adder 6A. That is, the past cumulative addition [direct] is latched in the register 6B, and its latch output is applied to the input terminal B of the digital adder 6A via the subtracter 7. Therefore, the data to be processed given from register 5 □ and the cumulative addition data latched in register 6B are added by digital adder 6A, and the addition result is rewritten to register 6B by CLK2, and the written cumulative data is New data latched in register 5 is added to the added data. By repeating this operation, past data can be cumulatively added.
一方回路8からは例えば10個前のデータが取出されて
減算器7に与えるから累積加算器6に初期状態から11
個目の被処理データが入力されたとき10個前のデータ
を減算器7において累積加算値から減算することにより
累積加算データを更新することができる。従ってレジス
タ5から累積加算器6に新しいデータを加える動作とそ
の累積加算データから最も古いデータを減算する動作を
一度に行うことができる。よってレジスタ5に新しいデ
ータを取込む速度で累積加算データを更新することがで
き、この更新された累積加算データを割算器15で平均
化数Mによって割算することにより移動平均値を得るこ
とができる。On the other hand, from the circuit 8, for example, the previous 10 data is taken out and given to the subtracter 7, so that the cumulative adder 6 is supplied with 11 data from the initial state.
When the 10th data to be processed is input, the 10th previous data is subtracted from the cumulative value by the subtracter 7, thereby updating the cumulative data. Therefore, the operation of adding new data from the register 5 to the cumulative adder 6 and the operation of subtracting the oldest data from the cumulatively added data can be performed at the same time. Therefore, the cumulative addition data can be updated at the speed at which new data is loaded into the register 5, and the moving average value can be obtained by dividing this updated cumulative addition data by the averaging number M in the divider 15. Can be done.
「発明の効果」
上述したようにこの発明によれば移動平均値を高速度で
得ることができ、比較的速く変化するアナログ信号でも
雑音を除去した信号として取込むことができる。"Effects of the Invention" As described above, according to the present invention, a moving average value can be obtained at high speed, and even an analog signal that changes relatively quickly can be taken in as a signal from which noise has been removed.
「発明の変形実施例」
上述では過去のデータを得る手段としてレジスタをN段
縦続した構造を用いたが、その池の方法としてFiFo
(ファーストインファーストアクト)メモリを用いるこ
ともできる。FiFoメモリ全使用した場合には段数を
大きく採っても回路規模を小さくすることができる。"Modified Embodiment of the Invention" In the above, a structure in which N stages of registers are cascaded is used as a means to obtain past data, but as a method for that purpose, FiFo
(First-in-first-act) memory can also be used. When all the FiFo memories are used, the circuit scale can be reduced even if the number of stages is increased.
また上述ではレジスタ6Bを加算器6への出力と減算器
7の入力端子Aとの間に接続した場合を説明したが、加
算器6人の出力とゲート14の間に接続してもよい。こ
のように構成した場合は割算処理と加減算処理を一度に
行うことができる。Further, in the above description, a case has been described in which the register 6B is connected between the output to the adder 6 and the input terminal A of the subtracter 7, but it may be connected between the outputs of the six adders and the gate 14. With this configuration, division processing and addition/subtraction processing can be performed at the same time.
また上述ではレジスタ5を特別に設けた例を説明したが
、レジスタ5の代りにN段縦続接続したレジスタ9Aを
流用することができる。この場合には過去のデータを取
出すゲート10A〜1ONの接続段を1段ずつ後にずら
す必要がある。Furthermore, although the above description has been given of an example in which the register 5 is specially provided, the register 9A having N stages connected in cascade can be used in place of the register 5. In this case, it is necessary to shift the connection stage of the gates 10A to 1ON from which past data is extracted one stage at a time.
第1図はこの発明の詳細な説明するためのブロック図、
第2図は従来の移動平均算出装置を説明するためのブロ
ック図である。
1:アナログ入力端子、2:AD変換器、5゜6B、9
A〜9N:レジスタ、6:累積加算器、6A:ディジタ
ル加算器、7:減算器、8:過去の最も古いデータを取
出す回路、・10A〜ION:ゲート、11ニオアゲー
ト、12:ゲート、13:制御器、13A:人力手段、
14:ゲート、15:割算器、16:出力端子。
特許出願人 タケダ理研工業味式会社日本亀信電話公
社FIG. 1 is a block diagram for explaining the invention in detail,
FIG. 2 is a block diagram for explaining a conventional moving average calculation device. 1: Analog input terminal, 2: AD converter, 5°6B, 9
A~9N: Register, 6: Accumulator, 6A: Digital adder, 7: Subtracter, 8: Circuit for retrieving the oldest past data, 10A~ION: Gate, 11 Nior gate, 12: Gate, 13: Controller, 13A: manual means,
14: Gate, 15: Divider, 16: Output terminal. Patent applicant: Takeda Riken Kogyo Aji Shiki Co., Ltd. Nippon Kameshin Telephone Corporation
Claims (1)
、過去の被処理データをN個格納する縦続接続されたレ
ジスタと、 C、このレジスタの平均化数に対応した段から平均化数
に対応した数だけさかのぼった過去の被処理データを取
出すゲートと、 D、このゲートで取出した被処理データを上記加算器で
加算した累積加算値から減算する減算器と、 E、この減算器で減算したデータと新たなデータを加算
した累積加算値を平均化数で割算する割算器と、 から成る移動平均算出装置。(1) A, a cumulative adder that cumulatively adds processed data, and B
, a cascade-connected register that stores N pieces of past processed data, and C, a gate that retrieves past processed data from a stage corresponding to the averaged number of this register by a number corresponding to the number of averages. , D. A subtracter that subtracts the processed data taken out by this gate from the cumulative value added by the adder, and E. Averaging the cumulative value obtained by adding the data subtracted by this subtracter and new data. A moving average calculation device consisting of a divider that divides by a number and a divider that divides by a number.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23713284A JPS61115170A (en) | 1984-11-09 | 1984-11-09 | Moving average calculating device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23713284A JPS61115170A (en) | 1984-11-09 | 1984-11-09 | Moving average calculating device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61115170A true JPS61115170A (en) | 1986-06-02 |
Family
ID=17010878
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23713284A Pending JPS61115170A (en) | 1984-11-09 | 1984-11-09 | Moving average calculating device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61115170A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH039471A (en) * | 1989-06-06 | 1991-01-17 | Mitsubishi Electric Corp | Moving average processor |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5320830B2 (en) * | 1971-12-15 | 1978-06-29 | ||
JPS5489452A (en) * | 1977-12-27 | 1979-07-16 | Fujitsu Ltd | Cumulative addition system in digital signal processing |
JPS57169874A (en) * | 1981-04-13 | 1982-10-19 | Hitachi Denshi Ltd | Method and device for addition for averaging movement |
JPS59173877A (en) * | 1983-03-24 | 1984-10-02 | Toshiba Corp | Averaging device of mobile memory system |
-
1984
- 1984-11-09 JP JP23713284A patent/JPS61115170A/en active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5320830B2 (en) * | 1971-12-15 | 1978-06-29 | ||
JPS5489452A (en) * | 1977-12-27 | 1979-07-16 | Fujitsu Ltd | Cumulative addition system in digital signal processing |
JPS57169874A (en) * | 1981-04-13 | 1982-10-19 | Hitachi Denshi Ltd | Method and device for addition for averaging movement |
JPS59173877A (en) * | 1983-03-24 | 1984-10-02 | Toshiba Corp | Averaging device of mobile memory system |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH039471A (en) * | 1989-06-06 | 1991-01-17 | Mitsubishi Electric Corp | Moving average processor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4561065A (en) | Arithmetic processing device using sampled input data and several previous output data | |
KR100218825B1 (en) | Multiplication device and sum of products calculation device | |
JPS61115170A (en) | Moving average calculating device | |
JPH0744530A (en) | Arithmetic device | |
US6047305A (en) | Division circuit not requiring taking complements of divisor, dividend and remainder | |
US3982112A (en) | Recursive numerical processor | |
JP2675010B2 (en) | Information processing device | |
JPS63187366A (en) | Arithmetic unit for moving average | |
JP2732673B2 (en) | Discrete cosine transformer | |
JPS59218550A (en) | Logarithm converting circuit of digital signal | |
JP2990509B2 (en) | Comb filter differentiator | |
RU2694743C1 (en) | Digital signal processor with system of commands vliw | |
JPH0319726B2 (en) | ||
JP3043021B2 (en) | Digital notch filter | |
JP3074958B2 (en) | Serial multiplier with addition function | |
SU1686697A1 (en) | Analog-to-digital converter | |
JPH0145097B2 (en) | ||
JP2530916B2 (en) | Arithmetic circuit | |
SU915095A1 (en) | Analyzing filter of digital vocoder | |
JP2540757B2 (en) | Digital filter circuit for decimation | |
KR0157337B1 (en) | Multi-bit adder for digital signal process | |
RU2037198C1 (en) | Device for calculation of correlation function | |
JPH07109973B2 (en) | Digital signal processing circuit | |
JPH0828646B2 (en) | Digital filter | |
JPH0553768A (en) | Divider |