JPS61114659A - 映像出力回路 - Google Patents
映像出力回路Info
- Publication number
- JPS61114659A JPS61114659A JP59234948A JP23494884A JPS61114659A JP S61114659 A JPS61114659 A JP S61114659A JP 59234948 A JP59234948 A JP 59234948A JP 23494884 A JP23494884 A JP 23494884A JP S61114659 A JPS61114659 A JP S61114659A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- package
- heat sink
- case
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明はブラウン管駆動回路に係り、特にソースケース
（横型）パワーＭＯ８Ｆ’ＥＴを用いた回路に好適な広
帯域ビデオ出力回路に関すム〔発明の背景〕 従来の広帯域ビデオ出力回路は、出力素子にコレクタ電
極がケースに接続されたバイポーラトランジスタが用い
られていたため、トランジスタケースと、ケースが取り
付けられた放熱板間に生じる容量が回路の広帯域化を阻
止する大きな要因となっている。この問題を解決する１
つの手段として特開昭５２−６６３２４号に記載された
回路がある。しかし、従来の手段では対象が帯域４ＭＨ
ｚ程度のテレビジョン（ＴＶ）信号であるため、帯域が
１００ＭＨｚ以上にもなり得る高解像度ディスプレイへ
の適用時は、やはり前述のトランジスタケースと放熱板
間に生じる容量の問題は避られなかった。
（横型）パワーＭＯ８Ｆ’ＥＴを用いた回路に好適な広
帯域ビデオ出力回路に関すム〔発明の背景〕 従来の広帯域ビデオ出力回路は、出力素子にコレクタ電
極がケースに接続されたバイポーラトランジスタが用い
られていたため、トランジスタケースと、ケースが取り
付けられた放熱板間に生じる容量が回路の広帯域化を阻
止する大きな要因となっている。この問題を解決する１
つの手段として特開昭５２−６６３２４号に記載された
回路がある。しかし、従来の手段では対象が帯域４ＭＨ
ｚ程度のテレビジョン（ＴＶ）信号であるため、帯域が
１００ＭＨｚ以上にもなり得る高解像度ディスプレイへ
の適用時は、やはり前述のトランジスタケースと放熱板
間に生じる容量の問題は避られなかった。
本発明の目的は、ソース電嘲とケースを４続できる構造
のパワーＭＯＳＦＥＴを用い、放熱板と前記パワーＭＯ
８Ｆ’ＥＴのケース間の容量が出力特性に影響を与えな
い広帯域映像出力回路を提供することにある。
のパワーＭＯＳＦＥＴを用い、放熱板と前記パワーＭＯ
８Ｆ’ＥＴのケース間の容量が出力特性に影響を与えな
い広帯域映像出力回路を提供することにある。
本発明の特徴は、放熱を必要とする広帯域ビデオ出力回
路で、電圧増幅用素子にソース電極とケースを接続でき
る構造のパワーＭＯ８Ｆ’ＥＴを用いソース電極及び放
熱板を同電位とすることにより、放熱板を使用した場合
でも回路の広帯域化を可能にする。
路で、電圧増幅用素子にソース電極とケースを接続でき
る構造のパワーＭＯ８Ｆ’ＥＴを用いソース電極及び放
熱板を同電位とすることにより、放熱板を使用した場合
でも回路の広帯域化を可能にする。
以下、本発明の実施例を図によって説明する。
２１図は、本発明の一実施例を示す回路図である。才１
図は、従来よりＳ ＲＦ Ｐ （５ｈｕｎｔ＆ｇｕｒａ
ｔｅｄ Ｐｕ５ｈ Ｐｕ１ｌ ）回路と呼ばれている回
路形式で、同極性トランジスタを用いてプッシュプル回
路が構成でき、低出力インピーダンへ低消費電力を特徴
とするものである。本発明＆良この回路をブラウン管駆
動回路に応用すると同時に、駆動素子としてソースがケ
ースに接続できるパワーＭＯＳＦＥＴが用いられている
点に特徴がある。以下、才１図を用いて本発明を説明す
る。
図は、従来よりＳ ＲＦ Ｐ （５ｈｕｎｔ＆ｇｕｒａ
ｔｅｄ Ｐｕ５ｈ Ｐｕ１ｌ ）回路と呼ばれている回
路形式で、同極性トランジスタを用いてプッシュプル回
路が構成でき、低出力インピーダンへ低消費電力を特徴
とするものである。本発明＆良この回路をブラウン管駆
動回路に応用すると同時に、駆動素子としてソースがケ
ースに接続できるパワーＭＯＳＦＥＴが用いられている
点に特徴がある。以下、才１図を用いて本発明を説明す
る。
才１図において、１はブラウン管（Ｃ）ｊ、Ｔ）、２は
バイポーラトランジスタ（Ｂｉｐ、ＴＲ８）、６は負荷
抵抗、４は定電圧素子、５は動作モード切り換え抵抗、
６はソースをケースに接続できるパワーＭＯ８Ｆ’ＥＴ
（横型パワーＭＯ８）。
バイポーラトランジスタ（Ｂｉｐ、ＴＲ８）、６は負荷
抵抗、４は定電圧素子、５は動作モード切り換え抵抗、
６はソースをケースに接続できるパワーＭＯ８Ｆ’ＥＴ
（横型パワーＭＯ８）。
７は信号入力端子、８はバイポーラＴＲ，Ｓ用放熱板、
９は横型パワーＭＯ３用放熱板を示す。
９は横型パワーＭＯ３用放熱板を示す。
才１図に示す回路の動作原理は、従来よく知られており
、前記の特開昭５２−６８３２４号にも詳細に述べられ
ており、ここでは本発明の特徴点のみ述べる。ＣＲ，Ｔ
Ｉを負荷とする映像出力回路は、電圧増幅素子（才１図
ではるで示す横型パワーＭＯ８）の負荷抵抗３と並列に
挿入される容量値で、回路のカットオフ周波数ｆｃはほ
ぼ決定される。負荷となる容量で最も大ぎいのは、ＣＲ
Ｔｌの入力電極容量で、カソード入力の場合その値は５
〜ｓｐＦ’程度となる。このため、映像出力回路の帯域
を拡大するには出力インピーダンスを低くする必要があ
る。この解決策の１つがＳＲ，ＰＰ回路である。これは
、特開昭５２−６６５２４号に述べられている通りであ
る。本発明は、特開昭５２−６６５２４号で述べている
帯域よりもさらに広帯域を必要 １とする際に効果
を発揮する。すなわち、帯域を拡大するために、負荷抵
抗３の抵抗値ＲＬを小さくし、駆動素子であるバイポー
ラトランジスタＴＲ８２と横型パワーＭＯ８）ランジス
タロに放熱板を必要とする際に効果を発揮する。すなわ
ち、従来、電圧増幅用素子（才１図では横型パワーＭＯ
８６）は、バイポーラトランジスタが使われていたため
、一般にコレクタに接続されたケースと放熱板の間に絶
縁板を介して形成されている容量にも信号が供給されて
いる。
、前記の特開昭５２−６８３２４号にも詳細に述べられ
ており、ここでは本発明の特徴点のみ述べる。ＣＲ，Ｔ
Ｉを負荷とする映像出力回路は、電圧増幅素子（才１図
ではるで示す横型パワーＭＯ８）の負荷抵抗３と並列に
挿入される容量値で、回路のカットオフ周波数ｆｃはほ
ぼ決定される。負荷となる容量で最も大ぎいのは、ＣＲ
Ｔｌの入力電極容量で、カソード入力の場合その値は５
〜ｓｐＦ’程度となる。このため、映像出力回路の帯域
を拡大するには出力インピーダンスを低くする必要があ
る。この解決策の１つがＳＲ，ＰＰ回路である。これは
、特開昭５２−６６５２４号に述べられている通りであ
る。本発明は、特開昭５２−６６５２４号で述べている
帯域よりもさらに広帯域を必要 １とする際に効果
を発揮する。すなわち、帯域を拡大するために、負荷抵
抗３の抵抗値ＲＬを小さくし、駆動素子であるバイポー
ラトランジスタＴＲ８２と横型パワーＭＯ８）ランジス
タロに放熱板を必要とする際に効果を発揮する。すなわ
ち、従来、電圧増幅用素子（才１図では横型パワーＭＯ
８６）は、バイポーラトランジスタが使われていたため
、一般にコレクタに接続されたケースと放熱板の間に絶
縁板を介して形成されている容量にも信号が供給されて
いる。
この容量は、絶縁板の誘導率および面積、厚さにも依存
するが１．５〜１０ｐＦ程度となっていもこの容量を減
少させるために、放熱板を非接地とすると放熱板に高周
波電圧が誘起し、不要幅対障害を発生する。矛１図に示
す本発明によれば、電圧増幅素子である横型パワーＭＯ
８６はソースがケースに接続され、ケースを完全接地す
るソース接地回路とすれば、放熱板９と横型パワ−Ｍｏ
５６０ケース間は絶縁板を介することもなく直接結合で
き、かつ接地できる。このため、回路としては不要輻射
の問題もなく、絶縁板による熱抵抗の増加もなく、回路
の広帯域化が達成できる。また、エミッタフォロアとし
て働くバイポーラトランジスタ２につけられる放熱板８
は、直流的な絶縁を確保できればどのようなものでも使
用でき、回路の周波数特性には、何らの影響もおよぼさ
ない。
するが１．５〜１０ｐＦ程度となっていもこの容量を減
少させるために、放熱板を非接地とすると放熱板に高周
波電圧が誘起し、不要幅対障害を発生する。矛１図に示
す本発明によれば、電圧増幅素子である横型パワーＭＯ
８６はソースがケースに接続され、ケースを完全接地す
るソース接地回路とすれば、放熱板９と横型パワ−Ｍｏ
５６０ケース間は絶縁板を介することもなく直接結合で
き、かつ接地できる。このため、回路としては不要輻射
の問題もなく、絶縁板による熱抵抗の増加もなく、回路
の広帯域化が達成できる。また、エミッタフォロアとし
て働くバイポーラトランジスタ２につけられる放熱板８
は、直流的な絶縁を確保できればどのようなものでも使
用でき、回路の周波数特性には、何らの影響もおよぼさ
ない。
なお、矛１図において負荷抵抗３と直列に挿入されるイ
ンダクタンスはピーキング用コイルであり、必要に応じ
挿入すればよい。また、抵抗ＴＬＦ、Ｒ，Ｉは負帰還回
路を構成する抵抗である。
ンダクタンスはピーキング用コイルであり、必要に応じ
挿入すればよい。また、抵抗ＴＬＦ、Ｒ，Ｉは負帰還回
路を構成する抵抗である。
才２図は、本発明の他の実施例を示す回路図で、才１図
におけるピーキングインダクタンスをとり、動作モード
切り換え抵抗をダイオードで噴き換えた例を示す。
におけるピーキングインダクタンスをとり、動作モード
切り換え抵抗をダイオードで噴き換えた例を示す。
、１？３図、才４図は駆動素子の構造図を示すもので、
才３図はバイポーラトランジスタの一般的な構造図であ
る。才４図は、本発明で用いられる横型パワーＭＯ８の
一例を示すものである。
才３図はバイポーラトランジスタの一般的な構造図であ
る。才４図は、本発明で用いられる横型パワーＭＯ８の
一例を示すものである。
才３図および、？４図で１０はベース、（牙４図ではグ
ー））、１１はエミッタ（士４図ではン−ス）、１２は
コレクタ（才４図ではドレイン）１３はケース、１４は
サブストレート（才４図のみ）、１５は絶縁膜を示す。
ー））、１１はエミッタ（士４図ではン−ス）、１２は
コレクタ（才４図ではドレイン）１３はケース、１４は
サブストレート（才４図のみ）、１５は絶縁膜を示す。
バイポーラＴＲ５２と横型パワーＭ ＯＳ ６とを比較
すると、ケースに接続される電極が決定的に異なる。す
なわち、才３図に示すバイポーラＴＢＳの場合はコレク
タ１２がケースに接続され、才４図の横型パワーＭＯ８
ではケースがサブストレート（一般的にはソースに接続
されるが別′亀源でも可）に接げされている。この構造
上の特徴を回路におけるそれぞれの部分で活かしたのが
本発明である。
すると、ケースに接続される電極が決定的に異なる。す
なわち、才３図に示すバイポーラＴＢＳの場合はコレク
タ１２がケースに接続され、才４図の横型パワーＭＯ８
ではケースがサブストレート（一般的にはソースに接続
されるが別′亀源でも可）に接げされている。この構造
上の特徴を回路におけるそれぞれの部分で活かしたのが
本発明である。
次に、本発明における最も単純な回路構成による実施例
を才５図に示す。才５図は、一般のＡ級バイアスによる
ソース接地増幅器で、回路が単純となる利点がある反面
、電力消費が太きＸ、１゜ １６図、オフ図は本発明の効果を示す図である。１６図
は、矛１図（才２、才５図でも同一傾向）の回路におい
て横型パワーＭＯ８６のかわりにバイポーラＴ）ｌ、Ｓ
とした場合である。さらに、バイポーラＴＲＹの放熱板
（絶縁板を挿入した状態の放熱板９と等価）を接地状態
（１６図１７で示す）、非接地状態（１６図１６で示す
）で、回路の帯域幅（図中ｆｃで表示）を測定した結果
を示している。１６図から明らかなように、放熱板を非
接地状態とすれば、ｆｃ’り４５ Ｎ Ｈｚとなる帯域
も、放熱板を接地することによりｆ ｃｋ２３ ＭＨｚ
程度に減少する。ここで、不要輻射障害も考えると、放
熱板非接地状態での実用化はむずかしく、電圧増幅段に
おけるバイポーラＴＢＳの放熱対策は、広帯域化に太き
な障害となると言わざるを得ない。これに対し、本発明
によればオフ図のような特性が得られ、才１図における
放熱板の接地状態にかかわらず、矛７図の出力特性１９
は変化しない。変化しないだけでなく、帯域幅ｆｃもｆ
ｃ−７２ＭＨｚ と、前記バイポーラＴＲ８の場合の
放熱板接地状態に比べ３倍以上の帯域拡大が図れる。な
お、才 １６図、オフ図における特性１８は回路
の入力周波数特性を示す。
を才５図に示す。才５図は、一般のＡ級バイアスによる
ソース接地増幅器で、回路が単純となる利点がある反面
、電力消費が太きＸ、１゜ １６図、オフ図は本発明の効果を示す図である。１６図
は、矛１図（才２、才５図でも同一傾向）の回路におい
て横型パワーＭＯ８６のかわりにバイポーラＴ）ｌ、Ｓ
とした場合である。さらに、バイポーラＴＲＹの放熱板
（絶縁板を挿入した状態の放熱板９と等価）を接地状態
（１６図１７で示す）、非接地状態（１６図１６で示す
）で、回路の帯域幅（図中ｆｃで表示）を測定した結果
を示している。１６図から明らかなように、放熱板を非
接地状態とすれば、ｆｃ’り４５ Ｎ Ｈｚとなる帯域
も、放熱板を接地することによりｆ ｃｋ２３ ＭＨｚ
程度に減少する。ここで、不要輻射障害も考えると、放
熱板非接地状態での実用化はむずかしく、電圧増幅段に
おけるバイポーラＴＢＳの放熱対策は、広帯域化に太き
な障害となると言わざるを得ない。これに対し、本発明
によればオフ図のような特性が得られ、才１図における
放熱板の接地状態にかかわらず、矛７図の出力特性１９
は変化しない。変化しないだけでなく、帯域幅ｆｃもｆ
ｃ−７２ＭＨｚ と、前記バイポーラＴＲ８の場合の
放熱板接地状態に比べ３倍以上の帯域拡大が図れる。な
お、才 １６図、オフ図における特性１８は回路
の入力周波数特性を示す。
１６図はオフ図の特性に比べ、利得が増加しているが、
これはパワーＭＯＳＦＥＴよりもバイポーラＴＲ，Ｓの
方が相互コンダクタンス（ｇｍ）が大きいためである。
これはパワーＭＯＳＦＥＴよりもバイポーラＴＲ，Ｓの
方が相互コンダクタンス（ｇｍ）が大きいためである。
また、本発明によれば、横型構造のパワーＭＯＳＦＥＴ
の湯速容量が著しく小さいことを利用することにより、
広帯域特性の゛障害となるミラー効果も小さくでき、従
来使われていたカスコードアンプ構成とすることなく、
−石のソース接地増幅回路構成で広帯域増幅器が得られ
る利点もある。
の湯速容量が著しく小さいことを利用することにより、
広帯域特性の゛障害となるミラー効果も小さくでき、従
来使われていたカスコードアンプ構成とすることなく、
−石のソース接地増幅回路構成で広帯域増幅器が得られ
る利点もある。
不発明によれば、消費電力等を従来と同一条件とすれば
、大幅な帯域拡大が図れるので、反対に同一帯域帯でよ
い場合は、その分消費電力の低減が図れる。それにより
、各部分の信軸住の向上などが期待できる。
、大幅な帯域拡大が図れるので、反対に同一帯域帯でよ
い場合は、その分消費電力の低減が図れる。それにより
、各部分の信軸住の向上などが期待できる。
矛１図、才２図は本発明の実施例を示す回路図、才３図
はバイポーラトランジスタの一般的な構造を示す断面図
、矛４図は、横型パワーＭＯ８Ｆ’ＥＴの構造を示す断
面図、才５図は本発明の他の実施例を示す回路図、１６
図は従来回路の出力特性を示す特性図、オフ図は本発明
による映像出力回路の出力特性を示す特性図である。 １・・・ＣＲＴ、２・・・バイポーラＴｌ（、Ｓ、６・
・・横型パワーＭＯＳＦＥＴ、８．９・・・放熱板を示
す。
はバイポーラトランジスタの一般的な構造を示す断面図
、矛４図は、横型パワーＭＯ８Ｆ’ＥＴの構造を示す断
面図、才５図は本発明の他の実施例を示す回路図、１６
図は従来回路の出力特性を示す特性図、オフ図は本発明
による映像出力回路の出力特性を示す特性図である。 １・・・ＣＲＴ、２・・・バイポーラＴｌ（、Ｓ、６・
・・横型パワーＭＯＳＦＥＴ、８．９・・・放熱板を示
す。
Claims (1)
- １）電気的にソースとケースが接続できる構造のパワー
ＭＯＳＦＥＴからなり、このパワーＭＯＳＦＥＴにはゲ
ート端子に負帰還を与える手段が接続され、パワーＭＯ
ＳＦＥＴのケースには放熱器具が取りつけられ、前記放
熱器具が接地されていることを特徴とする映像出力回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59234948A JPS61114659A (ja) | 1984-11-09 | 1984-11-09 | 映像出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59234948A JPS61114659A (ja) | 1984-11-09 | 1984-11-09 | 映像出力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61114659A true JPS61114659A (ja) | 1986-06-02 |
Family
ID=16978766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59234948A Pending JPS61114659A (ja) | 1984-11-09 | 1984-11-09 | 映像出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61114659A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5266324A (en) * | 1975-11-25 | 1977-06-01 | Rca Corp | Video amplifier |
| JPS54138370A (en) * | 1978-04-19 | 1979-10-26 | Mitsubishi Electric Corp | Flip chip mounting body |
| JPS57157550A (en) * | 1981-03-23 | 1982-09-29 | Fujitsu Ltd | Semiconductor device |
-
1984
- 1984-11-09 JP JP59234948A patent/JPS61114659A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5266324A (en) * | 1975-11-25 | 1977-06-01 | Rca Corp | Video amplifier |
| JPS54138370A (en) * | 1978-04-19 | 1979-10-26 | Mitsubishi Electric Corp | Flip chip mounting body |
| JPS57157550A (en) * | 1981-03-23 | 1982-09-29 | Fujitsu Ltd | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5633610A (en) | Monolithic microwave integrated circuit apparatus | |
| JP4206589B2 (ja) | 分布増幅器 | |
| US6778016B2 (en) | Simple self-biased cascode amplifier circuit | |
| US4096517A (en) | Video amplifier | |
| US4587495A (en) | Cascode amplifier with an improved biasing arrangement | |
| JPH0548005B2 (ja) | ||
| EP0160223B1 (en) | High frequency amplifier | |
| JPH07211875A (ja) | ゲートアレイ用アナログ出力駆動回路 | |
| US3835406A (en) | Neutralized amplifier circuit | |
| JPS61114659A (ja) | 映像出力回路 | |
| JPS58202607A (ja) | 増幅器 | |
| US5475327A (en) | Variable impedance circuit | |
| JPH06125224A (ja) | 分布増幅器 | |
| US6043711A (en) | Gate bias circuit of a power amplifier FET | |
| JP2747335B2 (ja) | ディジタル信号を増幅する増幅器装置 | |
| US4531101A (en) | High-frequency amplifier with enhanced gain from use of the Miller effect capacitance | |
| JP2002511225A (ja) | ビデオ記録器／再生器装置 | |
| JPS6348869A (ja) | 半導体装置 | |
| JPH08274547A (ja) | 半導体装置 | |
| JPS6032416A (ja) | 増幅回路 | |
| JPS59206A (ja) | Ｆｅｔ増幅器 | |
| JPH0473671B2 (ja) | ||
| JPS6333728B2 (ja) | ||
| JPH0340967B2 (ja) | ||
| JPH0580165B2 (ja) |