JPS61113199A - Optical shift register circuit - Google Patents
Optical shift register circuitInfo
- Publication number
- JPS61113199A JPS61113199A JP59234539A JP23453984A JPS61113199A JP S61113199 A JPS61113199 A JP S61113199A JP 59234539 A JP59234539 A JP 59234539A JP 23453984 A JP23453984 A JP 23453984A JP S61113199 A JPS61113199 A JP S61113199A
- Authority
- JP
- Japan
- Prior art keywords
- optical
- flip
- switch
- output
- flop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Shift Register Type Memory (AREA)
Abstract
Description
【発明の詳細な説明】
〈産業上の利用分野〉
光通信システム、光情報処理システム、光交換システム
や光コンビa−夕等(使用する光デ/ジタル論理回路に
関するものである。[Detailed Description of the Invention] <Industrial Application Fields> Optical communication systems, optical information processing systems, optical switching systems, optical combination systems, etc. (related to optical digital/digital logic circuits used).
〈従来技術〉
近年、光フアイバ技術、光半導体技術の発達により、基
幹伝送を目的とする長距離光通信システムや分散処理装
置間を高効率に接続する光LANシステムが実用化され
ている。<Prior Art> In recent years, with the development of optical fiber technology and optical semiconductor technology, long-distance optical communication systems for backbone transmission and optical LAN systems that connect distributed processing devices with high efficiency have been put into practical use.
これらのシステムにおいて、光波術は、主に、機能装置
間の接続手段として使われ、機能は、専ら、LSIを中
心とする電子回路技術に負うところが犬である。In these systems, light wave technology is mainly used as a means of connection between functional devices, and the functionality is solely dependent on electronic circuit technology centered on LSI.
近未来の高度情報化社会の到来を反映して、処理する情
報の多様化、大容量化がますます進むにつれて、その処
理速度の超高速化、処理の複雑化が要求されて来ている
。Reflecting the advent of a highly information-oriented society in the near future, as the information to be processed becomes more diverse and larger in volume, there are demands for ultra-high processing speeds and increasingly complex processing.
これらの要求に対処するためには、光波術を接続手段と
してのみでなく、論理処理手段として使う必要が生じて
来ている。In order to meet these demands, it has become necessary to use light wave technology not only as a connection means but also as a logical processing means.
すなわち、伝送されて来た光デ7ジタル信号を。In other words, the transmitted optical digital signal.
光のままで、デIジタル演算処理を行い、その処理結果
を光で出力し、他装置へ伝送できる。光の高速性、広帯
域性、無訪導性等の特徴を充分に生かした光処理装置(
光情報処理システム、光交換システム等)が不可欠とな
る。It can perform digital arithmetic processing on the light itself, output the processing results as light, and transmit them to other devices. Optical processing equipment (
optical information processing systems, optical switching systems, etc.) will be essential.
この種の装置実現には、一般の電気論理回路で用いられ
ていると同様な光論理機能ブロック、例、l:、 光ゲ
−) (INVERTOR,OR,AND 。To implement this type of device, optical logic functional blocks similar to those used in general electrical logic circuits, such as INVERTOR, OR, AND, are used.
EXOR等)や光フリツプフロツプ回路、光シフトレジ
スタ回路、光カランタ等が構成されなければならない。(EXOR, etc.), an optical flip-flop circuit, an optical shift register circuit, an optical quantator, etc. must be constructed.
従来、これらの光論理機能ブロック(おいては、実用に
供されるものは見当らない。Until now, none of these optical logic functional blocks have been put to practical use.
〈発明の目的〉
本発明は、以上を鑑み、小型で、集積化に適した実用的
な光シフトレジスタ回路を提供することKある。<Object of the Invention> In view of the above, an object of the present invention is to provide a practical optical shift register circuit that is compact and suitable for integration.
〈発明の構成〉
本発明の元レジスタ回路は2つあり、その1つは、第1
入力端と第2入力端と出力端とを有するた構成となって
いる。また、もう1つは、第1入力端と第2入力端と出
力端とを有する2×1光スイッチと前記出力端からの光
出力を光入力とする光双安定素子とから成る光フリップ
フロップ回路を、光分岐器を介して複数個縦続接続し、
前記光分岐器の光フリツプフロツプ回路〈接続してhな
い方の出力端を中間タップ出力端とした構成となってい
る。<Configuration of the Invention> There are two original register circuits of the present invention, one of which is the first register circuit.
It has a configuration having an input end, a second input end, and an output end. The other is an optical flip-flop consisting of a 2×1 optical switch having a first input terminal, a second input terminal, and an output terminal, and an optical bistable element whose optical input is the optical output from the output terminal. Connect multiple circuits in cascade via optical splitters,
The optical flip-flop circuit of the optical splitter has a configuration in which the unconnected output end is the intermediate tap output end.
〈実施例〉
次に1本発明について、図面を参照して、詳細に説明す
る。<Example> Next, one of the present invention will be described in detail with reference to the drawings.
第1図は本発明の第一の実施例を示す光シフトレジスタ
回路である。本回路は光D 7 +jツブフロップ回路
101,102,103,104が縦属接続され。FIG. 1 shows an optical shift register circuit showing a first embodiment of the present invention. In this circuit, optical D 7 +j block flop circuits 101, 102, 103, and 104 are connected in series.
各接続部には各光Dフリッグ70ツブ段の光出力信号L
* −Lt −Ls 、L4を取シだすための方向性結
合器よりなる光分岐器Kt 、Kt −Ks 、 Ka
よ多構成されている。Each connection part has an optical output signal L of each optical D flip 70-tube stage.
*-Lt-Ls, optical splitter Kt, Kt-Ks, Ka consisting of a directional coupler for taking out L4
It is made up of many things.
光シフトレジスタ回路動作の説明に先立りて。Before explaining the operation of the optical shift register circuit.
光Dフリップフロップ回路の構成とその動作を説明する
。The configuration and operation of the optical D flip-flop circuit will be explained.
第2図は本発明による元シフトレジスタ回路の基本ブロ
ックである光Dフリップフロップ回路で、方向性結合器
形光スイッチ8と光双安定素子9とが縦続接続されてい
る。方向性結合器形光スイッチ8は基板(LiNbQ、
、 GaAs 、 InP等)上に形成された方向性
結合器7とii制御心極5,6より構成されている。制
御心極5,6へ電圧信号の印加により、該スイッチ8に
2つの状態を作ることができる。すなわち、入力端1か
らの光信号を出力端4へ、且つ入力端2からの光信号を
出力端3へ導通する状態(これをバー状態と呼ぶ)と入
力端1からの光信号を出力端3へ、且つ入力端2からの
元信号を出力端4へ導通する状態(これをクロス状態と
呼ぶ)である。光双安定素子9は、第7図に示すように
、光出力poutが光入力Pinの変化に対して履歴を
示し、ある入力強度の範囲(閾値P仏、と閾値PtMの
競闘)で、2つの安定な出力強度PHとPLをとるもの
である。FIG. 2 shows an optical D flip-flop circuit which is a basic block of the original shift register circuit according to the present invention, in which a directional coupler type optical switch 8 and an optical bistable element 9 are connected in cascade. The directional coupler type optical switch 8 has a substrate (LiNbQ,
, GaAs, InP, etc.) and control core poles 5 and 6. By applying voltage signals to the control poles 5, 6, two states can be created in the switch 8. In other words, there is a state in which the optical signal from input end 1 is conducted to output end 4 and an optical signal from input end 2 is conducted to output end 3 (this is called a bar state), and an optical signal from input end 1 is conducted to output end 4. 3 and the original signal from the input end 2 is conducted to the output end 4 (this is called a cross state). As shown in FIG. 7, in the optical bistable element 9, the optical output pout shows a history with respect to changes in the optical input Pin, and within a certain input intensity range (a competition between the threshold P and the threshold PtM), Two stable output intensities PH and PL are taken.
このような光双安定特性を有する素子の一例として、第
8図に示す光双安定半導体レーザが発表されている(電
子通信学会全国大会、&937(1983))。As an example of a device having such optical bistable characteristics, an optical bistable semiconductor laser shown in FIG. 8 has been announced (National Conference of the Institute of Electronics and Communication Engineers, &937 (1983)).
光双安定半導体レーザは、ファベリペロ共振器夏37.
38に平行に設けられたスリット33によって電気的に
絶縁された2分割P8電極31,32を有している。各
1!極31,32への適切なバイアス電流I、、1.に
より、光入力pinYこ対する光出力poutの関係に
、第7図に示すような光双安定特性をもたせることがで
きる。Optical bistable semiconductor lasers are fabricated using a Fabelli-Perot cavity.
It has two divided P8 electrodes 31 and 32 that are electrically insulated by a slit 33 provided in parallel to P8. 1 each! Appropriate bias current I to poles 31, 32, 1. As a result, the relationship between the optical input pinY and the optical output pout can have an optical bistable characteristic as shown in FIG.
さて、本発明に使われている光Dフリップフロップ回路
の論理動作を第2図を参照して説明する。Now, the logical operation of the optical D flip-flop circuit used in the present invention will be explained with reference to FIG.
光デジタルデータLDを入力端1へ、バイアス光LBを
入力端2へ入力する、光デジタルデータLDの光振幅値
は、第5図に示すように、論理”0″状態では、零、論
理11”状態ではPDでるる。As shown in FIG. 5, the optical amplitude value of the optical digital data LD, which inputs the optical digital data LD to the input terminal 1 and the bias light LB to the input terminal 2, is zero in the logic "0" state and logic 11. ``In the state, it is PD.
一方、バイアス光LBは、第5図に示すように、光振幅
値が直流振幅値PBをもつ直流光である。電気クロック
Ect−電極5と6とに印加して、光スィッチ8が制御
される。電気クロックECが論理@1”状態では光スィ
ッチ8をクロス状態に、論理”0”状態では、バー状態
に設定する。On the other hand, the bias light LB is a DC light whose optical amplitude value is a DC amplitude value PB, as shown in FIG. By applying an electric clock Ect- to electrodes 5 and 6, optical switch 8 is controlled. When the electric clock EC is in the logic @1'' state, the optical switch 8 is set to the cross state, and when it is in the logic "0" state, the optical switch 8 is set to the bar state.
ここで、光スィッチ8は、クロス状M4Cおいて、その
結合度をα(≦1)となるように設計されている。従っ
て、心気クロックECの論理状態に応じて光スィッチ8
の出力端3への光出力信号LAWは次のように求まる。Here, the optical switch 8 is designed to have a coupling degree α (≦1) in the cross-shaped M4C. Therefore, depending on the logic state of the hypochondriacal clock EC, the light switch 8
The optical output signal LAW to the output end 3 of is determined as follows.
電気クロックECが論理@0#の状態では、光スィッチ
8はバー状態をとるので、光出力信号Lswはバイアス
光LBそのものとなフ、その光振幅値はPBとなる。一
方、電気クロックECが論理”l#の状態では、光スィ
ッチ8はクロス状態をとるので、光ディジタルデータL
Dの論理状態に依存した光出力信号Lswが得られる。When the electrical clock EC is in the logic @0# state, the optical switch 8 is in the bar state, so the optical output signal Lsw is the bias light LB itself, and its optical amplitude value is PB. On the other hand, when the electric clock EC is in the logic "l#" state, the optical switch 8 takes a cross state, so the optical digital data L
An optical output signal Lsw depending on the logic state of D is obtained.
すなわち、光デジタルデータしDが論理111状態のと
きは、バイアス光LBの光振幅値PRの一部αPBが出
力端4へ結合されそして、光デジタルデータLDの光振
幅値PDの一部αPDが出力端3へ結合されるので、光
出力信号L8Wの光振幅値はPB−αPB+αPDトな
る。一方、光デジタルデータLDが論理″0”状態のと
きは、光デジタルデータLDの光振幅値は零であるので
、光デジタルデータLDから出力端3への結合は無く、
バイアス光LBの光振幅値PBの一部αPBが出力端4
へ結合されるのみである。従りて、光出力信号LI9W
の光振幅値はP、−αPBとなる。That is, when the optical digital data D is in the logic 111 state, a portion αPB of the optical amplitude value PR of the bias light LB is coupled to the output terminal 4, and a portion αPD of the optical amplitude value PD of the optical digital data LD is coupled to the output terminal 4. Since it is coupled to the output end 3, the optical amplitude value of the optical output signal L8W becomes PB-αPB+αPD. On the other hand, when the optical digital data LD is in the logic "0" state, the optical amplitude value of the optical digital data LD is zero, so there is no coupling from the optical digital data LD to the output terminal 3.
A part αPB of the optical amplitude value PB of the bias light LB is output at the output end 4.
It is only connected to Therefore, the optical output signal LI9W
The optical amplitude value of is P, -αPB.
以上の真理値と光振幅値との関係を第6図にまとめて示
す、光振幅値PB−αPIS+αPDを直流振幅値PB
よシ大になるように、結合度αと光振幅値PDを選ぶと
、光出力信号L8WKは、第5図に示すよう(、直流振
幅値PBをもつベースラインBと光振幅値PB−αPB
+αPBをもつ正極パルスPと光振幅値P、−αPBを
もつ負極パルスNが得られる。The relationship between the above truth values and optical amplitude values is summarized in Figure 6. The optical amplitude value PB - αPIS + αPD is the DC amplitude value PB.
If the degree of coupling α and the optical amplitude value PD are selected so as to be large, the optical output signal L8WK becomes as shown in FIG.
A positive pulse P having +αPB and a negative pulse N having an optical amplitude value P and -αPB are obtained.
結局、光出力信号L3Wには、電気クロックEcが論理
”O”状態のときはベースラインBが発生し、電気クロ
ックEcが論理°1”状態で且つ元デジタルデータLD
が論理”1”状態のときは、正極パルスPが発生し、そ
して電気クロックECが論理@1′状態で且つ光デジタ
ルデータLDが論理”0′″状態のときは、負極パルス
Nが発生するや次に、第2図にもどって、該光出力信号
I’swを光双安定素子9へ入力する。After all, in the optical output signal L3W, the baseline B is generated when the electrical clock Ec is in the logic "O" state, and when the electrical clock Ec is in the logic "1" state and the original digital data LD
When is in the logic "1" state, a positive pulse P is generated, and when the electric clock EC is in the logic @1' state and the optical digital data LD is in the logic "0" state, a negative pulse N is generated. Next, returning to FIG. 2, the optical output signal I'sw is input to the optical bistable element 9.
光双安定素子9の特性と光出力信号Lswの光岳幅値と
が第7図に示すように、Fl)式の関係を満たせば、光
双安定素子9は正極パルスPで高い値ヘセットされ、負
極パルスNで低い値PLヘリセットされ、そしてベース
ラインB(バイアス光LB )で、安定点Q1かQ、か
のいずれかにバイアスされ、低い値PL2>A高い値P
Hに保持される。この結果、出力光デジタルデータLo
が第7図に示すように得られる。結局、出力光デジタル
データL。As shown in FIG. 7, if the characteristics of the optical bistable element 9 and the optical width value of the optical output signal Lsw satisfy the relationship of formula Fl), the optical bistable element 9 is set to a high value by the positive pulse P, The negative pulse N sets the low value PL, and the baseline B (bias light LB) biases it to either the stable point Q1 or Q, and the low value PL2>A high value P
It is held at H. As a result, the output optical digital data Lo
is obtained as shown in FIG. After all, the output optical digital data L.
Kは、第5図の如く、光デジタルデータLDが電気クロ
ックgcの立上時Cr1 r Crt +・・・・・・
く同期した光信号が得られる。従って、第2図の回路に
よって、光Dフリップ70ツブ動作が実現される。K is, as shown in Fig. 5, when the optical digital data LD is Cr1 r Crt +... at the rising edge of the electric clock gc.
A highly synchronized optical signal can be obtained. Therefore, the circuit of FIG. 2 realizes the optical D flip 70 operation.
さて、第1図にもどって、本発明の光シフトレジスタ回
路の動作を説明する。Now, returning to FIG. 1, the operation of the optical shift register circuit of the present invention will be explained.
上述した光Dフリップ70ツブ回路を方向性結合器より
成る光分岐器Kt 、 Kt 、 Ks 、 K4を介
して縦属接続し、電気クロックECを各光D71Jツブ
フロッグ回路に共通に印加することで、ts1図にポス
4bit光シフトレジスタ回路が実現される。By cascade-connecting the above-mentioned optical D flip 70 block circuits through optical splitters Kt, Kt, Ks, and K4 each consisting of a directional coupler, and applying an electric clock EC to each optical D71J block circuit in common, A post 4-bit optical shift register circuit is realized in the ts1 diagram.
各党D7リツプフロツプ段の光出力信号L’61 yL
Ibt y L’j3は、上述の如く、次段の光Dフリ
ップ70ツブ102,103,104に!す、電気りa
yりEcの立上時に同期される。Optical output signal L'61 yL of each party D7 lip-flop stage
As mentioned above, Ibt y L'j3 is sent to the next stage optical D flip 70 tubes 102, 103, 104! Electricity a
It is synchronized at the rise of y-Ec.
従って、光分岐器に* 、 Kt −Ks 、に4から
の光出力信号Ln 、 Lt 、 Ls 、L4には、
第9図に示すように、光デジタルデータLDに対して、
1bit遅延、zbit遅延、3bit遅延、4bit
遅延の光出力信号が各々得られる。Therefore, the optical output signals Ln, Lt, Ls, L4 from *, Kt - Ks, 4 to the optical splitter are as follows:
As shown in FIG. 9, for optical digital data LD,
1bit delay, zbit delay, 3bit delay, 4bit
Delayed optical output signals are each obtained.
以上は光分岐器を介して光フリッグ70ッグ回路を接続
した列であるが、光分岐器を除外してフリップフロップ
回1烙を直妾接続してもよい、しかし、この場合は最終
段からしか出刃は得られない。The above is a row in which 70 optical flip-flop circuits are connected via an optical splitter, but the optical splitter may be omitted and the flip-flop circuit 1 may be connected directly.However, in this case, the final stage Deba can only be obtained from Kara.
これは以下に示す第二の実施列についても同じことが言
える。The same can be said of the second implementation column shown below.
次に、第二の実施例について説明する6第3図は本発明
の第二の実施列を示す光シフトレジスタ回路であ゛る。Next, a second embodiment will be explained. FIG. 3 shows an optical shift register circuit showing a second embodiment of the present invention.
第一の実施例と同様に、光Dフリップフロップ回路10
1,102,103,104を分岐器Ks 、 Kt
、Ks −Kaを介して縦属接続し九ものである。喀−
の実施例と異る点は、光Dフリップフロップ回路を構成
する光スィッチとして、第4図に示すように、交差導波
路形光スイッチ8パ を使っていることである。Similar to the first embodiment, the optical D flip-flop circuit 10
1, 102, 103, 104 as branch switches Ks, Kt
, Ks-Ka are connected in series.喀-
The difference from the embodiment described above is that, as shown in FIG. 4, a crossed waveguide optical switch 8 is used as the optical switch constituting the optical D flip-flop circuit.
従って、ここでは、交差導波路形光スイッチ8′を使っ
た光Dフリップフロップ回路の動作のみを、第4図を参
照して説明する゛。交差導波路形光スイッチ8′は基板
(LtNbOs # GaAs y InP等)に形成
された交差導波路10と制御電極5,6よシ構成される
。制御電極5.6へ印加される電気クロックECが論理
”02状態のときは、入力端1の光デジタルデータLD
は出力端4へ、入力端2のバイアス光り、は出力端3へ
接続される。従って、光出力信号Lswは、バイアス光
LBそのものとなる。Therefore, here, only the operation of the optical D flip-flop circuit using the crossed waveguide type optical switch 8' will be explained with reference to FIG. The crossed waveguide type optical switch 8' is composed of a crossed waveguide 10 formed on a substrate (LtNbOs #GaAs y InP, etc.) and control electrodes 5 and 6. When the electric clock EC applied to the control electrode 5.6 is in the logic "02" state, the optical digital data LD at the input terminal 1
is connected to the output end 4, and the bias light of the input end 2 is connected to the output end 3. Therefore, the optical output signal Lsw becomes the bias light LB itself.
一方、制御電極5,6へ印加される電気クロックECが
論理11”状態のときは、制御電極5と6間の導波路の
屈折率が小さくな夛、バイアス光LBの光撮幅値PBの
一部αPBが出力端4へ結合され、残シの光蚕幅([P
B−αPBが出力端3へ出力される。On the other hand, when the electric clock EC applied to the control electrodes 5 and 6 is in the logic 11" state, the optical pickup width value PB of the bias light LB is A part of αPB is coupled to the output end 4, and the remaining light silkworm width ([P
B-αPB is output to the output terminal 3.
更に出力端3には、光デジタルデータLo Z>”論理
″1”状態では、その光振喝値PDの一部αPDが出力
され、光デジタルデータLDが論理@O”状態では、何
も出力されない。ここで、該光スィッチ8の結合度はα
(≦1)になるように設計されている。Further, to the output terminal 3, when the optical digital data Lo Z>"logic"1" state, a part αPD of the optical shaking value PD is output, and when the optical digital data LD is in the logic @O" state, nothing is output. Not done. Here, the degree of coupling of the optical switch 8 is α
(≦1).
以上によって、第一の実施例と同様にベースラインBを
中間値とした正極パルスPと負囁パルスNとをもつ光出
力信号Ltswが得られる。該光出力信号LAWを光双
安定素子9へ入力すれば、光デジタルデータLDが電気
クロックECに同期された出力光デジタルデータL。を
得ることができる。As described above, as in the first embodiment, an optical output signal Ltsw having a positive pulse P and a negative whisper pulse N with the baseline B as an intermediate value is obtained. When the optical output signal LAW is input to the optical bistable element 9, the optical digital data LD is outputted optical digital data L synchronized with the electric clock EC. can be obtained.
従って、第4図は光Dフリップフロップとして動作でき
ることが明らかになっ之。光Dフリップフロップ回路を
縦続接続すれば、第一の実施列と11511第3図は元
シフトレジスタ回路として動作する。Therefore, it is clear that FIG. 4 can operate as an optical D flip-flop. If optical D flip-flop circuits are connected in cascade, the first implementation column and 11511 in FIG. 3 operate as original shift register circuits.
以上、第一の実施例及び第二のA施例の説明において、
元スイッチと光双安定素子と光分岐器は個別の部品とし
て取扱ったが、これらの1能を1枚の基板上で集積化す
れば、小型で経済的な元シフトレジスタ回路が実現でき
ることは自明である。Above, in the description of the first example and the second example A,
Although the original switch, optical bistable element, and optical splitter were treated as separate components, it is obvious that a compact and economical original shift register circuit can be realized by integrating these functions on a single board. It is.
また1以上の説明で、光スィッチとして、方向性結合形
光スイッチと交差導波路形光スイッチを。In addition, in the above explanation, the optical switch is a directional coupling type optical switch and a crossed waveguide type optical switch.
光双安定素子として光双安定半導体レーザを、光分岐器
として方向性結合器を列にしたが、これらに限定される
ことなく、上記説明の機能を満足するものであれば、本
発明の光シフトレジスタ回路が実現されることも自明で
ある6
更に、以上の実施列では、4bit光シフトレジスタを
例にとって説明したが、これに制限されることなく、該
光Dフリップフロップ回路を任意多数個縦続接続すれば
、多数bitの光シフトレジスタ回路を実現できるのも
明らかである。Although an optical bistable semiconductor laser is used as an optical bistable element and a directional coupler is arranged as an optical splitter, the invention is not limited to these, and any optical device of the present invention can be used as long as it satisfies the functions described above. It is also obvious that a shift register circuit can be realized6.Furthermore, in the above embodiments, a 4-bit optical shift register has been explained as an example, but the optical D flip-flop circuit can be implemented in any number of numbers without being limited to this. It is obvious that a multi-bit optical shift register circuit can be realized by cascade connection.
〈発明の効果〉゛
以上説明し念ように、光スィッチと光双安定素子よ構成
る光Dフリップフロップを基本回路として、小型で集積
化に適した実用的な光シフトレジスタ回路が実現され友
ので、伝送されて来た元デジタルデータを光のままでデ
ジタル演算処理が可能となり、高速光情報処理システム
、光交換システム、光コンビエータ構築のために大きな
貢献を与える。<Effects of the Invention> As explained above, a practical optical shift register circuit that is compact and suitable for integration has been realized using an optical D flip-flop consisting of an optical switch and an optical bistable element as a basic circuit. Therefore, it becomes possible to perform digital calculation processing on the originally transmitted digital data without changing the optical state, making a major contribution to the construction of high-speed optical information processing systems, optical switching systems, and optical combinators.
第1図は本発明の第一の実施例の光シフトレジスタ回路
図。
第2図は第一の実施例の光シフトレジスタ回路を構成す
る光Dフリップ70ツブ回路図、 。
第3図は本発明の第二の実施例の光シフトレジスタ回路
図、
第4図は第二の実施例の元シフトレジスタ回路を購成す
る元Dフリップフロップ回路図、第5図は光D7’Jツ
ブフロップ回路の各部の論理波形図、
第6図は元スイッチの真理値表、
第7図は光双安定素子の特性とそれへの光入力信号Ls
wと出刃光デジタルデータL。との関係図、第8図は光
双安定半導体レーザの概要図、第9図は光シフトレジス
タ回路のタイミングチャートである。
101.102,103,104・・・光Dフリッグフ
ロップ回路
8・−・元スイッチ、 9・・・光双安定素子LD・
・・光デジタルデータ。
EC・・・電気クロック、L8・・・バイアス光。
4j4
亭 7 図
pout
半 8 図
Pout37
79図FIG. 1 is a circuit diagram of an optical shift register according to a first embodiment of the present invention. FIG. 2 is a circuit diagram of an optical D flip 70 constituting the optical shift register circuit of the first embodiment. Fig. 3 is a circuit diagram of an optical shift register according to a second embodiment of the present invention, Fig. 4 is a circuit diagram of an original D flip-flop that is used as the original shift register circuit of the second embodiment, and Fig. 5 is an optical D7 circuit diagram. 'Logical waveform diagram of each part of the J-tube flop circuit, Figure 6 is the truth table of the original switch, Figure 7 is the characteristics of the optical bistable element and the optical input signal Ls to it.
w and Deba Hikari Digital Data L. 8 is a schematic diagram of an optical bistable semiconductor laser, and FIG. 9 is a timing chart of an optical shift register circuit. 101.102,103,104... Optical D flip-flop circuit 8... Source switch, 9... Optical bistable element LD.
...Optical digital data. EC...Electric clock, L8...Bias light. 4j4 Tei 7 Figure pout half 8 Figure Pout37 79 figure
Claims (2)
1光スイッチと前記出力端よりの光出力を光入力とする
光双安定素とから成る光フリップフロップ回路を、光双
安定素子からの光出力を次段の第1入力端に入力するよ
うにして複数個縦続接続したことを特徴とする光シフト
レジスタ回路。(1) 2× having a first input terminal, a second input terminal, and an output terminal
An optical flip-flop circuit consisting of an optical switch and an optical bistable element whose optical input is the optical output from the output terminal is configured such that the optical output from the optical bistable element is input to the first input terminal of the next stage. An optical shift register circuit characterized in that a plurality of optical shift registers are connected in cascade.
1光スイッチと前記出力端からの光出力を光入力とする
光双安定素子とから成る光フリップフロップ回路を、光
分岐器を介して複数個縦続接続し、前記光分岐器の光フ
リップフロップ回路に接続していない方の出力端を中間
タップ出力端としたことを特徴とする光シフトレジスタ
回路。(2) 2× having a first input end, a second input end, and an output end
A plurality of optical flip-flop circuits each consisting of an optical switch and an optical bistable element whose optical input is the optical output from the output terminal are connected in cascade through an optical branching device, and the optical flip-flop circuit of the optical branching device is An optical shift register circuit characterized in that the output end not connected to the output end is an intermediate tap output end.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59234539A JPH0648599B2 (en) | 1984-11-07 | 1984-11-07 | Optical shift register circuit |
US06/795,814 US4761060A (en) | 1984-11-07 | 1985-11-07 | Optical delay type flipflop and shift register using it |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59234539A JPH0648599B2 (en) | 1984-11-07 | 1984-11-07 | Optical shift register circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61113199A true JPS61113199A (en) | 1986-05-31 |
JPH0648599B2 JPH0648599B2 (en) | 1994-06-22 |
Family
ID=16972608
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59234539A Expired - Fee Related JPH0648599B2 (en) | 1984-11-07 | 1984-11-07 | Optical shift register circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0648599B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01191126A (en) * | 1988-01-27 | 1989-08-01 | Nec Corp | Optical time switch |
JP2003337355A (en) * | 2002-03-12 | 2003-11-28 | Japan Science & Technology Corp | Very high speed optical memory method and apparatus using bistable semiconductor laser |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5892287A (en) * | 1981-11-27 | 1983-06-01 | Fujitsu Ltd | Light rs flip flop circuit device |
JPS5897994A (en) * | 1981-12-08 | 1983-06-10 | Nippon Telegr & Teleph Corp <Ntt> | Switch for exchange |
-
1984
- 1984-11-07 JP JP59234539A patent/JPH0648599B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5892287A (en) * | 1981-11-27 | 1983-06-01 | Fujitsu Ltd | Light rs flip flop circuit device |
JPS5897994A (en) * | 1981-12-08 | 1983-06-10 | Nippon Telegr & Teleph Corp <Ntt> | Switch for exchange |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01191126A (en) * | 1988-01-27 | 1989-08-01 | Nec Corp | Optical time switch |
JP2003337355A (en) * | 2002-03-12 | 2003-11-28 | Japan Science & Technology Corp | Very high speed optical memory method and apparatus using bistable semiconductor laser |
Also Published As
Publication number | Publication date |
---|---|
JPH0648599B2 (en) | 1994-06-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4761060A (en) | Optical delay type flipflop and shift register using it | |
JP2001255567A (en) | Optical signal processor | |
JPS61113199A (en) | Optical shift register circuit | |
JPH0199314A (en) | Synchronizer flip flop circuit apparatus | |
KR20040043291A (en) | Switched coupler type digital phase shifter using quadrature generator | |
JPS61259235A (en) | Optical shift register circuit | |
JPH0228851B2 (en) | ||
JPS61113037A (en) | Optical d flip-flop circuit | |
JPH0546640B2 (en) | ||
US7567737B2 (en) | Variable light signal delay apparatus, and variable light signal delay system using the same | |
US6483614B1 (en) | Coupler-based programmable phase logic device | |
JPS6076722A (en) | Matrix optical switch | |
JP2768997B2 (en) | Optical signal processing device | |
US7088170B2 (en) | Multiplexer and demultiplexer | |
JPH10233607A (en) | Directional coupler | |
JPS62139530A (en) | Optical t flip-flop circuit | |
JP2762572B2 (en) | Optical D flip-flop circuit | |
JPS61113315A (en) | Optical d flip-flop circuit | |
JPS62139529A (en) | Optical s-r flip-flop circuit | |
JP2935267B2 (en) | Optical signal processing device | |
JPS63146024A (en) | Variable light branching circuit | |
CN116047833A (en) | Optical full adder and multi-bit binary full optical adder thereof | |
JPS60141054A (en) | Light nrz-rz code converting circuit | |
JPS63300218A (en) | Optical bypass switch module | |
JPH0422052B2 (en) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |