JPS61259235A - Optical shift register circuit - Google Patents

Optical shift register circuit

Info

Publication number
JPS61259235A
JPS61259235A JP10059085A JP10059085A JPS61259235A JP S61259235 A JPS61259235 A JP S61259235A JP 10059085 A JP10059085 A JP 10059085A JP 10059085 A JP10059085 A JP 10059085A JP S61259235 A JPS61259235 A JP S61259235A
Authority
JP
Japan
Prior art keywords
optical
flip
value
signal
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10059085A
Other languages
Japanese (ja)
Other versions
JPH0584492B2 (en
Inventor
Isatake Sawano
澤野 驍武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP10059085A priority Critical patent/JPS61259235A/en
Publication of JPS61259235A publication Critical patent/JPS61259235A/en
Publication of JPH0584492B2 publication Critical patent/JPH0584492B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

PURPOSE:To miniaturize and integrate the device by connecting plural optical bistable semiconductor laser that operates as an optical D flip-flop circuit by positive and negative clock signals longitudinally and taking out as an output of each bit. CONSTITUTION:Optical D flip-flop circuits 2A-2D are driven by positive and negative radio clock signals Ik, the inverse of Ik through electrodes 7, 8 and an optical digital signal LD inputted to an optical entrance 16 becomes a signal L01 in the circuit 2A and inputted to the circuit 2B and at the same time, taken out as a optical signal L1 from an outputting section 23 through a branching part 17. Similarly, signals L2-L4 are obtained in circuits 2B-2D and each optical signal L1-L4 is delayed by 1 bit. Accordingly, the device can be miniaturized and integrated by connecting optical D flip-flop circuits 2 through optical guide paths 13-15 and optical branching parts 17-19.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は光シフトレジスタ回路に関し、特に光通信、光
情報処理、光交換の各システム及び光コンピュータに適
する光シフトレジスタ回路に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an optical shift register circuit, and more particularly to an optical shift register circuit suitable for optical communications, optical information processing, optical switching systems, and optical computers.

〔従来技術とその問題点〕[Prior art and its problems]

近年光フアイバ技術及び光半導体技術等の光技術の発達
によって、基幹伝送を目的とする長距離光通信システム
、分散処理装置間を高効率で接続する光LANなどが実
用化されている。これらのシステムでは、光技術は主に
機能装置間の接続手段として使用され、機能装置自体は
専らLSIを中心とする電子回路によって構成されてい
た。
In recent years, with the development of optical technologies such as optical fiber technology and optical semiconductor technology, long-distance optical communication systems for the purpose of backbone transmission, optical LANs for connecting distributed processing devices with high efficiency, and the like have been put into practical use. In these systems, optical technology was mainly used as a means of connection between functional devices, and the functional devices themselves were comprised exclusively of electronic circuits, mainly LSI.

近い将来では処理情報の多様化及び大容量化が進み、そ
の処理速度の超高速化、処理の複雑化が要求され、この
要求に対処するためには、光技術を単に接続手段として
のみではなく論理処理手段として使用する必要が生じる
。すなわち、伝送されてきた光デイジタル信号を光のま
までディジタル演算処理し、その結果を光で出力し、他
の装置へ伝送できるという、光の有する高速性・広帯域
性・無誘導性等の特長を生かした光処理装置(光情報処
理システム、光交換システム等)が不可欠になる。
In the near future, processing information will become more diverse and large in volume, and ultra-high processing speeds and processing complexity will be required.In order to meet these demands, optical technology will not only be used as a means of connection. It becomes necessary to use it as a logical processing means. In other words, it is possible to digitally process the transmitted optical digital signal as it is, output the result as light, and transmit it to other devices, which is a feature of light such as its high speed, broadband property, and non-inductive nature. Optical processing equipment (optical information processing systems, optical switching systems, etc.) that takes advantage of this will become essential.

かかる光処理装置を実現するには、インバータ回路・O
R回路・AND回路・排他的OR回路等の各機能を有す
る光ゲート・光フリツプフロツプ回路・光シフトレジス
タ回路・光カウンタ等の光論理機能ブロックが構成され
なければならない。
In order to realize such an optical processing device, an inverter circuit and an O
Optical logic functional blocks such as optical gates, optical flip-flop circuits, optical shift register circuits, and optical counters having various functions such as R circuits, AND circuits, and exclusive OR circuits must be constructed.

しかしながら、従来においては実用に足る十分な光論理
機能ブロックが存在しなかった。
However, in the past, there were not enough optical logic functional blocks for practical use.

〔発明の目的〕[Purpose of the invention]

本発明の目的は、光双安定半導体レーザを複数個用いて
実現される実用性に富んだ光シフトレジスタ回路を提供
するものである。
An object of the present invention is to provide a highly practical optical shift register circuit that is realized using a plurality of optical bistable semiconductor lasers.

〔発明の構成〕[Structure of the invention]

本発明に係る光シフトレジスタ回路は、第1電極に第1
クロック信号を与え且つ第2電極に第2クロック信号を
与えることによって光Dフリップフロップ回路として動
作する光双安定半導体レーザを、複数個縦続に接続“し
、前記光双安定半導体レーザの各出力を各ビットの出力
として取り出すように構成したものである。
The optical shift register circuit according to the present invention has a first electrode on a first electrode.
A plurality of optical bistable semiconductor lasers that operate as an optical D flip-flop circuit by applying a clock signal and a second clock signal to a second electrode are connected in cascade, and each output of the optical bistable semiconductor laser is connected in series. The configuration is such that each bit is extracted as an output.

〔実施例〕〔Example〕

以下に、図面を用いて本発明の詳細な説明する。 The present invention will be described in detail below using the drawings.

第1図は本発明の一実施例を示す光シフトレジスタ回路
であり、第2図はこの光シフトレジスタ回路の動作を説
明するためのタイミングチャートである。
FIG. 1 shows an optical shift register circuit showing one embodiment of the present invention, and FIG. 2 is a timing chart for explaining the operation of this optical shift register circuit.

光シフトレジスタ回路1はこの実施例においては4個の
光Dフリップフロップ回路2A、2B。
In this embodiment, the optical shift register circuit 1 includes four optical D flip-flop circuits 2A and 2B.

2C,2Dから構成される。この光シフトレジスタ回路
1を説明する前に、まず光Dフリップフロップ回路2の
構成を明らかにする必要がある。光Dフリップフロップ
回路は、Dフリップフロップの機能を有する光回路であ
り、光双安定半導体レーザに下記の如き所定の値を有す
る2種の電流クロック信号を与えることによって実現さ
れるものであり、第3図、第4図、第5図に基づいて詳
述する。
Consists of 2C and 2D. Before explaining this optical shift register circuit 1, it is first necessary to clarify the configuration of the optical D flip-flop circuit 2. The optical D flip-flop circuit is an optical circuit having the function of a D flip-flop, and is realized by applying two types of current clock signals having the following predetermined values to an optical bistable semiconductor laser. This will be explained in detail based on FIGS. 3, 4, and 5.

第3図は本発明に係る駆動方法を適用して光Dフリップ
フロップ回路を実現する光双安定半導体レーザを示し、
第4図、第5図は光双安定半導体レーザの入出力間等の
各種の光双安定関係を示す特性図、第6図は光Dフリッ
プフロップ回路としての動作特性を説明するための波形
図及びその関係特性図を示す。
FIG. 3 shows an optical bistable semiconductor laser that implements an optical D flip-flop circuit by applying the driving method according to the present invention,
Figures 4 and 5 are characteristic diagrams showing various optical bistable relationships between input and output of an optical bistable semiconductor laser, and Figure 6 is a waveform diagram for explaining the operating characteristics of an optical D flip-flop circuit. and its relationship characteristic diagram is shown.

第3図において、光双安定半導体レーザ3は、ファベリ
ペロ共振器面4.5に対して平行に設けられたスリット
6により電気的に絶縁されたP側、電極7,8を備える
。電極7.8に与えられる電流をII、I2とするとき
、電流Itを所定の値に設定すると、電流■2と光出力
Poutの間において光双安定特性を持たせることがで
きる。
In FIG. 3, the optical bistable semiconductor laser 3 includes electrodes 7 and 8 on the P side that are electrically insulated by a slit 6 provided parallel to the Fabelli-Perot cavity surface 4.5. When the currents applied to the electrodes 7.8 are II and I2, if the current It is set to a predetermined value, an optical bistable characteristic can be provided between the current 2 and the optical output Pout.

第4図は電流I2と光出力PoutO間の光双安定特性
を示すものであり、I += ICI、  IC2(I
CI>IC2)の場合の2種類の光双安定特性9.10
を示している。図中横軸は電流工2、縦軸は光出力Po
utを表わすものとしている。光双安定特性9は、電流
■1を一定値Ic2に設定した場合に生じ、電流I2が
増加して閾値I th2に達すると光出力Poutが急
に増加し、点P1に到達する。その後電流I2を増加さ
てせも光出力Poutは漸増するのみでほぼ一定値をと
る。反対に、かかる高い値の状態において電流I2が減
少して閾値Ith+に達すると点P2で光出力Pou 
tが急に減少する。このように電流I2のI tril
l I th2の2つの値に基づいて光出力Poutは
2つの安定状態をとる。
Figure 4 shows the optical bistable characteristics between the current I2 and the optical output PoutO, where I + = ICI, IC2 (I
Two types of optical bistability characteristics when CI>IC2) 9.10
It shows. In the figure, the horizontal axis is electrician 2, and the vertical axis is optical output Po.
It is assumed to represent ut. The optical bistable characteristic 9 occurs when the current 1 is set to a constant value Ic2, and when the current I2 increases and reaches the threshold value Ith2, the optical output Pout suddenly increases and reaches the point P1. Even if the current I2 is subsequently increased, the optical output Pout only increases gradually and remains at a substantially constant value. On the other hand, when the current I2 decreases and reaches the threshold value Ith+ in such a high value state, the optical output Pou decreases at the point P2.
t suddenly decreases. In this way, I tril of current I2
The optical output Pout takes two stable states based on the two values of l I th2.

光双安定特性10は、電流11を一定値Ic2に設定し
た場合に生じるもので、電流I2における2つの閾値I
い。+Ith4に基づいて光出力Poutは2つの安定
状態をとる。この場合1c2<Ic+の関係にあり、且
つ閾値I ch3. I thaは前記閾値Ith++
I th2よりも大きい値をとる。
The optical bistability characteristic 10 occurs when the current 11 is set to a constant value Ic2, and two threshold values I at the current I2
stomach. The optical output Pout takes two stable states based on +Ith4. In this case, the relationship 1c2<Ic+ holds, and the threshold I ch3. I tha is the threshold value Ith++
It takes a value larger than I th2.

次に第5図に基づき光双安定半導体レーザ3の光入力P
inと光出力Poutの間の光双安定特性について説明
する。この場合には電流11.I2は共に固定した値を
とる。まず光双安定特性11は、電流I、を前記ICI
に設定し、電流■2を前記閾値I thlよりも小さい
値rb+に設定したときに得られる特性である。この光
双安定特性11では、光入力Pinが点Q1から増大し
て閾値Pthlに達すると、光出力Poutが急に増大
し高い値PHをとる。その後光人力Pinが増加しても
光出力Poutはほぼ一定値P。
Next, based on FIG. 5, the optical input P of the optical bistable semiconductor laser 3 is
The optical bistability characteristic between in and optical output Pout will be explained. In this case, the current 11. Both I2 take fixed values. First, the optical bistable characteristic 11 shows that the current I is equal to the ICI
This is the characteristic obtained when the current 2 is set to a value rb+ smaller than the threshold I thl. In this optical bistable characteristic 11, when the optical input Pin increases from the point Q1 and reaches the threshold value Pthl, the optical output Pout suddenly increases and takes a high value PH. After that, even if the optical power Pin increases, the optical output Pout remains at a substantially constant value P.

に保持される。反対に、かかる高い状態において光入力
Pinを減少させると、閾値Pthlより小さい閾値P
 th2で急に光出力Poutが低い値PLをとる。
is maintained. On the contrary, if the optical input Pin is decreased in such a high state, the threshold Pth is smaller than the threshold Pthl.
At th2, the optical output Pout suddenly takes a low value PL.

また光双安定特性12は、電流11を前記工。2に設定
し、電流I2を前記閾値I th3とIい、の中間値I
b2に設定した時に得られる特性である。光双安定特性
12では、光入力Plnが増大して閾値P th3に到
達すると光出力Poutが急に高い値P)Iとなり、そ
の後はほぼ一定値P、Iを保持する。反対に、かかる高
い値PHをとる状態において光入力Pinを減少させる
と、この場合には、光入力Pinがゼロになっても光出
力Poutは点Q2に位置し、高い値Poに保持された
ままとなる。
Furthermore, the optical bistable property 12 is such that the current 11 is controlled by the above-mentioned process. 2, and the current I2 is set to the intermediate value I between the threshold value I th3 and I.
This is the characteristic obtained when setting b2. In the optical bistable characteristic 12, when the optical input Pln increases and reaches the threshold value P th3, the optical output Pout suddenly becomes a high value P)I, and thereafter maintains substantially constant values P and I. On the contrary, if the optical input Pin is decreased in a state where the high value PH is taken, in this case, even if the optical input Pin becomes zero, the optical output Pout is located at the point Q2 and is maintained at the high value Po. It will remain as it is.

上記において、光双安定特性11の閾値Pthlは、光
双安定特性12の閾値P th3よりも小さい値となる
ように、前記各電流値I C+、’ IC2r  Ib
l+  Ib2は設定される。
In the above, each current value I C+,' IC2r Ib is set so that the threshold value Pthl of the optical bistable characteristic 11 is smaller than the threshold value P th3 of the optical bistable characteristic 12.
l+Ib2 is set.

次に上記の如く光双安定半導体レーザ3に生じる各種の
光双安定特性9 、10.11.12を利用して、人力
される光デイジタル信号を電流クロック信号の立上り時
に同期させて出力させ、これによって光双安定半導体レ
ーザ3を光Dフリップフロップ回路として機能させる駆
動方法について説明する。
Next, by utilizing the various optical bistable characteristics 9, 10, 11, and 12 occurring in the optical bistable semiconductor laser 3 as described above, the manually inputted optical digital signal is output in synchronization with the rising edge of the current clock signal. A driving method for causing the optical bistable semiconductor laser 3 to function as an optical D flip-flop circuit will be described.

第6図において、振幅値A、を有する光デイジタル信号
り、を、光双安定半導体レーザ3の光入力Pinとして
入力させる。振幅値A、は光双安定特性11の閾値P 
thlと光双安定特性12の閾値P th3との中間値
に設定される。電極5に与えられる電流I、は正の電流
クロック信号1.(第1クローツク信号)として使用さ
れ、論理値“0″には電流値I。2を、論理値“1”に
は電流値■。、を設定する。一方電極8に与えられる電
流■2は負の電流クロック信号Ig(第2クロック信号
)として使用され、論理値“0”には電流値Iblを、
論理値“1″には電流値Ib2を設定する。この負の電
流クロック信号Ikの位相には正の電流クロック信号■
2の位相と反転関係にある。上記の信号関係において、
光デイジタル信号り、は電流クロック信号I8によって
同期され、光出力Poutとして信号Loが得られる。
In FIG. 6, an optical digital signal having an amplitude value A is inputted as an optical input pin of the optical bistable semiconductor laser 3. In FIG. The amplitude value A is the threshold value P of the optical bistability characteristic 11
It is set to an intermediate value between thl and the threshold value P th3 of the optical bistable characteristic 12. The current I applied to the electrode 5 is the positive current clock signal 1. (first clock signal), and the logic value "0" has a current value I. 2, and the logical value “1” is the current value ■. , set. On the other hand, the current 2 applied to the electrode 8 is used as a negative current clock signal Ig (second clock signal), and the logic value "0" has a current value Ibl,
The current value Ib2 is set to the logical value "1". In the phase of this negative current clock signal Ik, there is a positive current clock signal ■
It has an inverse relationship with the phase of 2. In the above signal relationship,
The optical digital signal 1 is synchronized by the current clock signal I8, and a signal Lo is obtained as the optical output Pout.

時間tについてt、〜t、の順に従って、第6図を説明
する。まず時間1=1.より以前では、光デイジタル信
号り、の振幅値は0(論理値“0”)、電流クロック信
号IxはIC2、電流クロック信号IxはIb2である
。従って、光入力Pinと光出力poutの関係は光双
安定特性12で支配され、このため光出力Poutは低
い値PLに保持される。故に光出力信号し。は論理値“
0”をとる。
FIG. 6 will be explained with respect to time t in the order of t, to t. First, time 1=1. Earlier, the amplitude value of the optical digital signal RI was 0 (logical value "0"), the current clock signal Ix was IC2, and the current clock signal Ix was Ib2. Therefore, the relationship between the optical input Pin and the optical output pout is governed by the optical bistable characteristic 12, and therefore the optical output Pout is maintained at a low value PL. Hence the optical output signal. is a logical value “
Take 0”.

時間1=1.では、光デイジタル信号Lnは振幅値がA
fl(論理値“1”)となる。このとき正の電流クロッ
ク信号IKと負の電流クロック信号下にはそのままIC
2、rb2のまま維持されているので、光双安定半導体
レーザ3は、光双安定特性12において点Q、に励振さ
れるが、光出力Poutは依然として低い値Pt、に保
持される。すなわち、光デイジタル信号L0が論理値“
1”となっても、光出力信号し、は論理値“0”のまま
である。
Time 1=1. Then, the optical digital signal Ln has an amplitude value of A
fl (logical value “1”). At this time, the IC remains under the positive current clock signal IK and the negative current clock signal.
2, rb2 is maintained, so the optical bistable semiconductor laser 3 is excited to point Q in the optical bistable characteristic 12, but the optical output Pout is still maintained at a low value Pt. That is, the optical digital signal L0 has the logical value "
Even if the optical output signal becomes "1", the optical output signal remains at the logical value "0".

時間1=1.で、正の電流クロック信号IKがICIに
、負の電流クロック信号TつがIblに変化すると、光
双安定半導体レーザ3は光双安定特性11で支配される
。このため、光デイジタル信号り、の振幅値がAoであ
るで動作点は点Q4となり、光出力Poutは高い値P
□へ変化する。従って光出力信号Loは、この時点で論
理値“1”となる。このことは、正の電流クロック信号
IMの立上りclに光出力信号し。の立上りが同期した
ことを意味する。
Time 1=1. When the positive current clock signal IK changes to ICI and the negative current clock signal T changes to Ibl, the optical bistable semiconductor laser 3 is dominated by the optical bistable characteristic 11. Therefore, when the amplitude value of the optical digital signal is Ao, the operating point is point Q4, and the optical output Pout is at a high value P.
Changes to □. Therefore, the optical output signal Lo has a logical value of "1" at this point. This causes the optical output signal to rise cl on the positive current clock signal IM. This means that the rises of are synchronized.

時間1=13では、正の電流クロック信号下、がIC2
に、負の電流クロック信号TイがIb2に変化する。こ
の結果、光双安定半導体レーザ3は光双安定特性12で
支配されることになり、光デイジタル信号り、は高い値
Anを保持したままであるので、その動作点は点Q4か
ら点Qsに変化するが、光出力poutは高い値Paに
保持される。
At time 1=13, under the positive current clock signal, IC2
Then, the negative current clock signal Ti changes to Ib2. As a result, the optical bistable semiconductor laser 3 is dominated by the optical bistable characteristic 12, and the optical digital signal remains at a high value An, so its operating point changes from point Q4 to point Qs. However, the optical output pout is maintained at a high value Pa.

従って、光出力信号し。は論理値“1”に保持される。Therefore, the optical output signal. is held at logical value "1".

時間1=1.では、各電流クロック信号1*、Ixは上
記と同じ値に保たれ、光デイジタル信号Loのみがその
振幅値を0に変化する。しかし、光双安定半導体レーザ
3は光双安定特性12によって支配されているので、動
作点は点Q5から点Q2に移動し、光出力Poutは高
い値pHに保持される。このことは、光デイジタル信号
り。が論理値“0”に変化しても光出力信号り。は論理
値“1”に保持されることを意味する。
Time 1=1. In this case, each current clock signal 1*, Ix is kept at the same value as above, and only the optical digital signal Lo changes its amplitude value to zero. However, since the optical bistable semiconductor laser 3 is governed by the optical bistable characteristic 12, the operating point moves from point Q5 to point Q2, and the optical output Pout is maintained at a high pH value. This is an optical digital signal. There is no optical output signal even if the value changes to logic “0”. means that it is held at the logical value "1".

時間t=tsでは、光デイジタル信号Loの振幅値が0
のままで正の電流クロック信号I8が工。1へ、負の電
流クロック信号T、がIb+へそれぞれ変化する。光双
安定半導体レーザ3は、これによって光双安定特性11
に支配されることになり、動作点は点Q2から点Q、に
変化する。従って、この時点で光出力信号し。は論理値
“1#から論理値″0”へと変化する。このことは、正
の電流クロック信号Iつの立上りC2に対応して、これ
に同期して光出力信号Loが論理値“0#になることを
意味する。
At time t=ts, the amplitude value of optical digital signal Lo is 0.
The positive current clock signal I8 remains unchanged. 1, the negative current clock signal T, changes to Ib+, respectively. As a result, the optical bistable semiconductor laser 3 has optical bistable characteristics 11.
The operating point changes from point Q2 to point Q. Therefore, at this point, there is no optical output signal. changes from the logical value “1#” to the logical value “0”. This means that in response to the rising edge C2 of the positive current clock signal I, the optical output signal Lo changes to the logical value “0#” in synchronization with this. It means to become.

時間1=1.以降t7+ t、、 t9では上述の動作
が繰り返えされる。
Time 1=1. Thereafter, at t7+t, t9, the above-described operation is repeated.

上記動作によれば、光出力Poutである信号り。According to the above operation, the signal which is the optical output Pout.

は、光入力Pinである光デイジタル信号Lnが電流ク
ロック信号Igの立上りCIn C2+ C3+ C4
+ CS。
is the optical digital signal Ln, which is the optical input Pin, when the current clock signal Ig rises CIn C2+ C3+ C4
+CS.

・・・に同期して一定時間遅れることによって発生する
。従って光双安定半導体レーザ3は、所定の電流値を論
理値“1”、“0”と設定して電極7゜8に与えられた
電流I+ Hz)、I2 (Iつ)によって制御され、
且つ所定の振幅値Al11を有する光デイジタル信号り
。を光入力とすることによって、光Dフリップフロップ
回路、すなわちDフリップフロップの機能を有する光回
路として動作することができる。
This occurs due to a certain period of delay in synchronization with... Therefore, the optical bistable semiconductor laser 3 is controlled by the currents I+Hz) and I2 (I) applied to the electrodes 7°8 by setting the predetermined current values to logical values "1" and "0".
and an optical digital signal having a predetermined amplitude value Al11. By using as an optical input, it is possible to operate as an optical D flip-flop circuit, that is, an optical circuit having the function of a D flip-flop.

次に上記の如く実現される光Dフリップフロップ回路2
を4個用いて構成される4ビツトの光シフトレジスタ回
路を第1図に基づいて説明する。
Next, the optical D flip-flop circuit 2 realized as described above
A 4-bit optical shift register circuit constructed using four of the following will be explained based on FIG.

第1図において、光Dフリップフロップ回路は4個(図
中2A、2B、2C,2D)が導光路13゜14、15
を介して縦続に接続される。16は入光部である。また
導光路13.14.15.  には光分岐部17゜18
、19が設けられ、分岐導光路20.21.22が形成
され、こうして出光部23.24.25.26が設けら
れる。光Dフリップフロップ回路2A、2B、2C。
In FIG. 1, four optical D flip-flop circuits (2A, 2B, 2C, 2D in the figure) are connected to light guide paths 13°, 14, 15
connected in cascade through. 16 is a light entrance part. Also, the light guide path 13.14.15. There is a light branching part 17°18
, 19 are provided, branch light guide paths 20, 21, 22 are formed, and thus light output portions 23, 24, 25, 26 are provided. Optical D flip-flop circuits 2A, 2B, 2C.

2Dはそれぞれ電極7,8を有し、各電極7にはクロッ
ク電源27(電圧Ec)より増幅器28を介して正の電
流クロック信号■つが与えられ、また各電極8には反転
増幅器29を介して負の電流クロック信号T、が与えら
れ、このようにして光Dフリップフロップ回路2A、2
B、2C,2Dは正負の電流クロック信号IM、IMに
よって駆動される。
2D has electrodes 7 and 8, each electrode 7 is supplied with a positive current clock signal from a clock power source 27 (voltage Ec) via an amplifier 28, and each electrode 8 is supplied with a positive current clock signal via an inverting amplifier 29. A negative current clock signal T is applied to the optical D flip-flop circuits 2A and 2.
B, 2C, and 2D are driven by positive and negative current clock signals IM, IM.

光デイジタル信号Loは入光部16に入力され、第1段
目の光Dフリップフロップ回路2Aにおいて、第2図に
示すように電流クロック信号工。の立上り時C1に同期
して立上ることにより光出力信号し。1が得られる。こ
の光出力信号し。1は導光路13を介して第2段目の光
Dフリップフロップ回路2Bに入力されると共に、光分
岐部17を介して分岐導光路20へ導びかれ、出力部2
3より光出力信号り、とじて取り出される。第2段目の
光Dフリップフロップ回路2Bでは、光Dフリップフロ
ップ回路2Aから与えられる光信号し。1を入力信号と
して、第1段目の場合と同様に電流クロック信号Ifに
同期して光出力信号り。2を得ることができる。このよ
うにして順次に第3段目の光Dフリップフロップ回路2
Cでは光出力信号LO3、第4段目の光Dフリップフロ
ップ回路2Dでは光出力信号し、を得ることができる。
The optical digital signal Lo is input to the light input section 16, and in the first stage optical D flip-flop circuit 2A, a current clock signal is input as shown in FIG. When C1 rises, an optical output signal is generated by rising in synchronization with C1. 1 is obtained. This optical output signal. 1 is input to the second stage optical D flip-flop circuit 2B via the light guide path 13, and is guided to the branch light guide path 20 via the light branching section 17, and is output to the output section 2.
3, the optical output signal is collected and taken out. The second stage optical D flip-flop circuit 2B receives the optical signal provided from the optical D flip-flop circuit 2A. 1 as an input signal, an optical output signal is generated in synchronization with the current clock signal If, as in the case of the first stage. You can get 2. In this way, the third stage optical D flip-flop circuit 2
At C, an optical output signal LO3 can be obtained, and at the fourth stage optical D flip-flop circuit 2D, an optical output signal can be obtained.

この結果出力部23゜24、25.26には、第2図に
示すように入力される光デイジタル信号LIllに基づ
いて光出力信号L l +L 2. L !l、 L 
4を得ることができることになる。この場合にふいて、
各段の光Dフリップフロップ回路2A、2B、2C,2
Dにおいては論理値“1”が確実に信号として得られる
ように各光Dフリップフロップ回路を成す光双安定半導
体レーザの光出力Poutのレベルは適当に調整されて
いるものとする。
As shown in FIG. 2, the result output units 23, 24, 25, 26 output optical output signals L l +L 2 . based on the input optical digital signal LIll. L! l, L
This means that you can get 4. In this case, wipe
Optical D flip-flop circuits 2A, 2B, 2C, 2 in each stage
In D, it is assumed that the level of the optical output Pout of the optical bistable semiconductor laser forming each optical D flip-flop circuit is appropriately adjusted so that the logical value "1" is reliably obtained as a signal.

従って、上記説明及び第2図で明らかなように、第1図
に示された光回路は、光デイジタル信号LIllを基と
して1ビツト遅延、2ビツト遅延、3ビツト遅延、4ビ
ツト遅延させた光信号L l* L 21 L 3 r
L4を発生する機能を有しており、このようにして光シ
フトレジスタ回路lとして構成されるものである。
Therefore, as is clear from the above explanation and FIG. 2, the optical circuit shown in FIG. Signal L l* L 21 L 3 r
It has a function of generating L4, and is thus configured as an optical shift register circuit l.

以上の説明では光Dフリップフロップ回路2を構成する
光双安定半導体レーザ3と分岐部17.18゜19とは
便宜上別部品として取扱ったが、これらの機能を一枚の
基板上で集積化すれば、小型且つ経済的で、実用に富む
光シフトレジスタ回路を実現することができる。また光
分岐部17.18.19として方向性結合器を想定して
いるが、これに限定されることはなく、同様な機能を有
するものであれば任意の手段を用いることができる。更
に、上記実施例では4ビツトの光シフトレジスタ回路を
説明したが、これに限定されることなく任意の個数の光
Dフリップフロップ回路2を縦続接続すれば、任意のビ
ット数の光シフトレジスタ回路を実現することが可能で
ある。
In the above explanation, the optical bistable semiconductor laser 3 and the branch portions 17, 18 and 19 that constitute the optical D flip-flop circuit 2 are treated as separate parts for convenience, but it is possible to integrate these functions on a single substrate. For example, it is possible to realize a small, economical, and practical optical shift register circuit. Further, although a directional coupler is assumed as the optical branching section 17, 18, 19, the present invention is not limited to this, and any means can be used as long as it has a similar function. Further, in the above embodiment, a 4-bit optical shift register circuit has been described, but the present invention is not limited to this, and by cascading an arbitrary number of optical D flip-flop circuits 2, an optical shift register circuit with an arbitrary number of bits can be formed. It is possible to realize this.

〔発明の効果〕〔Effect of the invention〕

以上の説明で明らかなように本発明によれば、光双安定
半導体レーザにおいて所定の2種の電流クロック信号を
与え且つ所定値の光入力を用いることによって光Dフリ
ップフロップ回路を構成し、この光Dフリップフロップ
回路を導光路、光分岐部を介して縦続的に接続すること
により、小型で、集積化に適した実用性に富む光シフト
レジスタ回路を実現することができる。
As is clear from the above description, according to the present invention, an optical D flip-flop circuit is constructed by applying two predetermined types of current clock signals and using a predetermined value of optical input in an optical bistable semiconductor laser. By cascade-connecting optical D flip-flop circuits via a light guide path and an optical branching section, it is possible to realize a compact, highly practical optical shift register circuit suitable for integration.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明に係る光シフトレジスタ回路の構成図、 第2図は光シフトレジスフ回路の動作を説明するタイミ
ングチャート、 第3図は光Dフリップフロップ回路を実現する光双安定
半導体レーザの斜視図、 第4図は電極に与えられる電流と光出力との間に生じる
光双安定特性を示す図、 第5図は光入力と光出力との間に生じる光双安定特性を
示す図、 第6図は光Dフリップフロップ回路としての動作特性を
説明するための波形図及びこれに関係する光双安定特性
図である。 1・・・光シフトレジスタ回路 2.2A、2B、2C,2D・・・光Dフリップフロッ
プ回路 3・・・光双安定半導体レーザ 7.8・・・電極 9、10.11.12・・・光双安定特性I、、I2・
・・電流 Pin・・・光入力 Pout・・・光出力 ■、・・・正の電流クロック信号(第1クロック号) T、・・・負の電流クロック信号(第2クロック号)
FIG. 1 is a configuration diagram of an optical shift register circuit according to the present invention, FIG. 2 is a timing chart explaining the operation of the optical shift register circuit, and FIG. 3 is a perspective view of an optical bistable semiconductor laser realizing an optical D flip-flop circuit. Figure 4 is a diagram showing the optical bistability characteristic that occurs between the current applied to the electrode and the optical output, Figure 5 is a diagram showing the optical bistable characteristic that occurs between the optical input and the optical output, FIG. 6 is a waveform diagram and a related optical bistable characteristic diagram for explaining the operating characteristics of the optical D flip-flop circuit. 1... Optical shift register circuit 2.2A, 2B, 2C, 2D... Optical D flip-flop circuit 3... Optical bistable semiconductor laser 7.8... Electrode 9, 10.11.12...・Optical bistable characteristics I,,I2・
...Current Pin...Optical input Pout...Optical output ■,...Positive current clock signal (first clock number) T,...Negative current clock signal (second clock number)

Claims (1)

【特許請求の範囲】[Claims] (1)第1電極に第1クロック信号を与え且つ第2電極
に第2クロック信号を与えることによって光Dフリップ
フロップ回路として動作する光双安定半導体レーザを、
複数個縦続に接続し、前記光双安定半導体レーザの各出
力を各ビットの出力として取り出したことを特徴とする
光シフトレジスタ回路。
(1) An optical bistable semiconductor laser that operates as an optical D flip-flop circuit by applying a first clock signal to the first electrode and a second clock signal to the second electrode,
1. An optical shift register circuit, characterized in that a plurality of optical bistable semiconductor lasers are connected in series and each output of the optical bistable semiconductor laser is taken out as an output of each bit.
JP10059085A 1985-05-14 1985-05-14 Optical shift register circuit Granted JPS61259235A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10059085A JPS61259235A (en) 1985-05-14 1985-05-14 Optical shift register circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10059085A JPS61259235A (en) 1985-05-14 1985-05-14 Optical shift register circuit

Publications (2)

Publication Number Publication Date
JPS61259235A true JPS61259235A (en) 1986-11-17
JPH0584492B2 JPH0584492B2 (en) 1993-12-02

Family

ID=14278089

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10059085A Granted JPS61259235A (en) 1985-05-14 1985-05-14 Optical shift register circuit

Country Status (1)

Country Link
JP (1) JPS61259235A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0366098A (en) * 1989-08-04 1991-03-20 Nippon Telegr & Teleph Corp <Ntt> Optical storage device
WO2003077259A1 (en) * 2002-03-12 2003-09-18 Japan Science And Technology Agency Very high speed optical memory method and apparatus using bistable semiconductor laser
JP2008262122A (en) * 2007-04-13 2008-10-30 Nara Institute Of Science & Technology Shift register type optical memory apparatus

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0366098A (en) * 1989-08-04 1991-03-20 Nippon Telegr & Teleph Corp <Ntt> Optical storage device
WO2003077259A1 (en) * 2002-03-12 2003-09-18 Japan Science And Technology Agency Very high speed optical memory method and apparatus using bistable semiconductor laser
JP2003337355A (en) * 2002-03-12 2003-11-28 Japan Science & Technology Corp Very high speed optical memory method and apparatus using bistable semiconductor laser
JP2008262122A (en) * 2007-04-13 2008-10-30 Nara Institute Of Science & Technology Shift register type optical memory apparatus

Also Published As

Publication number Publication date
JPH0584492B2 (en) 1993-12-02

Similar Documents

Publication Publication Date Title
US20030201920A1 (en) Synchronous data serialization circuit
US6987634B1 (en) Write channel having a preamplifier and a non-uniform transmission line
US6636084B2 (en) Sample and hold circuit
US4761060A (en) Optical delay type flipflop and shift register using it
CN1156078C (en) Electric circuit device for generating intercompensative signals
JPS61259235A (en) Optical shift register circuit
US4288869A (en) Half-duplex/simplex digital signal converter
KR101026414B1 (en) Ultra wide band pulse generator using differential pulsed oscillator
JP3062225B2 (en) Signal transmission method and circuit
JPH0469982A (en) Semiconductor device
JP2002055125A (en) Sampling circuit
JPS61113199A (en) Optical shift register circuit
JPH10233543A (en) Laser-light generation apparatus
US7088170B2 (en) Multiplexer and demultiplexer
JPH0546640B2 (en)
US4266205A (en) Resonator formed in integrated MOS technology utilizing switched capacitors
JPS61259234A (en) Method of driving optical d flip-flop circuit
JPH1114951A (en) Optical modulator driver circuit
JPS61113037A (en) Optical d flip-flop circuit
EP0729231A2 (en) Voltage-controlled delay unit for delay-locked loop devices
JPH10233607A (en) Directional coupler
JPS60160728A (en) Parallel-to-serial converter
JP3407861B2 (en) Demultiplexer
JP2816407B2 (en) Optical multiplexing circuit
JPS6230528B2 (en)