JPS61107895A - チツプ‐リングインターフエイスシステム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の背景 １、発明の分野 この発明は一般的には電話システムにおいて用いるため
のインターフェイス回路に関し、より特定的には、ＰＡ
ＢＸまたは中央局（Ｃ，Ｏ，’）ライン回路と電話機セ
ットとの間のトランクインターフェイス回路に関する。

２−Ｌｌｌに１」 電話機セットの各々は、切換装置と、信号発生装置と、
直流電流を供給して電話機セットを作動させるバッテリ
とを含む中央局に接続されでおり、さらに２つのワイヤ
を含み、ローカルループと名付けられたトランクを介し
て中央局へ、または中央局に相互接続されたＰＡＢＸへ
接続されている。

ワイヤの対におけるこれらのワイヤの一方はＴ（゛１チ
ップ″に対して）と指定されかつ他方はＲ（°°リング
″に対して）として指定されている。

チップ−リングインターフェイスは、電話機セットとロ
ーカルループの端末との間に配置されている。このイン
ターフェイスは、オフ−フック状態に進み、ダイヤリン
グし、さらに着信した呼出信号と順方向および逆方向の
ループ電流とを受取るための信号回路と、音声信号の伝
送および受信のための伝送回路、すなわち我々の音声を
伝える回路と、中央局から電話機セットを′心気的に絶
縁する絶縁回路とを含んでいる。このインターフェイス
は、呼出信号と、順方向または逆方向のいずれかのルー
プ電流の存在とを検出する検出回路を含んでいなければ
ならない。

以前のインターフェイス回路は、呼出信号の検出、順方
向ループ電流の検出、および逆方向ループ電流の検出の
ために別々の検出器を用いていた１インタ一フエイス回
路は、ラインごとの費用を反映し、したがってインター
フェイスの費用のどのような増大も、顧客によって利用
される回線の数によって乗鐸されている。したがって、
これらの余分な検出器および関連する回路の費用は、顧
客にとって深刻なものとなってきている。さらに、ルー
プの方向を感知するために２つの検出を用いるシステム
は、処理されなければならない２つの出力信号を与えて
おり、これにより先行技術のシステムのラインごとの費
用をさらに増大させている。

発明の概要 この発明において、呼出信号、順方向ループ電流、およ
び逆方向ループ電流の存在を検出するために単一の検出
器が用いられている。これらの変化しているトランク状
態を検出する能力は、リレースイッチングおよびバイア
ス制御の手法を利用することによって実現される。

検出は、入力信号Ｖｉを、＋■、または一■。

に等しい基準バイアス電圧Ｖｂと比較するコンパレータ
の使用を通じて実現される。このコンｌ（レークは、も
しｂＶｉおよびＶｂの代数和がＯ■よりも大きければロ
ジック１を表わしかつ前述の和が○ボルトよりも小さけ
ればロジック０を表わす出力電圧を発生する。

この発明の一実施例において、単一の検出器による順方
向および逆方向ループ電流の検出は以下のように実現さ
れる。入力電圧信号は、ループ電流が流れるＤ．Ｃ．抵
抗性ネットワークを横切って前進させられる。したがっ
て、入力電圧信号の極性は、電流の流れる方向によって
決定されるであろう。コンパレータに対するバイアス電
圧は、個別の電源■、によって与えられている。入力電
圧およびバイアス電圧は、抵抗性分圧ネットワークを介
してコンパレータに供給される。ループ電流検出のため
に、このバイアス電圧は、＋および一■５の間で切換え
られる。Ｄ、Ｃ，抵抗性ネットワークおよび分圧抵抗性
ネットワークは、Ｄ。

Ｃ１低抗性ネツトワークを横切って発生したり。

Ｃ１電圧入力状態が基準電圧ＶＲの振幅よりも大きな振
幅を有するように設計されている。各バイアス点におい
てコンパレータ出力信号をサンプリングすることによっ
て、２つの異なるしきい値と照合された出力サンプルが
得られる。コンパレータ出力信号Ｖ。の極性（ロジック
Ｏまたは１を表わす）を、基準電圧Ｖｂの極性と比較す
ることによって、入力電圧状態が決定され、さらにルー
プ電流の流れる方向を決定する。

他の実施例において、ローカルループブのバッテリ状態
は、ループ電流が実質的に流れていないときに判断され
る。

呼出信号は、次のように順方向および逆方向ループ電流
またはバッテリ状態を検出するために利用される同一の
検出器によって検出される。呼出信号は、オン−フック
状態においてチ、ツブおよびリングを横切って印加され
る２０ＨｚのＡ、Ｃ。

電圧である。この電圧は、Ａ、Ｃ，入力電圧状態を発生
するように構成されたＡ、ｊ＋抵抗性ネットワークに容
陽性結合される。このＡ、Ｃ，ｌＩ’を抗性ネットワー
クおよび抵抗性分圧ネットワークは、Ａ、Ｃ，ＦＪ’出
信角信号する入力電圧状態が、コンパレータに印加され
たバイアス電圧状態よりも大きなピーク振幅を有するよ
うに設計される。電話機がオン−アイドル状態にあると
きに、コンパレータのバイアス電圧ＶＲは正の値である
。着信ＡＣ１呼出信号の負のピークは、バイアス■、を
越え、一連のロジック０としてコンパレータ出力Ｖ。に
現われるであろう。これらのパルスは、Ｖ。

がサンプリングされ、バイアス電圧と照合されたときに
検出されるであろう。

Ｄ、Ｃ，抵抗性ネットワークは、電話機セットからのオ
ン−フック／オフ−フック入力信号によってアクティブ
にされるリレーコンタクトによってチップおよびリング
ラインに結合される。オン−フック位置において、リレ
ーは開放されかつオフ−フック状態においてリレーは閉
じられる。第１の実施例において、Ｄ、Ｃ，抵抗性ネッ
トワークの両端は、電話機セットがオン−フック状態に
あるときにチップ−リング回路から切断されている。し
たがって、オン−フック状態においてループ電流は流れ
ずかつチップおよびリング回路はコンパレータから絶縁
される。

第２の実施例において、電話機セットがオン−フック状
態にあるときに、Ｄ、Ｃ，抵抗性ネットワークの一方の
端子のみが切断される。したがって、バッテリの極性状
態は、電話ｔｉヒツトがオン−フック状態にあるときで
さえ抵抗性分圧ネットワークを横切って現われるであろ
う。したがってバッテリ状態は、電話機セットがオン−
フック状態にあるときにコンパレータによって検出され
る抵抗性分圧ネットワークの抵抗は、電話機セットがオ
ン−フック状態にあるときにループ電流が実質的に流れ
ないように選択される。

好ましい実施例の詳細な説明 この発明は、ＰＡＢＸまたはＣ，Ｏ，ライン回路と電話
機セットとを接続するインターフェイス回路である。こ
こで用いられる電話機セットとい　　　′う用語は、ユ
ーザとの音声の連結をもたらすどのような装置をも示し
ておりかつ従来の電話機セット、電子電話ｍ　ｔットお
よびマイクロプロセッサまたはコンピュータ制御電話機
セットを含んでいる。

第１図を参照すると、ＰＡＢＸまたはＣ，Ｏ。

ライン回路と・電話機セットとの間のインターフェイス
回路を含むシステムのブロック図が描かれている。第１
図において、Ｃ，Ｏ，またはＰ　Ａ　Ｂ　Ｘ。

ライン回路１０は、チップおよびリングライン１２およ
び１４をそれぞれ含んでいる。以下の議論は、中央局ラ
イン回路と電話機セットとの間のインターフェイスに関
し、この発明の詳細な説明を簡略化しようとするもので
ある。しかしながら、中央局と類似した態様で信号を与
えるＰＡＢＸま１ｃは他のどのようなシステムに対して
もこのインターフェイスが利用されるということが理解
されるべきである。Ｃ，Ｏ，ライン回路１０は、各電話
機セットを中央局に接続し、この中央局は、切換装置、
イ８舅発生装置、および直流電流を供給して電話機セッ
トを作動させるバッテリを含んでいる。絶縁トランス１
６は、ローカルルーブーＦのコモンモード信号からの絶
縁をもたらしている。バランスネットワーク１８および
コーデックフィルタ（ｃｏｄｅｃ　ｆｉｌｔｅｒ）　２
０は、電子電話機セットの標準的な要素でありしたがっ
てここでは説明されない。チップおよびリングライン１
２および１４は検出器２２に相互接続されて呼出信号、
順方向ループ電流および逆方向ループ電流を感知する。

チップおよびリングライン１２および１４のセンサ２２
への相互接続は、リレー２４によって制御される。入力
オフ−フック／オン−フック信号は、制御リレー２４が
開放されているかまたは閉じられているかを判断し、こ
こでリレーは電話機セットがオン−フック状態のときに
開放されかつ電話機セットがオフ−フック状態のときに
閉じられる。

標準的な電話機セットにおいて、オフ−フックは、レシ
ーバがその受台から外されておりかつユーザが外線と接
続することを望んでいるということを示している一方で
、オン−フックは、レシーバがその受台上に置かれてい
る状態を示している。

一般的な意味で、電話機セットは、ユーザが電話機を利
用しようと所望するときはいつでもオフ−フック状態に
あり、そしてこの状態は種々の方法で開始される。

検出器２２からの出力は、パルス認識回路へ経路指定さ
れ、このパルス認識回路は、検出器の出力信号を分析し
てＣ，Ｏ，ライン回路１０に呼出信号が存在するか、順
方向ループ電流が存在するかまたは逆方向ループ電流が
存在するかを判断する。

この発明において、検出器２２は、単一の演算増幅器を
含んでおり、この単一の演算増幅器を利用して呼出信号
、順方向ループ電流または逆方向ループ電流を感知させ
られるバイアス制御回路およびリレー制御抵抗性／容量
性ネットワークを備えている。

第２図は、この発明の好ましい実施例を描いた回路図で
ある。第２図において、ｃ、ｏ、　トランクライン回路
１０は、リレーコンタクトに１　３２が開放されている
ときに、キャパシタＣＩおよびＣ２を介して、抵抗Ｒ１
，Ｒ２およびＲ３を含むＡ．Ｃ．抵抗性ネットワーク３
０の端子に容量性結合され、かつリレーコンタクトに１
３２が閉じられているときに、抵抗Ｒ３を含むり、Ｃ。

低抗性ネットワーク３４の端子に直接結合される。

Ａ、Ｃ，抵抗性ネットワーク３０の端子は、Ｒ４゜Ｒ６
および接地されたＲ９と、Ｒ５，Ｒ７，接地されたＲ８
と、キャパシタＣ８とを含むＡ、Ｃ。

抵抗性分圧ネットワークによって、コンパレータ回路と
して構成された演算増幅器３６の入力に接続されており
、キャパシタＣ１はＡ、Ｃ，呼出信号がＣ，Ｏ，トラン
クライン上に存在するときに過渡状態に対する保護をも
たらしている７、同様に、Ｄ、Ｃ，抵抗性ネットワーク
３４の端子は、Ｒ１゜Ｒ５，Ｒ７，接地されたーＲ８と
、Ｒ２，Ｒ４，Ｒ６および接地されたＲ９と、キャパシ
タＣ１とを含むＤ．Ｃ．分圧ネットワークによって、コ
ンパレータ３６に相互接続されている。バイアス電圧は
、■、および抵抗Ｒ１０を介して導入される。

チップおよびリングライン１２および１４はそれぞれ、
絶縁トランスＴ１３８の巻線に相互接続されている。

以下の表は、第２図に描かれた回路素子に対する代表的
な抵抗値および容量値とモデルの型番を示す表である。

Ｒ＋＝１にΩ　　　　Ｒ７−４０２ｋΩＲｚ＝１にΩ　
　　　Ｒａ　　＝２０にΩＲ３＝２００Ω　　　Ｒｓ　
　＝２０．５　　ｋΩＲ４＝１００　ｋΩ　　Ｒ１゜＝
８８７　　ｋΩＲｓ＝１００にΩ　　Ｃ７−１μ［ ’Ｒ，＝４０２にΩ　　Ｃ２＝１μｆ Ｃ，＝０．０４７ｐｆ 演算増幅器＝モデルＭＣ１４５ｇ この発明をよりよく理解するために、第３Ａ図。

第３Ｂ図および第３Ｃ図を参照してコンパレータの動作
の簡単な説明が含まれている。第３Ａ図におイテ、Ｖｉ
は、Ａ、Ｃ，またはり、ｃ、抵抗性ネットワーク３０ま
たは３４のいずれかを横切って進められる電圧を表わし
ている。第２図に描かれた回路のポイントＡは、加算器
３８によって論理的に表わされている。バイアス電圧Ｖ
ｂおよび入力電圧■ｉは、加算器３７において代数的に
加算されかつこのｈＩＩ算された電圧はコンパレータ３
６の入力に印加される。ｖｏは、与えられたバイアス電
圧および入力電圧に応答する演算増幅器の出力信号を示
している。このコンパレータは、ＶｉおよびＶｂの代数
和が０■よりも大きいとぎにロジック１を示し、かつ前
述の和がＯ■よりも小さいときにロジック０を示す出力
電圧を発生するこの発明は、コンパレータ回路のどのよ
うな特定の構成にも従属せずかつ以下の説明はこの発明
の理解を単に容易にしようとするものでありこの発明の
電圧検出機能を実現するために利用することができる種
々のコンパレータ回路にいかなる限定も加えるものでは
ないということが理解されるべきである。

第３Ｂ図を参照すると、バイアス電圧が＋Ｖ。

に等しいときの、入力電圧Ｖｉおよびバイアス電圧Ｖｂ
の関数としての出力信号Ｖ。のグラフが描かれている。

正の入力電圧に対して、コンパレータＶ。からの出力信
号はロジック１を表わすということに注意すべきである
。しかしながら、入力電圧Ｖｉが、の振幅を越えかつバ
イアス電圧とは逆の極性であるときに、出力信号はロジ
ックＯを表わす値まで変動する。したがって、Ｖｂとは
逆極性でありより大きな振幅を有する入力信号は。

Ｖｎのロジック状態を基準電圧の極性と比較することに
よって検出され得る。同様に、第３Ｃ図は、ｖｈが−Ｖ
Ｒに等しいときのコンパレータの出力電圧を描いている
。負の入力電圧に対して出力信号Ｖ。はロジック０を表
わしているということに注Ｓ？＃′べぎである。しかし
ながら、ＶｉがＶｂとは逆極性でありＶＲの振幅を越え
るときには、出力信号Ｖ。はロジック１となる。したが
って、バイアス電圧が負の■、に等しいときに、逆極性
のおよびＶｂの振幅よりも大きい振幅の入力信号が検出
される。

第４Δ図ａ３よび第４Ｂ図にＪ３いて、順方向および逆
方向の双方のループ電流を検出するために単一の演粋増
幅器コンパレータ回路を利用する手法が説明されている
。第４Ａ図を参照すると、バイアス電圧は、Ｒ１０およ
びＶＣを介して演算増幅器３６に導入される。このバイ
アス電圧は、第３八図ないし第３Ｃ図を参照して前述さ
れたように演算増幅器コンパレータ回路のトリが電圧を
設定する。このバイアス電圧■。は、グラフにおいて描
かれているように＋５および一５Ｖの間で切換えられる
。これは、コンパレータ入力端子上でオフセットを＋０
．０１２および−０，０１２Ｖの間で切換えさせる。し
たがって、入力端子におけるバイアス電圧は、第４Ａ図
に描かれた所定の周期の方形波４０の形式をとっている
。

次に、順方向ループ電流の検出に移ると、リレーコンタ
クトに１３２は、電話機セットがオフ−フック状態であ
るときに閉じられる。Ｃ，Ｏ。

ライン回路１０は順方向バッテリ状態にあり、すなわち
チップはリングに対して正である。直流電流は、Ｒ３を
含むり、Ｃ１抵抗性ネットワーク３４を介して流れ、Ｒ
３を介して前進する電圧降下を引起こす。この電圧降下
は、Ｄ、Ｃ，抵抗性分圧ネットワークによって演ｅＨｔ
ｔ幅器コンパレータ３６の入力端子に向けられかつこれ
らの端子を横切って負の入力電圧■１として現われる。

Ｒ３の振幅は、入力電圧低−号がバイアス電圧Ｖｂより
も大きな振幅を有するように選択される。

第４Ａ図において、バイアス電圧Ｖｂは、時間【１にお
いて＋■、に等しくかつ時間ｔ２において−ＶＲに等し
い。Ｖｉの振幅はＶｂの振幅よりも太き（かつ逆極性で
あるので、出力電圧は時間ｔ、においてロジックＯに等
しい。したがって、もしも出力状態が時間ｔ１において
サンプリングされかつロジックＯであることが見出され
ると、これは、ＶｉはＶｂとは逆極性でありかつ順方向
ループ電流がＲ３を含むＤ．Ｃ．抵抗性ネットワーク３
４を介して流れているということを示す。

時間ｔ２において、たとえ順方向ループ？！２流が流れ
ていなくてらバイアス電圧は負であり出力はロジックＯ
である。したがって、時間ｔ、およびバイアス電圧が正
である他の時間においてのみ、順方向ループ電流は、コ
ンパレータがらの出力電圧によって検出される。

同様に、第４Ｂ図において、逆方向ループ電流がＯ，Ｃ
，抵抗性ネットワークを介して流れているときに、Ｖｏ
の状態、すなわちコンパレータの出力信号は、時＋１Ｗ
ｊｚにおいて１となり、これにより逆方向ループ電流が
ループを流れているということを示す。

したがって、バイアス電圧の極性を切換え、出力電圧を
サンプリングしてその状態を判断し、かつ出力電圧状態
をサンプリング時のバイアス電圧の極性と比較すること
によって、順方向および逆方向ループ電流の存在が明白
に検出される。

１１−の演算増幅器コンパレータ回路を利用することに
よって呼出信号を検出するこの回路の動作は、第５図を
参照して説明される。第５図において、コンパレータは
Ｖｃを正に保持することによって正にバイアスされる。

この呼出信号は、Ｃ１○、ライン回路１０のチップおよ
びリングライン１２および１４を横切って印加されｌζ
２０ＨｚのＡ、Ｃ，電圧である。この呼出信号は、キャ
パシタＣ４およびＣ２を介してＡ、Ｃ，結合されかつＲ
１，Ｒ２およびＲ３から構成されるＡ、Ｃ，抵抗性ネッ
トワーク３０を横切って現われる。アイドル状態期間中
に、すなわちＴｉ話機セットがオン−フック状態にある
ときに、Ｖｃは正であり、リレーコンタクトに１３２は
開放され、Ａ、Ｃ。

電圧入力信用は、Ａ、Ｃ，分圧抵抗性ネットワークによ
って演算増幅器コンパレータ回路３６の端子に結合され
る。このネットワークの抵抗の大き。

さは、△、Ｃ０電圧信号のピークがバイアス電圧よりも
大ぎな振幅を有するように選択される。したがって、Ｖ
　ｏは、一連の負のパルスとして現われ、これらのパル
スは検出されて呼出信号を有効にする。

第６図において、電話機セットがオン−フック状態にあ
る期間中にＣ，Ｏ，ライン回路１０の順方向および逆方
向バッテリ状態を検出する能力を含むこの発明の他の実
施例が描かれている。リレーコンタクトに１３２が開放
されているときに、チップおよびリングライン１２およ
び１４をそれぞれ横切る異なる電圧が、Ｒ２，Ｒ３，Ｒ
４およびＲ５を含む分圧抵抗性ネットワークを介して演
算増幅器コンパレータ３６によって検出される。

Ｒ２およびＲ３は、電話機セットがＡンーフック状態に
あるときに実質的にループ電流が流れないような十分に
高い抵抗値を有するように選択されでいる。

以下の表は、第６図に描かれた回路素子に対する代表的
な値および型番を示す表である。

Ｒ，＝６２００ Ｒ２−２ＭΩ Ｒ，−２ＭΩ Ｒ，＝８２　　ｋΩ Ｒｓ　＝８０　ｋΩ Ｒ５−３，５ＭΩ Ｃ，＝、４７μ［ ｃ　ｚ　＝　、　４７μｒ 第１図のパルス認識回路２６は、呼出信号の検出が実施
されているかまたは順方向および逆方向　　　　“ルー
プ電流の検出が実施されているかに従ってＶＲの値を制
御し、コンバレー°夕２２からの出力信号をサンプリン
グし、コンパレータの出力状態をバイアス電圧状態と比
較し、ざらに呼出信号の存在または順方向および逆方向
ループ電流の存在を示すようにプログラムされたマイク
ロプロセッサを含んでいる。パルス認識回路の実現は、
先行技術において周知の標準的な手法を利用しており従
ってこの発明の一部ではない。

この発明の実質的な利点は、電話機セットからの発信が
、着信信号を受信するためのインターフェイスを構成す
る同一のリレーコンタクトによって実行されるというこ
とである。信号発信は、電話（環セットがオフ−フック
状態のときにループの閉鎖を伝送することおよびダイヤ
リングから構成されている。Ｄ、Ｃ，電流経路がその後
Ｔ１およびＲ３を介して形成されるので、リレーコンタ
クトに２　３２が閉じられているとぎに、ループの閉鎖
は伝送される。ダイヤリングは、リレーコンタクトに２
３２を開放しかつ閉じることによって実行される。

第７Ａ図および第７Ｂ図は、この発明の重要な利点を図
解している。第７Ａ図において、Ｃ０゜ラインが出現す
るごとに２つの検出器を利用するインターフェイスから
の発信を検出するために１６のパルス−プロセッサ入力
ボートを必要とする典型的な８チャネル回路バックが描
かれＣいる。

第７Ｂ図において、このシステムを利用するシステムが
描かれている。８つのチャネルすべてに共通の、■、を
切換えるための、１つの出力ストローブを伴なうわずか
８つの入力ポートだけが要求されている。

第２図および第６図を参照して説明された回路の機能を
実現するための他の回路は、この発明を実現するために
利用されてもよい。たとえば、２つまたはそれ以上の異
なるしきい圃で作動することができるどのようなコンパ
レータ回路も、上述のコンパレータと置換えることがで
きる。したがって、この発明の範囲および広さは特許請
求の範囲によって規定されている。

【図面の簡単な説明】

第１図は、この発明のブロック図である。 第２図は、２つのリレーを利用する実施例の回路図であ
る。 第３Δ図は、演算増幅器コンパレータの概略図である。 第３Ｂ図および第３Ｃ図は、その入力の関数として演暉
増幅器コンパレータの出力を描くグラフを示す図でｄう
る。 第４Ａ図および第４Ｂ図は、ループ電流検出モードにお
ける演弾増幅器コンパレータの入力および出力を描くグ
ラフを示す図である。 第５図は、呼出信号検出モードにおける演算増幅器コン
パレータの入力および出力を描く１組のグラフを示す図
である。 第６図は、１つのリレーコンタクトを用いｌ〔実施例を
示す回路図である。 第７Ａ図は、発信を検出するための典型的な回路パック
構成を示す概略図である。 第７Ｂ図は、この発明の原理を利用する回路パック構成
を示す図である。 図において、１０はＣ，Ｏ，またはＰＡＢＸライン、１
２はチップライン、１４はリングライン、１６は絶縁ト
ランス、１８はバランスネットワーク、２０はコープイ
ックフィルタ、２２は検出器、２４は制御リレー、２６
はパルス認識ハードウェアを示す。 特許出願人　ディー・エイ・ヴイ・アイ・ディー・シス
テムズ・インコーホレーテッ ド　　　　　　　　　　　　　　　　　　　　　　　　
　　；１（ほか２名＞　　　””’

Claims (24)

【特許請求の範囲】
1. （１）Ｃ．Ｏ．またはＰＡＢＸライン回路と電話機セッ
   トとを接続するチップ−リングインターフェイスシステ
   ムであつて、 Ａ．Ｃ．呼出信号と、順方向ループ電流と、逆方向ルー
   プ電流とから構成される着信信号のグループから選択さ
   れた、前記電話機セットの着信信号を検出する１個の単
   一検出器を備えた、チップ−リングインターフェイスシ
   ステム。
2. （２）前記単一検出器は、 入力電圧状態を発生する手段と、 予め選択された振幅、極性および持続時間のバイアス電
   圧状態を発生する手段と、 前記バイアス電圧状態とは逆極性のおよびより大きな振
   幅の入力電圧状態の存在を示す出力信号を発生するコン
   パレータと、 前記入力電圧状態および前記バイアス電圧状態を前記コ
   ンパレータへ経路指定する抵抗性分圧ネットワークと、 予め選択されたタイムシーケンスに従って前記バイアス
   電圧状態の極性を切換える手段とを含む特許請求の範囲
   第１項記載のチップ−リングインターフェイスシステム
   。
3. （３）前記入力電圧状態発生手段は、 Ａ．Ｃ．入力電圧状態を与えるＡ．Ｃ．抵抗性ネットワ
   ークと、 Ｄ．Ｃ．入力電圧状態を与えるＤ．Ｃ．抵抗性ネットワ
   ークとを含む、特許請求の範囲第２項記載のチップ−リ
   ングインターフェイスシステム。
4. （４）前記Ｃ．Ｏ．またはＰＡＢＸラインを前記単一検
   出器に容量性結合して前記Ａ．Ｃ．呼出信号を検出する
   手段と、 前記Ｃ．Ｏ．またはＰＡＢＸラインを前記検出器に直接
   結合して順方向または逆方向ループ電流を検出する手段
   と、 前記容量性結合手段と前記直接結合手段との間を選択的
   に切換える手段とをさらに備えた、特許請求の範囲第３
   項記載のチップ−リングインターフェイスシステム。
5. （５）前記コンパレータからの出力信号をサンプリング
   して前記Ｃ．Ｏ．またはＰＡＢＸライン回路に前記Ａ．
   Ｃ．呼出信号が存在するが、順方向ループ電流が存在す
   るか、または逆方向ループ電流が存在するかを判断する
   パルス認識手段をさらに備えた、特許請求の範囲第４項
   記載のチップ−リングインターフェイスシステム。
6. （６）前記パルス認識手段は、 前記入力電圧状態の振幅よりも小さい振幅を有するバイ
   アス電圧状態を与える手段と、 予め選択されたタイムシーケンスに従って前記バイアス
   電圧状態の極性を切換える手段と、前記バイアス電圧状
   態が第１の極性状態にある時間ｔ＿１および前記バイア
   ス電圧状態が第２の極性状態にある時間ｔ＿２において
   前記コンパレータの出力信号をサンプリングする手段と
   、 前記サンプリングされたコンパレータ出力を前記第１お
   よび第２のバイアス電圧極性状態と照合して前記入力電
   圧状態が前記第１のバイアス電圧極性状態とは逆極性で
   あるかまたは前記第２のバイアス電圧極性状態とは逆極
   性であるかを判断する手段とを含む、特許請求の範囲第
   ５項記載のチップ−リングインターフェイスシステム。
7. （７）前記選択的切換手段は、 前記電話機セットがオフ−フック状態にあるときにアク
   ティブにされて、前記電話機セットがオフ−フック状態
   にあるときに前記容量性結合手段から前記直接結合手段
   に切換えかつ前記電話機セットがオン−フック状態にあ
   るときに前記直接結合手段から前記容量性結合手段に切
   換えるリレーコンタクトを含む、特許請求の範囲第６項
   記載のチップ−リングインターフェイスシステム。
8. （８）前記選択的切換手段は、 前記Ｄ．Ｃ．抵抗性回路の第１の端子を前記リングライ
   ンと相互接続する１つのリレーコンタクトを含み、 これにより前記Ｃ．Ｏ．またはＰＡＢＸラインのバッテ
   リ状態は、前記電話機セットがオン−フック状態にある
   ときに検出される、特許請求の範囲第６項記載のチップ
   −リングインターフェイスシステム。
9. （９）前記選択的切換手段は、 前記Ｄ．Ｃ．抵抗性ネットワークの第１および第２の端
   子を前記チップおよびリングラインと相互接続する第１
   および第２のリレーコンタクトを含み、前記リレーコン
   タクトは、前記電話機セットがオン−フック状態にある
   ときに開かれかつ前記電話機セットがオフ−フック状態
   にあるときに閉じられ、 これにより、前記Ｃ．Ｏ．またはＰＡＢＸのバッテリ状
   態は、前記電話機セットがオン−フック状態にあるとき
   にＤ．Ｃ．抵抗性ネットワークおよび前記抵抗性分圧ネ
   ットワークから分離される、特許請求の範囲第６項記載
   のチップ−リングインターフェイスシステム。
10. （１０）前記パルス認識手段は、 前記バイアス電圧状態極性の切換および前記各極性状態
    の持続時間を制御するストローブ信号を与え、前記コン
    パレータ出力信号のサンプリングの速度を制御し、かつ
    前記サンプリングされたコンパレータ出力信号を分析し
    て、前記Ｃ．Ｏ．またはＰＡＢＸライン回路にＡ．Ｃ．
    呼出信号が存在するか、順方向ループ電流が存在するか
    、または逆方向ループ電流が存在するかを判断するマイ
    クロプロセッサを含む、特許請求の範囲第６項、第７項
    、第８項または第９項のいずれかに記載のチップ−リン
    グインターフェイスシステム。
11. （１１）前記抵抗性分圧ネットワークにおける抵抗の大
    きさは、電話機をセットがオン−フック状態にあるとき
    に前記抵抗性分圧ネットワークを介して実質的に電流を
    流さない、特許請求の範囲第８項記載のチップ−リング
    インターフェイスシステム。
12. （１２）電話機のループ回路において順方向および逆方
    向電流を識別する方法であって、前記ループ電流の方向
    を示す極性を伴なった入力電圧を発生するステップと、 前記入力電圧の振幅よりも小さい振幅を有するバイアス
    電圧を与えるステップと、 予め選択されたタイムシーケンスに従って前記バイアス
    電圧の極性を切換えるステップと、前記入力電圧を前記
    バイアス電圧と比較して前記入力電圧が前記バイアス電
    圧とは逆極性であるかどうかを示す出力信号を発生する
    ステップと、前記バイアス電圧が第１の極性状態にある
    時間ｔ＿１および前記バイアス電圧が第２の極性状態に
    ある時間ｔ＿２において前記出力信号をサンプリングす
    るステップと、 前記サンプリングされた出力信号を前記第１および第２
    のバイアス電圧極性状態と照合して前記入力電圧が前記
    第１のバイアス電圧極性状態とは逆極性であるかまたは
    前記第２のバイアス電圧極性状態とは逆極性であるかを
    判断するステップとを含む、方法。
13. （１３）Ｃ．Ｏ．またはＰＡＢＸライン回路と電話機セ
    ットとを接続するチップ−リングインターフェイスであ
    って、 入力電圧状態を発生する手段と、 予め選択された振幅値、極性および持続時間のバイアス
    電圧状態を発生する手段と、 前記バイアス電圧状態とは逆極性のおよびより大きな振
    幅の入力電圧状態の存在を示す出力信号を発生するコン
    パレータと、 前記入力電圧状態および前記バイアス電圧状態を前記コ
    ンパレータに経路指定する抵抗性分圧ネットワークと、 予め選択されたタイムシーケンスに従って前記バイアス
    電圧状態の極性を切換える手段とを備えた、チップ−リ
    ングインターフェイス。
14. （１４）前記入力電圧状態発生手段は、 Ａ．Ｃ．入力電圧状態を与えるＡ．Ｃ．抵抗性ネットワ
    ークと、 Ｄ．Ｃ．入力電圧状態を与えるＤ．Ｃ．抵抗性ネットワ
    ークとを含む、特許請求の範囲第１３項記載のチップ−
    リングインターフェイス。
15. （１５）前記Ｃ．Ｏ．またはＰＡＢＸラインを前記単一
    検出器に容量性結合してＡ．Ｃ．呼出信号を検出する手
    段と、 前記Ｃ．Ｏ．またはＰＡＢＸラインを前記検出器に直接
    結合して順方向または逆方向ループ電流を検出する手段
    と、 前記容量性結合手段と前記直接結合手段との間を選択的
    に切換える手段とをさらに備えた、特許請求の範囲第１
    ４項記載のチップ−リングインターフェイス。
16. （１６）前記コンパレータからの出力信号をサンプリン
    グして、前記Ｃ．Ｏ．またはＰＡＢＸライン回路にＡ．
    Ｃ．呼出信号が存在するか、順方向ループ電流が存在す
    るか、または逆方向ループ電流が存在するかを判断する
    パルス認識手段をさらに備えた、特許請求の範囲第１５
    項記載のチップ−リングインターフェイス。
17. （１７）前記パルス認識手段は、 前記入力電圧状態の振幅よりも小さい振幅を有するバイ
    アス電圧状態を与える手段と、 予め選択されたタイムシーケンスに従って前記バイアス
    電圧状態の極性を切換える手段と、前記バイアス電圧状
    態が第１の極性状態にある時間ｔ＿１および前記バイア
    ス電圧状態が第２の極性状態にある時間ｔ＿２において
    前記コンパレータの出力信号をサンプリングする手段と
    、 前記サンプリングされた出力信号を前記第１および第２
    のバイアス電圧極性状態と照合して前記入力電圧状態が
    前記第１のバイアス電圧状態とは逆極性であるかまたは
    前記第２のバイアス電圧状態とは逆極性であるかを判断
    する手段とを含む、特許請求の範囲第１６項記載のチッ
    プ−リングインターフェイス。
18. （１８）前記選択的切換手段は、 前記電話機セットがオフ−フック状態にあるときにアク
    ティブにされて、前記電話機セットがオフ−フック状態
    にあるときに前記容量性結合手段から前記直接結合手段
    に切換えかつ前記電話機セットがオン−フック状態にあ
    るときに前記直接結合手段から前記容量性結合手段に切
    換えるリレーコンタクトを含む、特許請求の範囲第１７
    項記載のチップ−リングインターフェイス。
19. （１９）前記選択的切換手段は、 前記Ｄ．Ｃ．抵抗性回路の第１の端子を前記リングライ
    ンと相互接続する１つのリレーコンタクトを含み、 これにより前記Ｃ．Ｏ．またはＰＡＢＸラインのバッテ
    リ状態は、前記電話機セットがオン−フック状態にある
    ときに検出される、特許請求の範囲第１７項記載のチッ
    プ−リングインターフェイス。
20. （２０）前記選択的切換手段は、 前記Ｄ．Ｃ．抵抗性ネットワークの第１および第２の端
    子を前記チップおよびリングラインと相互接続する第１
    および第２のリレーコンタクトを含み、前記リレーコン
    タクトは、前記電話機セットがオン−フック状態にある
    ときに開かれかつ前記電話機セットがオフ−フック状態
    にあるときに閉じられ、 これにより、前記Ｃ．Ｏ．またはＰＡＢＸのバッテリ状
    態は、前記電話機セットがオン−フック状態にあるとき
    にＤ．Ｃ．抵抗性ネットワークおよび前記抵抗性分圧ネ
    ットワークから分離される、特許請求の範囲第１７項記
    載のチップ−リングインターフェイス。
21. （２１）前記選択的切換手段は、前記Ｃ．Ｏ．またはＰ
    ＡＢＸラインが前記Ｃ．Ｏ．またはＰＡＢＸラインに直
    接結合されているときに前記Ｃ．Ｏ．またはＰＡＢＸラ
    インにループ電流を流し、これにより電話機セットがオ
    フ−フック状態であることを前記Ｃ．Ｏ．またはＰＡＢ
    Ｘに信号で知らせる、特許請求の範囲第１８項または第
    １９項記載のチップ−リングインターフェイス。
22. （２２）前記パルス認識手段は、 前記バイアス電圧状態極性の切換および各バイアス電圧
    極性状態の持続時間を制御するストローブ信号を与え、
    前記コンパレータ出力信号のサンプリングの速度を制御
    し、かつ前記サンプリングされたコンパレータ出力信号
    を分析して、前記Ｃ．Ｏ．またはＰＡＢＸライン回路に
    Ａ．Ｃ．呼出信号が存在するか、順方向ループ電流が存
    在するか、または逆方向ループ電流が存在するかを判断
    するマイクロプロセッサを含む、特許請求の範囲第１７
    項、第１８項、第１９項または第２０項のいずれかに記
    載のチップ−リングインターフェイス。
23. （２３）前記抵抗性分圧ネットワークにおける抵抗の大
    きさは、前記電話機セットがオン−フック状態にあると
    きに前記抵抗性分圧ネットワークを介して実質的に電流
    を流さない、特許請求の範囲第１９項記載のチップ−リ
    ングインターフェイス。
24. （２４）外部から供給された入力電圧Ｖｉの極性を判断
    する装置であって、 基準電圧Ｖｂを与える手段と、 正のＶ＿Ｒの値と負のＶ＿Ｒの値との間でＶｂの極性を
    選択的に切換える手段とを備え、前記Ｖ＿Ｒの絶対値は
    Ｖｉの絶対値よりも小さく、 ＶｉをＶｂに代数的に加算してＶｉ＋Ｖｂの代数和を形
    成する手段と、 Ｖｉ＋Ｖｂの和を受信するようにされた入力を有するコ
    ンパレータとをさらに備え、前記コンパレータは、Ｖｉ
    ＋Ｖｂの代数和が０よりも大きいときにロジック１を表
    わす出力信号Ｖ＿０を発生しかつＶｉ＋Ｖｂの代数和が
    ０よりも小さいときにロジック０を表わす出力信号Ｖ＿
    ０を発生し、Ｖｂが正のＶ＿Ｒに等しい時間ｔ＿１およ
    びＶｂが負のＶ＿Ｒに等しい時間ｔ＿２においてＶ＿０
    をサンプリングする手段と、 Ｖ＿０のサンプリングされた値をＶｂの極性と比較して
    Ｖｉの極性を決定する手段とをさらに備えた、装置。