JPS61107454A - バスロツク防止方式 - Google Patents
バスロツク防止方式Info
- Publication number
- JPS61107454A JPS61107454A JP59228515A JP22851584A JPS61107454A JP S61107454 A JPS61107454 A JP S61107454A JP 59228515 A JP59228515 A JP 59228515A JP 22851584 A JP22851584 A JP 22851584A JP S61107454 A JPS61107454 A JP S61107454A
- Authority
- JP
- Japan
- Prior art keywords
- common bus
- module
- bus
- undefined
- address data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Small-Scale Networks (AREA)
- Debugging And Monitoring (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
本発明は、複数のモジュールが接続された共通バスのロ
ック状態を防止するバスロック防止方式［発明の技術的
背景とその問題点］ 共通バスに複数のモジュール（回路）が接続されてなる
システムにおいて、共通バスを通じて所定のアドレスデ
ータが転送されると、そのアドレスに該当するモジュー
ルがアクセスされる。即ち、例えばアドレスデータを含
むメモリ命令が共通バスを通じて転送された場合、該当
するモジュールのメモリがアクセスされることになる。
ック状態を防止するバスロック防止方式［発明の技術的
背景とその問題点］ 共通バスに複数のモジュール（回路）が接続されてなる
システムにおいて、共通バスを通じて所定のアドレスデ
ータが転送されると、そのアドレスに該当するモジュー
ルがアクセスされる。即ち、例えばアドレスデータを含
むメモリ命令が共通バスを通じて転送された場合、該当
するモジュールのメモリがアクセスされることになる。
ここで、所定のモジュールから未定義領域に対するアド
レス（未定義アドレス）を含む命令が誤って共通バスに
出力された際、各モジュールはアクセスされないが、命
令を出力したモジュールにより共通バスはロックされた
状態となる。このような場合、従来ではモジュールが共
通バスに命令を出力してからの時間を計測し、一定時間
を越えて命令に対する応答信号が転送されて来ないと、
タイムアウトとして出力した命令を放棄して共通バスの
ロックを解除する。
レス（未定義アドレス）を含む命令が誤って共通バスに
出力された際、各モジュールはアクセスされないが、命
令を出力したモジュールにより共通バスはロックされた
状態となる。このような場合、従来ではモジュールが共
通バスに命令を出力してからの時間を計測し、一定時間
を越えて命令に対する応答信号が転送されて来ないと、
タイムアウトとして出力した命令を放棄して共通バスの
ロックを解除する。
しかしながら、上記のようなタイムアウト方式では、タ
イムアウトになるまでの一定時間はバスロックの状態で
あるため、共通バスの使用効率が低下する問題があった
。
イムアウトになるまでの一定時間はバスロックの状態で
あるため、共通バスの使用効率が低下する問題があった
。
［発明の目的］
本発明の目的は、複数のモジュールが接続された共通バ
スに対して、未定義アドレスが発生された際、直ちにバ
スロックを解除して、共通バスの使用効率を大幅に向上
することができるバスロック防止方式を提供することに
ある。
スに対して、未定義アドレスが発生された際、直ちにバ
スロックを解除して、共通バスの使用効率を大幅に向上
することができるバスロック防止方式を提供することに
ある。
［発明の概要］
本発明は、複数のモジュールが共通バスに接続されたシ
ステムにおいて、共通バスを通じて転送されるアドレス
データに基づいて、アクセスされる該当モジュールの有
無を判断する判断手段を備えている。この判断手段の判
断結果に応じて、アドレスデータが未定義である場合に
は、バスロック解除手段により共通バスのロックが解除
されるように構成されている。
ステムにおいて、共通バスを通じて転送されるアドレス
データに基づいて、アクセスされる該当モジュールの有
無を判断する判断手段を備えている。この判断手段の判
断結果に応じて、アドレスデータが未定義である場合に
は、バスロック解除手段により共通バスのロックが解除
されるように構成されている。
このような構成により、所定のモジュールから誤って未
定義のアドレスデータが出力された場合、そのモジュー
ルによりロックされた共通バスを直ちにロック解除する
ことが可能となる。
定義のアドレスデータが出力された場合、そのモジュー
ルによりロックされた共通バスを直ちにロック解除する
ことが可能となる。
［発明の実施例］
以下図面を参照して本発明の一実施例を説明する。第１
図は一実施例に係わるモジュールの構成を示すブロック
図であり、また第２図は第１図のモジュールを含む基本
的構成図である。第２図に示すように、共通バス１０に
対して、複数のモジュール１１〜１３が接続されており
、各モジュールはそれぞれ例えばデータ処理回路または
メモリ回路等の各種の回路からなる。
図は一実施例に係わるモジュールの構成を示すブロック
図であり、また第２図は第１図のモジュールを含む基本
的構成図である。第２図に示すように、共通バス１０に
対して、複数のモジュール１１〜１３が接続されており
、各モジュールはそれぞれ例えばデータ処理回路または
メモリ回路等の各種の回路からなる。
第１図は、例えば第２因のモジュール１１の構成を示す
。第１図において、バスインターフェース１４は共通バ
ス１０に対してデータまたは信号の授受を行なう。メモ
リマツピングユニット（ＭＭＵ）１５は、共通バス１０
により転送されるアドレスデータに対応する各モジュー
ル１１〜１３のメモリ領域及び各メモリ領域に対する動
作可能指示（例えばプ “ロテクション曙能）等を
示すテーブルメモリである。ゲートテーブル１６は、Ｍ
ＭＵ１５に記憶されたテーブルの中で、例えば各モジュ
ール１１〜１３のメモリ［の有無を判断する情報を記憶
するテーブルである。マイクロプロセッサ（ＣＰＵ）１
７は、ゲートテーブル１６から出力された判断信号Ａを
バスインターフェース１４から受信すると、この判断信
号Ａに応じて共通バス１０のロック状態を解除するため
の応答信号を発生する機能を有する。
。第１図において、バスインターフェース１４は共通バ
ス１０に対してデータまたは信号の授受を行なう。メモ
リマツピングユニット（ＭＭＵ）１５は、共通バス１０
により転送されるアドレスデータに対応する各モジュー
ル１１〜１３のメモリ領域及び各メモリ領域に対する動
作可能指示（例えばプ “ロテクション曙能）等を
示すテーブルメモリである。ゲートテーブル１６は、Ｍ
ＭＵ１５に記憶されたテーブルの中で、例えば各モジュ
ール１１〜１３のメモリ［の有無を判断する情報を記憶
するテーブルである。マイクロプロセッサ（ＣＰＵ）１
７は、ゲートテーブル１６から出力された判断信号Ａを
バスインターフェース１４から受信すると、この判断信
号Ａに応じて共通バス１０のロック状態を解除するため
の応答信号を発生する機能を有する。
上記のような構成のシステムにおいて、同実施例の動作
を説明する。先ず、第２図に示す各モジュール１１〜１
３は、共通バス１０を通じて転送されるアドレスデータ
の上位数ビットに対応するアドレス設定スイッチを備え
ており、常に共通バス１０上のアドレスとスイッチの設
定値とを比較する。この比較結果が同一である場合、該
当モジュールは共通バス１０により転送された命令を受
信することになる。
を説明する。先ず、第２図に示す各モジュール１１〜１
３は、共通バス１０を通じて転送されるアドレスデータ
の上位数ビットに対応するアドレス設定スイッチを備え
ており、常に共通バス１０上のアドレスとスイッチの設
定値とを比較する。この比較結果が同一である場合、該
当モジュールは共通バス１０により転送された命令を受
信することになる。
ここで、各モジュール１１〜１３のアドレス設定スイッ
チには設定されていない未定義のアドレスデータが、共
通バス１０に出力されたとする。各モジュール１１〜１
３は、スイッチの設定値と未定義アドレスどの比較結果
が不一致となるため、未定義アドレスに対応する命令の
受信を禁止する。このとき、第１図に示すモジュール１
１では、共通バス１０からのアドレスデータに対して、
ゲートテーブル１６はそのアドレスに対応するメモリ［
が存在するか否かを判断する。これにより、ゲートテー
ブル１６は、未定義アドレスに対応するメモリ領域が各
モジュール内のメモリには存在しないと判断し、その判
断信号Ａを出力する。
チには設定されていない未定義のアドレスデータが、共
通バス１０に出力されたとする。各モジュール１１〜１
３は、スイッチの設定値と未定義アドレスどの比較結果
が不一致となるため、未定義アドレスに対応する命令の
受信を禁止する。このとき、第１図に示すモジュール１
１では、共通バス１０からのアドレスデータに対して、
ゲートテーブル１６はそのアドレスに対応するメモリ［
が存在するか否かを判断する。これにより、ゲートテー
ブル１６は、未定義アドレスに対応するメモリ領域が各
モジュール内のメモリには存在しないと判断し、その判
断信号Ａを出力する。
ＣＰＵ１７は、バスインターフェース１４からゲートテ
ーブル１６の出力信号Ａを受信すると、未定義アドレス
データに対応する命令を取込む。さらに、ＣＰ Ｕ １
７は、ＭＭＵ１５を参照して、未定義アドレスが自身の
モジュール１１内のメモリ領域にも該当しないことを検
出する。即ち、ｃ ｐ Ｕ １７は、各モジュールのい
ずれにも該当しないアドレス（バスエラー）であると判
断し、バスサイクルを停止させるための応答信号をバス
インターフェース１４を通じて共通バス１０に出力する
。即ち、未定義アドレスデータを出力したモジュールに
より、ロックされた共通バス１０のロック解除を行なう
ための応答信号を共通バス１０に出力する。 これによ
り、未定義アドレスを含む誤った命令を出力したモジュ
ールは、共通バス１０を通じてＣＰ ＬＪ １７からの
応答信号を受信する。この応答信号が予めバスエラーを
示す信号であると定義されていることにより、誤った命
令を出力したモジュールは共通バス１０のロックを解除
することになる。
ーブル１６の出力信号Ａを受信すると、未定義アドレス
データに対応する命令を取込む。さらに、ＣＰ Ｕ １
７は、ＭＭＵ１５を参照して、未定義アドレスが自身の
モジュール１１内のメモリ領域にも該当しないことを検
出する。即ち、ｃ ｐ Ｕ １７は、各モジュールのい
ずれにも該当しないアドレス（バスエラー）であると判
断し、バスサイクルを停止させるための応答信号をバス
インターフェース１４を通じて共通バス１０に出力する
。即ち、未定義アドレスデータを出力したモジュールに
より、ロックされた共通バス１０のロック解除を行なう
ための応答信号を共通バス１０に出力する。 これによ
り、未定義アドレスを含む誤った命令を出力したモジュ
ールは、共通バス１０を通じてＣＰ ＬＪ １７からの
応答信号を受信する。この応答信号が予めバスエラーを
示す信号であると定義されていることにより、誤った命
令を出力したモジュールは共通バス１０のロックを解除
することになる。
このようにして、共通バス１０上に未定義なアドレスデ
ータが発生すると、バスロック解除園能を有するモジュ
ール１１により、そのアドレスに該当するモジュールが
存在しないことが判断される。
ータが発生すると、バスロック解除園能を有するモジュ
ール１１により、そのアドレスに該当するモジュールが
存在しないことが判断される。
この判断結果により、モジュール１１のＣＰ Ｕ １７
から共通バス１０のロックを解除するための応答信号が
出力される。これにより、共通バス１０上に未定義なア
ドレスデータが発生すると、未定義なアドレスデータを
出力したモジュールが直ちに共通バｊ゛ ス１０の
ロックを解除することになる。
から共通バス１０のロックを解除するための応答信号が
出力される。これにより、共通バス１０上に未定義なア
ドレスデータが発生すると、未定義なアドレスデータを
出力したモジュールが直ちに共通バｊ゛ ス１０の
ロックを解除することになる。
したがって、従来のタイムアウト方式のようにタイムア
ウトまでの一定時間、共通バス１０がロック状態に保持
されることはなく、直ちに共通バス１０のロック状態を
解除することができる。また、従来のタイムアウト方式
に必要なタイムアウトを検出する回路及び処理を、不要
にすることができる。
ウトまでの一定時間、共通バス１０がロック状態に保持
されることはなく、直ちに共通バス１０のロック状態を
解除することができる。また、従来のタイムアウト方式
に必要なタイムアウトを検出する回路及び処理を、不要
にすることができる。
尚、上記実施例において、ゲートテーブル１６の記憶内
容を特定アドレスに対する各モジュール１１〜１３のメ
モリ領域の有無を判断する情報としたが、これに限るこ
となく例えば特定のモジュールのメモリ領域の有無を判
断する情報でもよい。
容を特定アドレスに対する各モジュール１１〜１３のメ
モリ領域の有無を判断する情報としたが、これに限るこ
となく例えば特定のモジュールのメモリ領域の有無を判
断する情報でもよい。
［発明の効果］
以上詳述したように本発明によれば、複数のモジュール
が接続された共通バスに対して、未定義アドレスが発生
された際、直ちにバスロックを解除することができる。
が接続された共通バスに対して、未定義アドレスが発生
された際、直ちにバスロックを解除することができる。
したがって、未定義アドレスに対応する誤った命令が出
力された場合、共通バスのバスサイクルを直ちに停止で
きる。ため、共通バスの使用効率を大幅に向上すること
ができる （１ものである。
力された場合、共通バスのバスサイクルを直ちに停止で
きる。ため、共通バスの使用効率を大幅に向上すること
ができる （１ものである。
第１図は本発明の一実施例に係わるモジュールの構成を
示すブロック図、第２図は同実施例の基本構成を示すブ
ロック図である。 １０・・・共通バス、１１〜１３・・・モジュール、１
４・・・バスインターフェース、１５・・・ＭＭＵ、１
６・・・ゲートテーブル、１７・・・ｃｐｕ。 出願人代理人 弁理士 鈴 江 武 彦第１図 第２図
示すブロック図、第２図は同実施例の基本構成を示すブ
ロック図である。 １０・・・共通バス、１１〜１３・・・モジュール、１
４・・・バスインターフェース、１５・・・ＭＭＵ、１
６・・・ゲートテーブル、１７・・・ｃｐｕ。 出願人代理人 弁理士 鈴 江 武 彦第１図 第２図
Claims (1)
- 複数のモジュールに接続された共通バスと、この共通バ
スとのデータまたは信号の授受を行なうバスインターフ
ェースと、上記共通バスを通じて転送されて上記バスイ
ンターフェースで受信されたアドレスデータに基づいて
上記複数のモジュールの中でアクセスされされる該当モ
ジュールの有無を判断する判断手段と、この判断手段の
判断結果に応じて上記アドレスデータが上記複数のモジ
ュールのいずれにも該当しない未定義なアドレスデータ
である場合上記共通バスのロック状態を解除するバスロ
ック解除手段とを具備してなることを特徴とするバスロ
ック防止方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59228515A JPS61107454A (ja) | 1984-10-30 | 1984-10-30 | バスロツク防止方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59228515A JPS61107454A (ja) | 1984-10-30 | 1984-10-30 | バスロツク防止方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61107454A true JPS61107454A (ja) | 1986-05-26 |
Family
ID=16877635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59228515A Pending JPS61107454A (ja) | 1984-10-30 | 1984-10-30 | バスロツク防止方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61107454A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5776642A (en) * | 1980-10-31 | 1982-05-13 | Fujitsu Ltd | Bus monitoring circuit for microprocessor |
| JPS57106966A (en) * | 1980-12-24 | 1982-07-03 | Fujitsu Ltd | Error check system for data transmission bus |
| JPS59154700A (ja) * | 1983-02-23 | 1984-09-03 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | デ−タ処理システム |
-
1984
- 1984-10-30 JP JP59228515A patent/JPS61107454A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5776642A (en) * | 1980-10-31 | 1982-05-13 | Fujitsu Ltd | Bus monitoring circuit for microprocessor |
| JPS57106966A (en) * | 1980-12-24 | 1982-07-03 | Fujitsu Ltd | Error check system for data transmission bus |
| JPS59154700A (ja) * | 1983-02-23 | 1984-09-03 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | デ−タ処理システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4658352A (en) | Computer system with a back-up power supply | |
| US6697899B1 (en) | Bus control device allowing resources to be occupied for exclusive access | |
| GB2121218A (en) | Shared resource locking apparatus | |
| GB2070821A (en) | Memory protection | |
| EP1011047A3 (en) | Fault recovery method and storage controller in information processing apparatus | |
| JPH0758502B2 (ja) | Ｉｃカード | |
| EP1014251A1 (en) | Data processor and method of processing data | |
| KR880000859A (ko) | 마이크로 프로세서 | |
| EP0142819B1 (en) | Access control system for storage having hardware area and software area | |
| JPS61107454A (ja) | バスロツク防止方式 | |
| US6957273B2 (en) | Packet transmitting/receiving method and apparatus for computer system | |
| EP0789303A1 (en) | Memory system and a data communication system | |
| US4477871A (en) | Global operation coordination method and circuit | |
| US5493727A (en) | Electronic equipment including means for controlling reading of control programs | |
| JPH0244431A (ja) | 保護命令取出し装置 | |
| EP0192209B1 (en) | Address contention arbitrator for multi-port memories | |
| JPS6329859A (ja) | 記憶保護装置 | |
| US7340539B2 (en) | Device connected to a bus for storing information utilized to allocate priority to data stored in storage device and method for operating the device | |
| CN1231442A (zh) | 半导体集成电路的监视电路 | |
| JP2983221B2 (ja) | メモリ構成設定方法 | |
| EP0379316B1 (en) | Request cancel system | |
| JPS6035694B2 (ja) | 主記憶保護方式 | |
| JPS58208999A (ja) | メモリ装置 | |
| JPS5935221A (ja) | コンピユ−タシステムにおける異種ボ−ド判別方式 | |
| JPS63250753A (ja) | メモリアクセスチエツク方式 |