JPS61107290A - Drawing controller - Google Patents

Drawing controller

Info

Publication number
JPS61107290A
JPS61107290A JP59228512A JP22851284A JPS61107290A JP S61107290 A JPS61107290 A JP S61107290A JP 59228512 A JP59228512 A JP 59228512A JP 22851284 A JP22851284 A JP 22851284A JP S61107290 A JPS61107290 A JP S61107290A
Authority
JP
Japan
Prior art keywords
dot
mask
file
bitmap memory
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59228512A
Other languages
Japanese (ja)
Inventor
丸子 欽也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP59228512A priority Critical patent/JPS61107290A/en
Publication of JPS61107290A publication Critical patent/JPS61107290A/en
Pending legal-status Critical Current

Links

Landscapes

  • Digital Computer Display Output (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 [発明の技術分野] 本発明はビットマツプメモリの描画制御装置に関する。[Detailed description of the invention] [Technical field of invention] The present invention relates to a drawing control device for a bitmap memory.

[発明の技術的背景とその問題点] ビットマップメモリをもつ表示装置に於いて、ビットマ
ツプメモリにキャラクタのドツトフォント、及びイメー
ジデータ、を描画する際、任意の位置から任意のドツト
数だけ描画する手段が必要となる。
[Technical background of the invention and its problems] In a display device having a bitmap memory, when drawing a dot font of a character and image data in the bitmap memory, an arbitrary number of dots are drawn from an arbitrary position. A means is needed to do so.

従来では、このような描画手段を実現する際、その描画
制御を1ドツト単位で行なっており、従って描画スピー
ドが遅いという問題があった。
Conventionally, when such a drawing means is implemented, the drawing control is performed on a dot-by-dot basis, resulting in a problem that the drawing speed is slow.

そこで、上記描画制御をワードを単位に行なうことによ
り、描画スピードを大幅に上げることができる。しかし
ながら従来技術に於いては、ワード単位で描画する機能
構成とした場合、任意の位置から任意のドツト数だけ描
画することができないという欠点があった。
Therefore, by performing the above-mentioned drawing control on a word-by-word basis, the drawing speed can be significantly increased. However, in the conventional technology, when the function is configured to draw in units of words, there is a drawback that it is not possible to draw an arbitrary number of dots from an arbitrary position.

[発明の目的] 本発明は上記実情に鑑みなされたもので、ビットマツプ
メモリ上に、ワード単位をもって、任意のドツト位置か
ら任意のドツト数だけドツトイメージを描画できる描画
制御装置を提供することを目的とする。
[Object of the Invention] The present invention has been made in view of the above-mentioned circumstances, and it is an object of the present invention to provide a drawing control device that can draw a dot image by an arbitrary number of dots from an arbitrary dot position in word units on a bitmap memory. purpose.

[発明の概要] 本発明は、ビットマツプメモリの任意のドツト位置から
任意のドツト数だけ描画したいとき、マスク回路を使用
して、ワード単位でも描画できるようにしたもので、こ
れにより、描画スピードを大幅に向上できる。
[Summary of the Invention] The present invention uses a mask circuit to enable drawing in units of words when it is desired to draw an arbitrary number of dots from an arbitrary dot position in a bitmap memory, thereby increasing the drawing speed. can be significantly improved.

[発明の実施例] 以下図面を参照して本発明の一実施例を説明する。[Embodiments of the invention] An embodiment of the present invention will be described below with reference to the drawings.

第1図は本発明の一実施例を示すブロック−である。図
中、11は本装置全体をコントロールするマイクロプロ
セッサ(μP)である。12はビットマップメモリ上に
何ドツト単位でドツトイメージを描画するかを指定する
ための描画ドツト単位・指定情報となるマスクモード指
定データ(MK−Moo)をX方向のスタートフラグセ
ット信号(STA:’X方向左端のときセット)、及゛
びエンドフラグセット信号(END:X方向右端のとき
セット)によりそれぞれラッチするマスクモードファイ
ルである。このマスクモードファイル12に貯えられる
マスクモード指定データ(MK−MOD)は、′1”H
で1ピツト有効、72″Hで2ビツト有効、F″Hで1
5ビツト有効、′O″Hで16ピツト有効を示す。
FIG. 1 is a block diagram showing an embodiment of the present invention. In the figure, 11 is a microprocessor (μP) that controls the entire device. 12 is a start flag set signal (STA: This is a mask mode file that is latched by the end flag set signal (END: set when it is at the left end in the X direction) and the end flag set signal (END: set when it is at the right end in the X direction). The mask mode designation data (MK-MOD) stored in this mask mode file 12 is '1”H.
1 bit valid at 72''H, 1 bit valid at F''H
5 bits are valid, 'O''H indicates 16 bits are valid.

13は文字指定アドレス(CH−ADD)に従う1文字
24X 24ドツトの文字フォントを1スライス単位で
順次出力する文字フォントROMである。
Reference numeral 13 denotes a character font ROM that sequentially outputs a character font of 24×24 dots per character in units of slices according to a character designation address (CH-ADD).

14は文字フォントROM13より出力された文字フォ
ントデータ(CH−DOT)を貯え、シフト値(SFT
−DT)に従いO−テートシフトするバレルシフタであ
る。15はバレルシフタ14より出力される8MM書込
みデータ(BMM−WTDT)    “を二次元アド
レス(BMM−ADD)及びBMMマスク信号($CA
S・0F−00/1F〜10)に従って記憶するビット
マツプメモリ(BMM)である。
14 stores the character font data (CH-DOT) output from the character font ROM 13, and stores the shift value (SFT
-DT) is a barrel shifter that performs an O-tate shift. 15 converts the 8MM write data (BMM-WTDT) output from the barrel shifter 14 into the two-dimensional address (BMM-ADD) and the BMM mask signal ($CA
This is a bit map memory (BMM) that stores data according to the S.0F-00/1F to 10).

16は描画開始ドツト位置指定情報(DOT−AD)と
描画ドツト単位指定情報(MK−MOD)とに従うマス
ク情報(MK−DOT・OF〜00/1F〜10)を出
力するマスクレジスタである。
A mask register 16 outputs mask information (MK-DOT.OF~00/1F~10) according to the drawing start dot position designation information (DOT-AD) and the drawing dot unit designation information (MK-MOD).

17はビットマツプメモリ15をダイレクトアクセス制
御する二次元DMA装置である。18はマスクレジスタ
16より出力されるマスク情報(MK−D。
17 is a two-dimensional DMA device that directly accesses and controls the bitmap memory 15; 18 is mask information (MK-D) output from the mask register 16;

T−OF−00/I F〜10)とCAS Cカラムア
ドレスストローブ)信号($CAS)とをもとにBMM
マスク信号($CAS・OF〜00/1F〜10)を生
成するナントゲートである。
BMM based on T-OF-00/IF~10) and CAS C column address strobe) signal ($CAS)
This is a Nant gate that generates a mask signal ($CAS・OF~00/1F~10).

19はビットマツプメモリ15からの表示出力データ(
8MM−D l5P)をビットシリアルのビデオ信号と
して出力するシフトレジスタ(P−8)である。20は
文字、図形等を表示するCR7表示部である。21は描
画スタートドツトアドレス(MKD−ADD)を貯える
マスクドットファイルである。22は二次元DMA装置
17より出力されるDMAアドレス(DMA−ADD)
とマスクドットファイル21より出力される描画スター
トドツトアドレス(MKD−ADD)とを受け、その何
れか一方を描画開始ドツト位置指定情報(DOT−AD
)として選択的に出力するセレクタであり、スタートフ
ラグセット信号(STA)の有効時(フラグセット時)
に於いてマスクドットファイル21より出力される描画
スタートドツトアドレス(MKD−ADD)を選択する
19 is display output data from the bitmap memory 15 (
This is a shift register (P-8) that outputs 8MM-D15P) as a bit serial video signal. 20 is a CR7 display section that displays characters, graphics, etc. 21 is a mask dot file that stores a drawing start dot address (MKD-ADD). 22 is a DMA address (DMA-ADD) output from the two-dimensional DMA device 17
and the drawing start dot address (MKD-ADD) output from the mask dot file 21, and one of them is used as the drawing start dot position designation information (DOT-AD).
), and when the start flag set signal (STA) is valid (when the flag is set)
At this point, the drawing start dot address (MKD-ADD) output from the mask dot file 21 is selected.

第2図乃至第5図はそれぞれ上記実施例の動作を説明す
るためのもので、第2図は一例として、文字フォントR
OM 13より出力された文字(大)を4ビツトシフト
してビットマツプメモリ15に描画する際の文字フォン
トを示す動作説明図、第3図は上記描画時に於けるマス
ク情報とシフト値との関係を示す図、第4図(a)、(
b)はそれぞれ同描画時に於けるマスクレジスタ16の
内容を示す図、第5図は同描画時に於けるマスクモード
ファイル12及びマスクドットファイル21のデータセ
ット例を示す図である。
2 to 5 are for explaining the operation of the above embodiment, and FIG. 2 shows an example of character font R.
An operation explanatory diagram showing the character font when the character (large) output from the OM 13 is shifted by 4 bits and drawn on the bitmap memory 15. Figure 3 shows the relationship between the mask information and the shift value at the time of drawing. Figure 4(a), (
b) is a diagram showing the contents of the mask register 16 at the time of the same drawing, and FIG. 5 is a diagram showing an example of the data set of the mask mode file 12 and the mask dot file 21 at the time of the same drawing.

ここで、上記第1図乃至第5図を参照して一実施例の動
作を説明する。ここでは、第2図に示すように、文字フ
ォントROM13より出力された「大」の文字フォント
(24X24ドツト)を4ピツトシフトしてビットマツ
プメモリ15に描画する場合を例にとる。
Here, the operation of one embodiment will be explained with reference to the above-mentioned FIGS. 1 to 5. Here, as shown in FIG. 2, a case will be taken as an example in which a "large" character font (24×24 dots) output from the character font ROM 13 is shifted by 4 pits and drawn in the bitmap memory 15.

先ず、マイクロプロセッサ11は、二次元DMA装置1
7のソース側に、表示出力対象となる「大」の文字を指
定するアドレス(CH−ADD)を発生するためのパラ
メータをセットする。次に、ディストネーション側とな
るビットマツプメモリ15に描画するための8MMアド
レス(BMM−ADD)、及びDMAアドレス(DMA
−ADD :ここでは4ビツト目から描画させるための
アドレス)のパラメータをセットする。又、バレルシフ
タ14へのシフトl! (SFT−DT :ここでは「
4」)を発生するパラメータをセットする。
First, the microprocessor 11 operates as a two-dimensional DMA device 1.
Parameters for generating an address (CH-ADD) specifying a "large" character to be displayed and output are set on the source side of No. 7. Next, an 8MM address (BMM-ADD) and a DMA address (DMA
-ADD: Here, the parameter (address for drawing from the 4th bit) is set. Also, shift l to barrel shifter 14! (SFT-DT: Here “
4)).

1      次に、マスクモードファイル12に、描
画ドツト単位指定情報(MK−MOD)をセットする。
1 Next, the drawing dot unit designation information (MK-MOD) is set in the mask mode file 12.

ここでは、第5図に示す如く、マスクモードラ1イル1
2の01番地に、16ビツト有効とする描画ドツト単位
指定情報(MK−MOD−“O”H)をセットし、同フ
ァイルの02番地に、8ビツト有効とする描画ドツト単
位指定情報(MK−MOD−8”H)をセットする。こ
こで上記マスクモードファイル12の01番地は、X方
向のスタートフラグセット信号(STA)がセットされ
たとき(X方向右端のときセット)、又、同02番地は
、エンドフラグセット信号(END)がセットされたと
きくX方向右端のときセット)、それぞれアクセスされ
る。
Here, as shown in FIG.
Set the drawing dot unit specification information (MK-MOD-“O”H) that makes 16 bits valid at address 01 of 2, and set the drawing dot unit specification information that makes 8 bits valid at address 02 of the same file (MK-MOD-“O”H). MOD-8"H).Here, address 01 of the mask mode file 12 is set when the start flag set signal (STA) in the X direction is set (set at the right end in the X direction), and address 02 of the mask mode file 12 is set. The address is accessed when the end flag set signal (END) is set (set when the end flag is set at the right end in the X direction).

又、マスクドットファイル21の01番地には、何ドツ
ト目から描画を開始するかを指示する描画スタートドツ
トアドレス(MKD−ADD ;ここでは1ワードの4
番目から描画の指示をするために、“04”n)がセッ
トされる。
Additionally, address 01 of the mask dot file 21 contains a drawing start dot address (MKD-ADD; here, 4 of 1 word) that indicates from which dot drawing should start.
"04"n) is set to instruct drawing from the number.

このように、上記各パラメータをセットした後、ユカえ
。MA1i1171Cユ、−88カ19,6.□21・
□図及び第3図に示すように、先ず、「大」の文字の左
16ピツトがバレルシフタ14によりシフトされる。そ
してこのデータが、ビットマツプメモリ15内の第3図
に示すマスク情報(MK−DOT・OF 〜00.MK
−DOT−IF〜10)にJ:り有効となったピット位
置(■)に描画される。即ち、この際は、第5図に示す
マスクモードファイル12、及びマスクドットファイル
21の01番地がアクセスされ、これがマスクレジスタ
16のアドレスとなって、第4図(a)に示すマスクテ
ーブルの04番地の内容(※1)が出力され、この、“
OB″H−OO”H、”IF”H〜 “10″Hの各ビットを有効とするビットマスク情1 
(MK−DOT−OF〜00/1 F〜10)の内容と
CAS信号($CAS>とにより生成されたBMM’?
スク信号($CAS・OF〜Oo/1F〜10)によっ
て、第3図に示すようなビットマツプメモリ15の書込
みデータ(BMM−WTDT)に対するマスク制御が行
われる。
In this way, after setting each of the above parameters, Yukae. MA1i1171C Yu, -88ka19,6. □21・
As shown in □ and FIG. 3, first, the 16 pits to the left of the character "large" are shifted by the barrel shifter 14. This data is then stored as mask information (MK-DOT・OF ~00.MK
-DOT-IF~10) J: is drawn at the valid pit position (■). That is, in this case, address 01 of the mask mode file 12 and mask dot file 21 shown in FIG. The contents of the address (*1) are output, and this “
Bit mask information 1 that enables each bit of OB"H-OO"H, "IF"H to "10"H
BMM'? generated from the contents of (MK-DOT-OF~00/1 F~10) and the CAS signal ($CAS>)?
The write data (BMM-WTDT) of the bit map memory 15 as shown in FIG. 3 is masked by mask signals ($CAS.OF to Oo/1F to 10).

次の1ワードは、「大」の文字の右側8ビツトがバレル
シフタ14により4ビツトシフトされる。
In the next word, the eight bits to the right of the character "large" are shifted by four bits by the barrel shifter 14.

そしてこのデータが、ビットマツプメモリ15内の第3
図に示すマスク情報(MK−DOT・OF〜00、MK
−DOT−I F 〜10) により有効となったビッ
ト位置(■)に描画される。即ち、この際は、エンドフ
ラグセット信号(END)により、第5図に示すマスク
モードファイル12、及びマスクドットファイル21の
02番地がアクセスされるが、この際はセレクタ22が
スタートフラグセット信号(STA)を受けていないの
で、マスクドットファイル21より出力される描画スタ
ートドツトアドレス(MKD−ADD)に代わって二次
元DMA装置17からのアドレスDMAアドレス(DM
A−ADD)を選択しており、これがマスクレジスタ1
6のアドレスとなって、第4図(b)に示すマスクテー
ブルの14番地の内容(※2)が出力され、この、jl
 B ” H−14”Hピットな有効とするビットマス
ク情報(MK−DOT−OF〜00/IF〜10)の内
容とCAS信号($CAs)とにより生成されたBMM
マスク信号($CAS−oF〜00/1F〜10)によ
って、第3図に示すようなビットマップメモリ15の書
込みデータ(BMM−WTDT)に対するマスク制御が
行われφ。
This data is stored in the third bitmap memory 15.
Mask information shown in the figure (MK-DOT・OF~00, MK
-DOT-IF~10) is drawn at the bit position (■) that has become valid. That is, at this time, address 02 of the mask mode file 12 and mask dot file 21 shown in FIG. Since the drawing start dot address (MKD-ADD) output from the mask dot file 21 is not received, the address DMA address (DM
A-ADD) is selected, and this is mask register 1.
6, the contents (*2) of address 14 of the mask table shown in Figure 4(b) are output, and this jl
BMM generated from the contents of bit mask information (MK-DOT-OF~00/IF~10) and CAS signal ($CAs) to enable B ” H-14” H pit.
The mask signal ($CAS-oF~00/1F~10) performs mask control on the write data (BMM-WTDT) of the bitmap memory 15 as shown in FIG. 3.

このようにして、ビットマツプメモリ15のX方向に対
する書込みが終了すると、二次元DMA装置11はY方
向アドレスをインクリメントし、次のラスタ(スライス
ライン)のX方向の描画制御を上記同様にして行なう。
When the writing in the X direction of the bitmap memory 15 is completed in this way, the two-dimensional DMA device 11 increments the Y direction address and controls the drawing of the next raster (slice line) in the X direction in the same manner as described above. .

このような描画処理が順次行われ、24ラスタ分の描画
を行なうことによって1文字の描画処理を終了する。
Such drawing processing is performed sequentially, and the drawing processing for one character is completed by drawing 24 rasters.

上述の如く、1回のデータ転送により、一度マスク情報
をセットすることにより、ビットマツプメモリの任意の
ドツト位置から任意のドツト数だけ描画したい際に、そ
の描画スピードを大幅に向上できる。
As described above, by setting the mask information once through one data transfer, when it is desired to draw an arbitrary number of dots from an arbitrary dot position in the bitmap memory, the drawing speed can be greatly improved.

[発明の効果] 以上詳記したように本発明の描画制御装置によれば、ビ
ットマツプメモリに書込まれるイメージ情報を貯えロー
テートシフトするバレルシフタと、このバレルシフタの
ドツトシフト値を指定する手段と、前記ビットマツプメ
モリをアクセス制御する二次元DMA装置と、前記バレ
ルシフタに貯えられたイメージ情報の前記ビットマツプ
メモリへの描画開始位置を指定するマスクドットファイ
ル、及び前記描画のドツト単位を指定するマスクモード
ファイルと、このマスクドットファイル、及びマスクモ
ードファイルの内容をもとに前記ビットマツプメモリへ
の書込み情報にドツト単位でマス  ゛りをかけるマス
ク回路とを有し、前記ビットマツプメモリ上の前記マス
クドットファイルで指定された任意のドツト位置より前
記マスクモードファイルで指定された任意のドツト数単
位をもってイメージ情報を描画する構成としたことによ
り、ビットマツプメモリの任意のドツト位置から任意の
ドツト数だけ描画したいとき、マスク回路を用いて、描
画をワード単位で高速に行なうことができ、描画スピー
ドを大幅に向上できる。
[Effects of the Invention] As described in detail above, the drawing control device of the present invention includes a barrel shifter for storing and rotating image information written in a bitmap memory, a means for specifying a dot shift value of the barrel shifter, and a means for specifying a dot shift value of the barrel shifter; A two-dimensional DMA device that controls access to a bitmap memory, a mask dot file that specifies a starting position for drawing image information stored in the barrel shifter into the bitmap memory, and a mask mode file that specifies dot units for the drawing. and a mask circuit that masks the information written to the bitmap memory in units of dots based on the contents of the mask dot file and the mask mode file. By configuring the image information to be drawn from any dot position specified in the file in units of any number of dots specified in the mask mode file, any number of dots can be drawn from any dot position in the bitmap memory. When desired, the mask circuit can be used to perform high-speed drawing on a word-by-word basis, greatly increasing the drawing speed.

【図面の簡単な説明】[Brief explanation of drawings]

;1 第1図は本発明の一実施例を示すブロック図、    
1第2図乃至第5図はそれぞれ上記実施例の動作を説明
するためのもので、第2図は文字フォントR0Mより出
力された文字を4ピツトシフトしてビットマツプメモリ
に描画する際の文字フォントを示す図、第3図は上記描
画時に於けるマスク情報とシフト値との関係を示す図、
第4図(a)。 (b)はそれぞれ同描画時に於けるマスクレジスタの内
容を示す図、第5因ぼ同描画時に於けるマスクモードフ
ァイル及びマスクドットファイルのデータセット例を示
す図である。 11・・・マイクロプロセッサ(μp)、12・・・マ
スクモードファイル、13・・・文字フォントROM、
14・・・バレルシフタ、15・・・ビットマツプメモ
リ(BMM)、16・・・マスクレジスタ、17・・・
二次元DMA装置、18・・・ナントゲート、19・・
・シフトレジスタ、20・・・CR7表示部、21・・
・マスクドットファイル、22・・・セレクタ、STA
・・・スタートフラグセット信号、END・・・エンド
フラグセット信号、MK−MOD・・・マスクモード指
定データ、CH−DOT・・・文字フォントデータ、B
 M M −W T D T−・・8MM書込みデータ
、CH−ADD・・・文字指定アドレス、BMM−AD
D・・・8MMアドレス、MK−DOT・0F〜00/
I F〜10・・・マスク情報、$CAS・・・カラム
アドレスストローブ信号、$CAS−OF〜00/I 
F〜10・・・BMMマスク信号、BMM−DISP・
・・表示出力データ。 出願人代理人 弁理士 鈴江武彦 第1図 第2図 第4図 第5図 マス2モード1ス2ドット
;1 FIG. 1 is a block diagram showing an embodiment of the present invention;
1. Figures 2 to 5 are for explaining the operation of the above embodiment, respectively. Figure 2 shows the character font when the characters output from the character font R0M are shifted by 4 points and drawn in the bitmap memory. FIG. 3 is a diagram showing the relationship between mask information and shift values at the time of drawing,
Figure 4(a). (b) is a diagram showing the contents of the mask register at the time of the same drawing, and the fifth figure is a diagram showing an example of the data set of the mask mode file and the mask dot file at the time of the same drawing. 11...Microprocessor (μp), 12...Mask mode file, 13...Character font ROM,
14...Barrel shifter, 15...Bit map memory (BMM), 16...Mask register, 17...
Two-dimensional DMA device, 18... Nantes Gate, 19...
・Shift register, 20...CR7 display section, 21...
・Mask dot file, 22...Selector, STA
...Start flag set signal, END...End flag set signal, MK-MOD...Mask mode specification data, CH-DOT...Character font data, B
M M -W T D T-...8MM write data, CH-ADD...Character specification address, BMM-AD
D...8MM address, MK-DOT・0F~00/
IF~10...Mask information, $CAS...Column address strobe signal, $CAS-OF~00/I
F~10...BMM mask signal, BMM-DISP・
...Display output data. Applicant's representative Patent attorney Takehiko Suzue Figure 1 Figure 2 Figure 4 Figure 5 Square 2 mode 1 square 2 dots

Claims (1)

【特許請求の範囲】[Claims] ビットマップメモリと、このビットマップメモリに書込
まれるイメージ情報を貯えローテートシフトするバレル
シフタと、このバレルシフタのドットシフト値を指定す
る手段と、前記ビットマップメモリをアクセス制御する
二次元DMA装置と、前記バレルシフタに貯えられたイ
メージ情報の前記ビットマップメモリへの描画開始位置
を指定するマスクドットファイル、及び前記描画のドッ
ト単位を指定するマスクモードファイルと、このマスク
ドットファイル、及びマスクモードファイルの内容をも
とに前記ビットマップメモリへの書込み情報にドット単
位でマスクをかけるマスク回路とを有し、前記ビットマ
ップメモリ上の前記マスクドットファイルで指定された
任意のドット位置より前記マスクモードファイルで指定
された任意のドット数単位をもってイメージ情報を描画
する描画制御装置。
a bitmap memory; a barrel shifter for storing and rotating image information written in the bitmap memory; means for specifying a dot shift value of the barrel shifter; a two-dimensional DMA device for controlling access to the bitmap memory; A mask dot file that specifies the drawing start position of the image information stored in the barrel shifter in the bitmap memory, a mask mode file that specifies the dot unit of the drawing, and the contents of the mask dot file and the mask mode file. It also has a mask circuit that masks information written to the bitmap memory in units of dots, and the information specified by the mask mode file starts from any dot position specified by the mask dot file on the bitmap memory. A drawing control device that draws image information in arbitrary dot units.
JP59228512A 1984-10-30 1984-10-30 Drawing controller Pending JPS61107290A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59228512A JPS61107290A (en) 1984-10-30 1984-10-30 Drawing controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59228512A JPS61107290A (en) 1984-10-30 1984-10-30 Drawing controller

Publications (1)

Publication Number Publication Date
JPS61107290A true JPS61107290A (en) 1986-05-26

Family

ID=16877588

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59228512A Pending JPS61107290A (en) 1984-10-30 1984-10-30 Drawing controller

Country Status (1)

Country Link
JP (1) JPS61107290A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63199393A (en) * 1987-02-16 1988-08-17 株式会社日立製作所 Information processor
JPH07152362A (en) * 1993-11-26 1995-06-16 Nec Corp Dot display processor
JP2008054249A (en) * 2006-08-28 2008-03-06 Matsushita Electric Works Ltd Bass-reflex speaker unit with draining function

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5952292A (en) * 1982-09-20 1984-03-26 株式会社東芝 Video ram writing controller
JPS5952290A (en) * 1982-09-20 1984-03-26 株式会社東芝 Video ram writing controller
JPS5952291A (en) * 1982-09-20 1984-03-26 株式会社東芝 Video ram writing controller

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5952292A (en) * 1982-09-20 1984-03-26 株式会社東芝 Video ram writing controller
JPS5952290A (en) * 1982-09-20 1984-03-26 株式会社東芝 Video ram writing controller
JPS5952291A (en) * 1982-09-20 1984-03-26 株式会社東芝 Video ram writing controller

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63199393A (en) * 1987-02-16 1988-08-17 株式会社日立製作所 Information processor
JPH07152362A (en) * 1993-11-26 1995-06-16 Nec Corp Dot display processor
JP2008054249A (en) * 2006-08-28 2008-03-06 Matsushita Electric Works Ltd Bass-reflex speaker unit with draining function

Similar Documents

Publication Publication Date Title
US4860218A (en) Display with windowing capability by addressing
JPS61254980A (en) Character front transmission control system
JP3477666B2 (en) Image display control device
JPS63163889A (en) Image processor
US5742298A (en) 64 bit wide video front cache
JPS61107290A (en) Drawing controller
JPS60172085A (en) Graphic processor
JPS599063B2 (en) display device
JPS60135995A (en) Color code conversion memory
JPS63304365A (en) Text data editing/output system for multi-media editing/ output device
JP2626769B2 (en) Output control device and method
JP2709474B2 (en) Character / pattern information display
JPS63132282A (en) Split character display control system
JPS5991486A (en) Display unit
JPS58202489A (en) Display unit
JPS62206587A (en) Character display unit
JPS5981687A (en) Display
JPS63262687A (en) Window control
JPS63132280A (en) Image memory writing control circuit
JPS61137192A (en) Memory writing system
JPS6011891A (en) Display control system
JPS6242189A (en) Pattern writing apparatus
JPS62145280A (en) Display modification control system for bit map display
JPS6346431B2 (en)
JPH0418686A (en) Picture processing method