JP2709474B2 - Character / pattern information display - Google Patents
Character / pattern information displayInfo
- Publication number
- JP2709474B2 JP2709474B2 JP63119383A JP11938388A JP2709474B2 JP 2709474 B2 JP2709474 B2 JP 2709474B2 JP 63119383 A JP63119383 A JP 63119383A JP 11938388 A JP11938388 A JP 11938388A JP 2709474 B2 JP2709474 B2 JP 2709474B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- pattern information
- attribute
- character
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 (産業上の利用分野) 本発明は文字放送やキャプテインなどの文字・パター
ン情報をディスプレイなどに表示する文字・パターン情
報表示装置に関する。Description: TECHNICAL FIELD The present invention relates to a character / pattern information display device for displaying character / pattern information such as teletext or captain on a display or the like.
(従来の技術) 近年、文字放送等の文字・パターン情報装置にテレビ
放送画面と文字・パターン情報画面を同時に表示した
り、一画面の中に多くの文字・パターン情報を表示する
多画面表示を実現するために文字・パターン情報の縮小
表示が必要になってきている。(Prior Art) In recent years, a TV / broadcast screen and a character / pattern information screen are simultaneously displayed on a character / pattern information device such as a teletext or a multi-screen display for displaying a large number of character / pattern information in one screen. In order to realize this, reduced display of character / pattern information is required.
第3図は従来の文字・パターン情報表示装置のブロッ
ク構成図、第4図は従来の4ドット・4ラインのブロッ
ク着色例である。第3図において、1はパターン情報を
格納するYメモリ、2はアトリビュート情報を格納する
アトリビュートメモリ(以下、ATRメモリという)、3
はYメモリ1の4ドット・4ライン毎の情報を処理する
4ドット・4ライン処理部、4は表示制御部、5は表示
信号である。FIG. 3 is a block diagram of a conventional character / pattern information display device, and FIG. 4 is an example of a conventional 4-dot / 4-line block coloring. In FIG. 3, 1 is a Y memory for storing pattern information, 2 is an attribute memory (hereinafter referred to as ATR memory) for storing attribute information, 3
Is a 4-dot / 4-line processing unit that processes information for each 4-dot / 4-line of the Y memory 1, 4 is a display control unit, and 5 is a display signal.
次に上記従来例の動作について、8色2階調表示の文
字放送レベルAを例にとり前景色(以下、FGという)に
関して第3図及び第4図を参照して説明する。第4図の
a0〜a7はYメモリ1の内容であり、b0〜b7はATRメモリ
2内のFG情報の内容を示している。ここでa0〜a7が全て
“1"とすると、a0〜a3はb3,b2,b1,b0の値で与えられる
色となる。またa4〜a7はb7,b6,b5,b4の値で与えられる
色となる。すなわち、a0〜a7の8ドット表示するのにb0
〜b7の8ビットのFG情報が必要となる。そこでYメモリ
1バイト(8ビット)とFG情報1バイト(8ビット)を
1サイクルとして処理する。FG情報は垂直方向4ライン
毎に更新される。Next, the operation of the above-described conventional example will be described with reference to FIGS. 3 and 4 regarding the foreground color (hereinafter, referred to as FG), taking as an example a text broadcast level A of eight colors and two gradations. In FIG.
a 0 ~a 7 are the contents of the Y memory 1, b 0 ~b 7 shows the content of FG information in ATR memory 2. Here When a 0 ~a 7 are all "1", a 0 ~a 3 is the color given by the value of b 3, b 2, b 1 , b 0. Also a 4 ~a 7 is the color given by the value of b 7, b 6, b 5 , b 4. In other words, b 0 for 8-dot display of a 0 ~a 7
8 bits of FG information ~b 7 is required. Therefore, one byte (8 bits) of Y memory and one byte (8 bits) of FG information are processed as one cycle. The FG information is updated every four lines in the vertical direction.
(発明が解決しようとする課題) しかしながら、上記従来の文字・パターン情報表示装
置では、2ドット・2ライン毎の着色指定ができないの
で、縮小表示を行った場合、例えば、Yメモリを水平方
向に1ドット毎、垂直方向に1ライン毎に間引いて、書
込み画像を1/4に縮小すると、8ビットのパターン情報
に8ビットのFG情報しか読み出せないので、本来4色必
要なところが2色となって、パターンとアトリビュート
が一致しないという問題があった。(Problems to be Solved by the Invention) However, in the above-described conventional character / pattern information display device, it is not possible to specify coloring for every two dots and two lines. If the written image is reduced to 1/4 by thinning out every dot and every line in the vertical direction, only 8 bits of FG information can be read out of 8 bits of pattern information. As a result, there is a problem that the pattern and the attribute do not match.
本発明はこのような従来の問題を解決するものであ
り、縮小表示を行なった場合でもパターンとアトリビュ
ートが一致する文字・パターン情報表示装置を提供する
ことを目的するものである。An object of the present invention is to solve such a conventional problem, and an object of the present invention is to provide a character / pattern information display device in which a pattern and an attribute match even when reduced display is performed.
(課題を解決するための手段) 本発明は上記目的を達成するために、アトリビュート
増設メモリと2ドット・2ライン処理部とを備えたもの
である。(Means for Solving the Problems) In order to achieve the above object, the present invention includes an attribute additional memory and a 2-dot / 2-line processing unit.
(作 用) 本発明は上記のような構成により、8ビットのパター
ン情報に16ビットのFG情報を対応させることで2ドット
・2ライン毎にアトリビュート制御が可能となり、パタ
ーンとアトリビュートがずれない縮小表示時のアトリビ
ュート制御ができることとなる。(Operation) The present invention makes it possible to control attributes every two dots and two lines by associating 16-bit FG information with 8-bit pattern information by the above-described configuration, and to reduce the pattern and attribute without deviation. Attribute control during display can be performed.
(実施例) 第1図は本発明の一実施例における文字・パターン情
報表示装置のブロック構成図、第2図は本発明の2ドッ
ト・2ラインのブロック着色例である。第1図におい
て、1はYメモリ、2はATRメモリ、4は表示制御部、
5は表示信号であり、1,2,4,5は第3図の従来例と同で
ある。6は着色単位を小さくしたために増加するATR増
設メモリ、7はYメモリ1から1回のアクセスで読み出
した8ビットのパターン情報と、このパターン情報に対
応させてATRメモリ2及びATR増設メモリ6から読み出し
た16ビット単位のアトリビュート情報とを2ドット・2
ライン毎に処理する2ドット・2ライン処理部である。(Embodiment) FIG. 1 is a block diagram of a character / pattern information display device according to an embodiment of the present invention, and FIG. 2 is a block coloring example of 2 dots / 2 lines of the present invention. In FIG. 1, 1 is a Y memory, 2 is an ATR memory, 4 is a display control unit,
Reference numeral 5 denotes a display signal, and 1, 2, 4, and 5 are the same as those in the conventional example shown in FIG. Reference numeral 6 denotes an ATR additional memory which increases because the coloring unit is reduced, and 7 denotes 8-bit pattern information read out from the Y memory 1 in one access and the ATR memory 2 and the ATR additional memory 6 corresponding to the pattern information. The read 16-bit unit attribute information is 2 dots / 2
This is a 2-dot / 2-line processing unit that processes each line.
次に上記実施例の動作を8色2階調表示の文字放送レ
ベルAを例にとり説明する。第2図において、a0〜a7は
Yメモリの内容であり、ここでa0〜a7は本来の情報であ
るa0〜a15を間引いたものである。b0〜b15はATRメモリ
の中のFG情報の内容を示している。ここでa0〜a7が全て
“1"とするとa0,a1はb3,b2,b1,b0、a2,a3はb7,b6,b5,
b4、a4,a5はb11,b10,b3,b8、a6,a7はb15,b14,b13,b12で
各々与えられる色となる。すなわち、a0〜a7の8ドット
を表示するのにb0〜b15の16ビットのFG情報が必要な
る。そこでYメモリ1バイト(8ビット)とFG情報1ワ
ード(16ビット)を1サイクルとして処理する。FG情報
は垂直方向2ライン毎に更新される。またFG以外のアト
リビュートに関しても同様である。Next, the operation of the above embodiment will be described with reference to an example of a text broadcasting level A of eight colors and two gradations. In Figure 2, a 0 ~a 7 are the contents of the Y memory, where a 0 ~a 7 is one that is obtained by reducing the a 0 ~a 15 which is the original information. b 0 ~b 15 shows the content of FG information in the ATR memory. Here, if a 0 to a 7 are all “1”, a 0 , a 1 is b 3 , b 2 , b 1 , b 0 , a 2 , a 3 is b 7 , b 6 , b 5 ,
b 4 , a 4 , a 5 are colors given by b 11 , b 10 , b 3 , b 8 , a 6 , a 7 are given by b 15 , b 14 , b 13 , b 12 respectively. That is, 16 bits of FG information b 0 ~b 15 to display the 8 dots of a 0 ~a 7 is required. Therefore, one byte (8 bits) of Y memory and one word (16 bits) of FG information are processed as one cycle. The FG information is updated every two lines in the vertical direction. The same applies to attributes other than FG.
このように上記実施例によれば、アトリビュート増設
メモリとアトリビュートデータをワード処理する2ドッ
ト・2ライン処理部を設けることにより、使用メモリの
アクセスタイムを変更することなく、2ドット毎にアト
リビュート処理できる。As described above, according to the above-described embodiment, by providing the attribute extension memory and the 2-dot / 2-line processing unit for word-processing the attribute data, the attribute processing can be performed every two dots without changing the access time of the used memory. .
(発明の効果) 本発明は上記実施例より明らかなように、ATR増設メ
モリと2ドット・2ライン処理部を設けることにより、
パターンとアトリビュートの位置が一致した縮小表示時
のアトリビュート制御が実現できるという効果を有す
る。(Effects of the Invention) As is clear from the above embodiment, the present invention provides an ATR additional memory and a 2-dot / 2-line processing unit,
There is an effect that attribute control at the time of reduced display in which the positions of the pattern and the attribute match can be realized.
第1図は本発明の一実施例における文字・パターン情報
表示装置のブロック構成図、第2図は2ドット・2ライ
ンの着色例、第3図は従来の文字・パターン情報表示装
置のブロック構成図、第4図は4ドット・4ラインのブ
ロック着色例である。 1……Yメモリ、2……ATRメモリ、 3……4ドット・4ライン処理部、 4……表示制御部、5……表示信号、 6……ATR増設メモリ、7……2ドット・2ライン処理
部。FIG. 1 is a block diagram of a character / pattern information display device according to an embodiment of the present invention. FIG. 2 is a coloring example of 2 dots / 2 lines. FIG. 3 is a block diagram of a conventional character / pattern information display device. FIG. 4 shows an example of block coloring of 4 dots and 4 lines. 1 ... Y memory, 2 ... ATR memory, 3 ... 4 dots / 4 lines processing unit, 4 ... Display control unit, 5 ... Display signal, 6 ... ATR expansion memory, 7 ... 2 dots / 2 Line processing unit.
Claims (1)
と、 文字・パターン情報の縮小表示時或いは多画面表示時の
アトリビュート制御における前景色,背景色,フラッシ
ング制御,コンシール制御用のアトリビュート増設メモ
リと、 前記Yメモリから1回のアクセスで読み出した8ビット
の前記パターン情報と、該パターン情報に対応させて前
記アトリビュートメモリ及び前記アトリビュート増設メ
モリから読み出した16ビット単位の前記アトリビュート
情報とを2ドット・2ライン毎に処理する2ドット・2
ライン処理部と を備えた文字・パターン情報表示装置。1. A Y memory for storing pattern information, an attribute memory for storing attribute information, and a foreground color, a background color, a flushing control, and a concealment in attribute control at the time of reduced display of character / pattern information or multi-screen display. An attribute extension memory for control, the 8-bit pattern information read from the Y memory in one access, and the 16-bit unit read from the attribute memory and the attribute extension memory corresponding to the pattern information. Attribute information is processed every 2 dots / 2 lines 2 dots / 2
A character / pattern information display device comprising: a line processing unit;
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63119383A JP2709474B2 (en) | 1988-05-18 | 1988-05-18 | Character / pattern information display |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63119383A JP2709474B2 (en) | 1988-05-18 | 1988-05-18 | Character / pattern information display |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01290390A JPH01290390A (en) | 1989-11-22 |
JP2709474B2 true JP2709474B2 (en) | 1998-02-04 |
Family
ID=14760150
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63119383A Expired - Lifetime JP2709474B2 (en) | 1988-05-18 | 1988-05-18 | Character / pattern information display |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2709474B2 (en) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62231577A (en) * | 1986-03-31 | 1987-10-12 | Victor Co Of Japan Ltd | Teletext receiver |
-
1988
- 1988-05-18 JP JP63119383A patent/JP2709474B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH01290390A (en) | 1989-11-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0071744B1 (en) | Method for operating a computing system to write text characters onto a graphics display | |
KR100295712B1 (en) | Computer Display System Controller | |
US5345554A (en) | Visual frame buffer architecture | |
EP0071725A2 (en) | Method for scrolling text and graphic data in selected windows of a graphic display | |
US4262302A (en) | Video display processor having an integral composite video generator | |
EP0673012A2 (en) | Controller for a display with multiple common lines for each pixel | |
JPS5830792A (en) | Green area controller for cathode ray tube screen | |
EP0349145B1 (en) | Flat panel display attribute generator | |
JP2709474B2 (en) | Character / pattern information display | |
US4849748A (en) | Display control apparatus with improved attribute function | |
EP0400990B2 (en) | Apparatus for superimposing character patterns in accordance with dot-matrix on video signals | |
JPH0782315B2 (en) | Image processing device | |
KR840002410B1 (en) | C.r.t.display system | |
AU679320B2 (en) | Computer display system controller | |
JPH04301886A (en) | Display control circuit | |
JP2800247B2 (en) | Image display device | |
JP2956774B2 (en) | Character display device | |
KR100207453B1 (en) | Apparatus for on screen displaying put on the edge osd character | |
JPH10149358A (en) | Character display device and recording medium | |
JPS63141462A (en) | Scan converter | |
JPH08328811A (en) | Device and method for vram control of graphic display circuit | |
JPH07274086A (en) | Display controller | |
EP0272006A2 (en) | Display controller for data processing apparatuses | |
JPH0327915B2 (en) | ||
JPS63132282A (en) | Split character display control system |