JPS609887Y2 - 文字読取装置における前処理回路 - Google Patents

Description

【考案の詳細な説明】 撮像装置から得られるビデオ信号を２値化し、２値化た
読取データを圧縮してメモリに記憶する文字読取装置に
おける前処理回路に関する。

近年、文字読取装置の分野においては、小型化、低価格
化を遠戚するため、文字情報を少なくする情報処理手法
が種々検討されて来ている。

この考案は、読取データを圧縮する前処理回路のひとつ
を提供する。

以下この考案の一実施例を図面により説明する。

第１図はこの考案による前処理回路を含んだ文字読取装
置の構成を示しており、まずこの図によって全体の構成
及び概略の動作説明を行なう、、′１は文字２を印した
用紙、３は光学系、４は自己走査型イメージセンサで、
該イメージセンサ４は、横方向（水平走査方向）に１２
個、縦方向にあ個の読取用光電変換素子を有する。

すなわち、該素子は、行数が３＆列数が１２のマトリッ
クス状に配列されている。

５は光電変換されたビデオ信号を２値信号に変換するＡ
／Ｄ変換回路、６は該２値化された信号の出力を制御す
るゲート回路、７は全体制御を司どる制御回路、２０は
１水平走査ライン分のデータを一時記憶する１２ビツト
のシフトレジスタ、８はｌワード８ビツト構戊の主メモ
リ、９は該主メモリをアクセスする後述のような制御を
実行するＣＰＵであって、８ビツトの並列処理を行なう
一般的なマイクロＣＰＵである。

１２はこの例のように数字を扱うものにおいては０〜９
の数字の基準パターンを２値信号で記憶しておく辞書メ
モリ、１５は制御回路７とＣＰ Ｕ９との間の情報交換
を行なうインターフェイス回路である。

この構成において、イメージセンサ４は、用紙１の文字
（以下数字の場合について説明する）を、読取素子によ
り読取られる絵素の集合とし、ビデオ信号として１絵素
ごとに出力する。

この出力は、第１行目の１番目、２番目、・・・１旙目
の絵素を順次出力した後、第２行目の絵素について出力
するという順序でなされる。

用紙１に印された数字の幅は、最も大きな幅のものでは
イメージセンサ４の１２ある列のうち、９あるいは１０
列を占めるように位置関係が調整され、また数字の高さ
は、お行のうち最大１桁を占めるように位置関係が調整
されている。

イメージセンサ４の出力は、１絵素（ビット）情報ごと
にＡ／Ｄ変換回路５に送られてここで２値信号に変換さ
れる。

すなわち、第２図ａに示すように、パターンのある部分
（斜線部）に対応する絵素の情報の信号は“１゛となり
、その他の部分は°４０９“となる。

この２値化信号はゲート回路６を通してシフトレジスタ
２０に順次入力されると共に、制御回路７に入力される
。

シフトレジスタ２０に１行分（１２ビツト）が入力され
ると、パターンメモリ１０の該当エリアに後述の処理で
１２ビツトのうちの８ビツトが格納される。

このような処理をイメージセンサの３桁分すなわち１画
面分行なった後、制御回路７は得られた１画面分のデー
タが、切り出すべき位置にあるものであるかどうかを判
断する。

すなわち、制御回路７内には、例えば入力データの同列
のものについて論理和をとるパターン累積シフトレジス
タを有しており、イメージセンサ４の受像面に入力され
る対象面情報が１画面分ずつ少しづつ数字の配列方向に
シフトされるとき、第２図ａのようにイメージセンサの
受光面の中央部に数字（この例では“２゛を示している
）が結像されている場合、パターン累積シフトレジスタ
の内容は第２図すのようになり、“１′の情報のビット
の集合が中心部に位置していることから、制御回路７は
切出しタイミングと判断し、ゲート回路６を閉じてデー
タの入力を止め、その数字が何であるかを判断する動作
に移る。

まず、ＣＰＵ９により、概略の見当をつける。

これには特徴抽出法が用いられる。

特徴抽出法とは、例えばパターンメモリ１０に記載され
た１画面分のデータに関し、各行のデータに注目し、６
６１９？→“０゛′→゛１°゛に変化する行（分離行）
がいくつあるかによって数字が何であるかを見当ずける
方法である。

例えば第３図において、ａの６６２９９の数字において
、行データが°゛１”→６４０９９→４４１９９と変化
する分離行は、ｊ十ｍ行ないしｊ十ｍ＋３行の合計４行
であり、ｊ行あるいはｊ−ｎ行は分離行でない。

また、ｂに示すａｔ １ ｓｔの数字では、すべての行
（すなわちｊ −ｎ〜ｊ十に行）の各行について分離行
はない。

このように、各数字において分離行数が異なることを利
用して、数字の見当をつける訳である。

しかしこの特徴抽出法のみで数字が何であるかを断定す
るのは危険であるので、次のような辞書メモリ１２に記
憶されている基準パターンとの対比を行って文字を識別
する。

まず、ＣＰＵ９はインターフェイス回路１５を介し、見
当をつけた文字情報を制御回路７に知らせる。

制御回路７は、その情報に基づき、ＤＭＡ（ダイレクト
メモリアクセス）方式で辞書メモリ１２に記ｔｔ（され
ている基準パターンデータとパターンメモリ１０に記憶
されているデータとを比較する。

この比較動作は ４ｇ ｌ ９９又は“０°゛に一致す
るビット数がいくつあるかを検出し、不一致ビット数が
最小の基準パターンの数字をイメージセンサから読出さ
れた数字であると判定する。

なお、辞書メモリ１２には、各数字について、例えば３
種ずつの基準パターンを備えている。

これは、数字の高さや傾むき等のバラツキを考慮しての
ことである。

また、パターンメモリ１０との間の対比データの位置合
わせについて、後述のような処理がなされる。

次にこの考案の要部について説明する。

この考案においては、前記のように、パターンメモリ１
０を構成しかつシステムプログラム１１を記憶してお（
王メモリ８として、８ビツト構成のものを使用する。

従って、シフトレジスタ２０の１２ビツトのデータを８
ビツトに圧縮する必要がある。

ここで単に、１２ビツトのうちの両端それぞれ２ビツト
ずつ省いて８ビツトとすれば、第２図ａのような場合、
Ａ１． Ａ２． Ａ３の部分において、２１，２２．２
３に示すような情報欠落部が生じる。

このような情報欠落部が生じると、下記のような不具合
が発生する。

Ａ１の個所での欠落部２１が生じても認識上特に問題は
発生しないが、んの個所で欠落部２２が生じると、特徴
抽出過程における前記分離行の数が減少し、２゛という
数字の推測がなされなくなり、結果的に数字がまちがっ
て認識されたり、認識できなかったりする。

また、Ａ３の個所で情報が失なわれると、数字゛２°′
が下方で切断された形となり、下方のデータが数字の一
部であるか又はシミや印字ゴーストによるものであるか
の判断がつかず、認識上致命的となる。

このことについて次により詳しく説明する。

辞書メモリ１２に記憶されている基準パターンデータと
パターンメモリ１０に記憶されているデータとを比較す
る場合、パターンメモリ１０に記憶されているデータの
文字記憶部分（行）がどのアドレスであるかを検知し、
辞書メモリ１２に記憶されているデータとの比較ビット
位置を合致させて比較する必要がある。

そこで、パターンメモリ１０のどのアドレスから数字デ
ータが格納されているかを知る必要があるが、この場合
、数字は一連のものであり、１つの数字においては、各
行についてデータの切れ目がないことを利用し、例えば
第３図ａのＢに示すようなシミ等があるような場合はこ
れを無視し、ｊ−ｎ行（パターンメモリ１０内のこの行
に該当するアドレス）からデータがあると判断する訳で
ある。

従って、第２図のＡ３の個所に示すような欠落部分があ
ると、それより下の部分はシミ又はゴーストと判断され
、上の部分のみがパターン比較の対象となるので、正確
な２゛の数字の認識ができなくなる。

このような不具合を防止するため、シフトレジスタ２０
の内容をパターンメモリ１０に書込む場合、１ビツト目
のデータ塊と１２ビツト目のデータｂ１１を無視し、中
央の６ビツトＢ３〜ｂ８はそのまま主メモリに入力させ
、２ビツト目のデータｂ□と３ビツト目のデータトとの
論理和をオアゲート１３でとってパターンメモリ１０の
１ワードの１番目のビットのデータとし、９番目のデー
タと１幡目のデータとの論理和をオアゲート１４でとっ
てパターンメモリの１ワードの８番目のビットのデータ
とする。

このような処理を行なうと、第２図の例については、Ａ
２．Ａ３の個所について、ドツトで示す部分２４，２５
が“１゛の情報として補充され、分離行の変化やデータ
の切れがなくなる。

従って上記のような不具合が解消される。

なお、この考案を適用する場合、辞書メモリ１２には圧
縮された形のパターンを記憶しておく。

以上述べたように、この考案においては、−荷分の読取
データを記憶するシフトレジスタと、このシフトレジス
タの中間の所定ビットの両側にそれぞれ位置する複数ビ
ットのデータの論理和をそれぞれとる２つのゲート回路
とを備えたので、文字の両端部が圧縮されることになる
。

しかも圧縮によりデータが消えることなく、列方向に移
動するだけであるので、文字の原形を保ったまま圧縮さ
れ、後処理が容易になる。

【図面の簡単な説明】

第１図はこの考案による前処理回路の一例を含んだ文字
読取装置の構成例を示す図、第２図及び第３図は、第１
図の装置の動作説明に供する図である。 １・・・・・・用紙、２・・・・・・数字、３・・・・
・・光学系、４・・・・・・イメージセンサ、５・・・
・・・Ａ／Ｄ変換回路、６・・・・・・ゲート回路、７
・・・・・・制御回路、１２・・・・・・基準パターン
を記憶する辞書メモリ、２０・・・・・・シフトレジス
タ。

Claims (1)

【実用新案登録請求の範囲】
1. 撮像装置から得られるビデオ信号を２値化し、２値化し
   た読取データを圧縮してメモリに記憶する文字読取装置
   における前処理回路において、−荷分の読取データを記
   憶するシフトレジスタと、このシフトレジスタの中間の
   所定ビットの両側にそれぞれ位置する複数ビットのデー
   タの論理和をそれぞれとる２つのゲート回路とを備えた
   ことを特徴とする文字読取装置における前処理回路。