JPS609883Y2 - フオト検出回路 - Google Patents

Description

【考案の詳細な説明】 〔産業上の利用分野〕 本考案はフォト検出回路、さらに詳しくは磁気カード等
の有無を光電的に検出する光電検出あるいは光電式テー
プ読取機に使用されるフォト検出回路に関するものであ
る。

さん孔テープを光電的に読取って孔の有無を電気的パル
スに変換して電子計算機にあたえるための入力装置や、
磁気カードの有無を光電的に読取るための読取装置にお
いては、その読取部においてテープ又はカードの上より
光を照射し、その下にたとえばフォトトランジスタなど
の光電変換素子を設置して通過光線を受けて電流に変換
するよう構成される。

しかしこのフォトトランジスタの出力は、光源系や光電
変換系の諸々のパラメータの変動や電気的雑音のために
変動がある。

従って、このフォトトランジスタの出力変動の補正等の
ためにフォトトランジスタ及び電気信号処理部における
調整作業を容易化することが要望されている。

〔従来の技術〕

第１図は従来のフォト検出回路を示す図でありフォトト
ランジスタＴＲ１の出力を差動増幅器ＬＡ１によって増
幅して一定振幅を有するディジタル信号出力に変換する
ものであった。

更に詳細に説明すると、フォトトランジスタＴＲＩのコ
レクタには抵抗Ｒ１を介して例えば＋５ｖの電源が供給
されている。

そしてフォトトランジスタＴＲ１に光が照射されてオン
となった時には例えば＋２Ｖの電圧が発生するように抵
抗Ｒ１の値が適宜設定されている。

このトランジスタＴＲｉの出力は差動増幅器ＬＡ１の一
方の入力端子に加えられる。

また抵抗Ｒ２及びＲ３は＋５Ｖの電源に接続されて、例
えば２．５Ｖの基準電圧を生成するものであり、この基
準電圧は差動増幅器ＬＡｌの他方に入力端子に加えられ
る。

従って第１図に示す回路においては、フォトトランジス
タＴＲ１がオンの場合＋２Ｖの出力電圧が得られ、一方
トランジスタがオフの場合＋５Ｖの出力電圧が得られる
。

このため、フォトトランジスタＴＲ１からの出力電圧が
基準電圧（＋２．５Ｖ）より低い場合（オンの場合）は
光が照射されたとして差動増幅器ＬＡ ｌより高レベル
の出力が発せられる。

他方、トランジスタＴＲ１がオフの場合、増幅器ＬＡ
ｌの基準電圧より高い電圧の出力があるため、増幅器Ｌ
Ａ ｌからは低レベルの出力が得られる。

〔考案が解決しようとする問題点〕

しかしてこの差動増幅器ＬＡｌとしては、一般に集積回
路ＩＣが使用される。

しかじ差動増幅器は１つの集積回路のパッケージにせい
ぜい２個しか組込まれていない。

このため、多数のフォトトランジスタを装置に搭載する
場合など、これらトランジスタに対応した数の差動増幅
器が必要となり、部品点数を減らすという点において限
界があった。

また、差動増幅器の各々に基準電圧を設定するための複
数の分圧抵抗が必要となり、フォトトランジスタの２値
化のための回路規模が大きくなる問題点があった。

さらに第１図に示した如く、差動増幅器の基準電圧の設
定（抵抗値の調整）、及びフォトトランジスタ側の出力
電圧の設定（調整）が必要となりフォトトランジスタ設
置時、或いは装置保守時などにおける差動増幅器を含め
たトランジスタ出力回路の調整作業が繁雑となる大きな
問題点があった。

〔問題点を解決するための手段〕

本考案の目的は、上述した従来の問題点を解消すべく、
回路部品点数の節約が可能であり、さらにトランジスタ
の２値化回路等の調整作業を容易ならしめるフォト検出
回路を提供するにある。

そしてそのために本考案においては、通常ディジタル信
号処理に用いられる相補形ＭＯＳトランジスタ（以下単
にＣ−ＭＯＳと称す）を用いてフォトトランジスタから
のアナログ出力を２値（ｔＪＥ形するよう構成したもの
である。

また、２値化のためのスレッシュホールド電圧（スライ
スレベル）は、フォトトランジスタからの出力電圧を調
整する可変抵抗を用いて、Ｃ−ＭＯＳトランジスタに設
定されるスレッシュホールド電圧に対するフォトトラン
ジスタの出力電圧を相対的に変化させることによって設
定するよう構成したものである。

〔作 用〕

Ｃ−ＭＯＳは電源電圧の約１１２のスレッシュホールド
電圧を呈することが知られている。

つまり、印加電圧によってスレッシュホールド電圧が一
義的に設定されるＣ−ＭＯＳの特性に注目したものであ
り、このスレッシュホールド電圧を界にしてフォトトラ
ンジスタ側のオン・オフ時の出力電圧を設定することに
よって、Ｃ−ＭＯＳトランジスタをアナログ信号の２値
化整形回路として用いるように構成したものである。

従って、フォトトランジスタのコレクタに設けた可変抵
抗を調整するのみで、２値化回路Ｃ−ＭＯＳの基準電圧
に対するフォトトランジスタ出力電圧の相対的な調整を
行うことができる。

この調整作業は、フォトトランジスタの設置（実装）時
のみならず、定期的な保守時などにも有効であることは
言うまでもない。

以下、実施例を用いて本考案を詳述する。

〔実施例〕

第２図は本考案の一実施例を示す図であり、第１図と共
通する部分には同一の記号を付すものとする。

図において、１はＣ−ＭＯＳであり、ＭＯＳ電界効果ト
ランジスタＴＲ２およびＴＲ３によって構成される。

このトランジスタＴＲ２のドレインＤ１は、電源ＶＤＤ
（例えば＋５ｖ）に接続される。

またトランジスタＴＲ３のソースＳ１は電源ＶＳＳ（例
えばＱＶ）に接続される。

このような構成をとるＣ −ＭＯＳ ｌの入力−出力特
性は第３図に示すごとく、電源電圧の約２分の１（実施
例では電源電圧が＋５Ｖのため、＋２．５Ｖ）のスレッ
シュホールド電圧を持つことになる。

一方、フォトトランジスタＴＲ１のコレクタには可変抵
抗（第１図Ｒ１に対応）が設けられ、コレクタからの出
力電圧を調整可能なように構成されている。

実施例においては、トランジスタＴＲ１がオン（光が照
射された）の時、このコレクタから２Ｖの出力が得られ
るように可変抵抗を調整する。

フォトトランジスタＴＲ１のコレクタ出力は、（：、−
ＭＯ３ｌのゲート電圧として供給される。

従って実施例の動作を説明すると、フォトトランジスタ
ＴＲ１に光が照射されるとコレクタ出力電圧が２Ｖとな
り、第３図から明らかな如く、Ｃ−ＭＯＳ ｌからの出
力は高レベルとなる。

一方、フォトトランジスタＴＲ１に光が照射されない時
は、５Ｖのコレクタ出力によってＣ−ＭＯ３ｌからは低
レベルの出力が得られることになる。

これらＣ−ＭＯ５Ｉの出力信号は、図示しない処理回路
に送出され、例えばカードの有無検知、さん孔の有無検
知に利用される。

〔考案の効果〕

以上のように本考案によれば、つぎに述べるごとき利点
がある。

（ａ） 一般にＣ−ＭＯＳは集積回路ＩＣとして１つ
のパッケージに６個組込まれている。

したがって、フォトトランジスタの２値化回路の集積化
が可能となる。

また、（、−ＭＯＳには基準電圧設定用の抵抗群も不要
であり、回路の部品点数もまた著しく節約できる。

（ｂ） フォトトランジスタの出力のみを調整するこ
とによって、Ｃ−ＭＯ３回路を含めたフォト検出回路の
動作を調整できる。

つまり、フォトトランジスタが配置される装置部分を保
守するのみでよく、Ｃ−ＭＯＳ等の２値化回路が搭載さ
れる装置内部（例えばプリント板ユニット）での繁雑な
調整作業を不要とできる。

（Ｃ） Ｃ−ＭＯ３回路のもつ特性（スレッシュホー
ルド電圧が電源電圧の２分の１となる事）を利用してフ
ォトトランジスタ出力の２値化を行う為、雑音等による
電源電圧の変動に対して悪影響の少ないフォト検出回路
を形成できる。

即ち、電源変動によるフォトトランジスタの出力電圧（
オン時の出力電圧）の変動が生じても、Ｃ−ＭＯ３回路
側のスレッシュホールド電圧も電源電圧の変動によって
変化する。

したがって、ノイズマージンの広いフォトトランジスタ
の２値化整形が可能となる。

【図面の簡単な説明】

第１図は従来のフォト検出回路を示す図、第２図は本考
案にかかるフォト検出回路の実施例を示す図、第３図は
実施例回路におけるＣ−ＭＯ３ｌの入力−出力特性を示
す図である。

Claims (1)

1. 【実用新案登録請求の範囲】 フォトトランジスタと、 このフォトトランジスタの出力が供給され、電源電圧に
   よって設定されるスレッシュホールド電圧に基づいてフ
   ォトトランジスタ出力を２値化整形する相補形ＭＯＳト
   ランジスタと、 上記フォトトランジスタのコレクタに接続されフォトト
   ランジスタの出力電圧を調整する可変抵抗と、を備え、 この可変抵抗により上記相補形ＭＯＳトランジスタに設
   定されるスレッシュホールド電圧に応じてフォトトラン
   ジスタの出力電圧を調整するよう構成して戊るフォト検
   出回路。