JPS6095587A - Display control system - Google Patents

Display control system

Info

Publication number
JPS6095587A
JPS6095587A JP58204010A JP20401083A JPS6095587A JP S6095587 A JPS6095587 A JP S6095587A JP 58204010 A JP58204010 A JP 58204010A JP 20401083 A JP20401083 A JP 20401083A JP S6095587 A JPS6095587 A JP S6095587A
Authority
JP
Japan
Prior art keywords
refresh memory
display control
time
memory
character
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58204010A
Other languages
Japanese (ja)
Inventor
伸一 窪田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP58204010A priority Critical patent/JPS6095587A/en
Publication of JPS6095587A publication Critical patent/JPS6095587A/en
Pending legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 (a)発明の技術分野 本発明は文字表示装置に係り、と(にリフレッシュメモ
リを備えるラスク走査方式の文字表示装置に用いられる
表示制御方式に関する。
DETAILED DESCRIPTION OF THE INVENTION (a) Technical Field of the Invention The present invention relates to a character display device, and more particularly, to a display control method used in a rask scanning type character display device equipped with a refresh memory.

(b)技術の背景 ラスク走査力式の文字表示装置では1表示面を縦横それ
ぞれ等間隔に区切り、このようにして形成された各々の
セルの中に1個の文字(キャラクタ)を表示し、各々の
セルに表示すべき文字のコードを記憶するためにリフレ
ッシュメモリと称される記憶装置を備えている。
(b) Background of the Technology In a rask scanning force type character display device, one display surface is divided into equal intervals both vertically and horizontally, and one character is displayed in each cell thus formed. A storage device called a refresh memory is provided to store the code of the character to be displayed in each cell.

表示面に表示すべき表示情報は、マイクロプロセサ(M
 P U)からアドレスバスを介してリフレッシュメモ
リに書き込まれ、リフレッシュメモリに書き込まれた文
字コードはラスク走査信号に同期して読み取られ5文字
発生器によってドツト状のパターンデータに変換され1
表示面上にドツト状のパターンとして表示される。
The display information to be displayed on the display screen is processed by a microprocessor (M
The character code written in the refresh memory is read in synchronization with the rask scanning signal and converted into dot-shaped pattern data by a 5 character generator.
It is displayed as a dot-like pattern on the display screen.

このようなキャラクタ表示装置においては表示中に表示
内容を変更することがあり、したがって表示画面をリフ
レッシュしようとする表示制御部と表示情報を更新しよ
うとするM P Uがリフレッシュメモリを同時アクセ
スするときに発生するメモリ競合と称される問題がある
In such a character display device, the display contents may be changed during display, so when the display control unit that attempts to refresh the display screen and the MPU that attempts to update the display information simultaneously access the refresh memory. There is a problem called memory contention that occurs in

このため、キャラクタ表示装置には、大別してスペアレ
ットメモリと称される3種類の表示制御方式が用いられ
ている。
For this reason, character display devices use three types of display control methods, which are broadly classified as sparelet memories.

(C)従来技術と問題点 ビデオRAM方式では、リフレッシュメモリが表示制御
部とMPUとによって共有されているので、MPUがリ
フレッシュメモリをアクセスする間はりフレッシュが中
断され、このとき表示画面に縞模様が表れるという欠点
がある。
(C) Prior Art and Problems In the video RAM system, the refresh memory is shared by the display control unit and the MPU, so refreshing is interrupted while the MPU accesses the refresh memory, and at this time a striped pattern appears on the display screen. The disadvantage is that it appears.

DMA方式では、リフレッシュメモリはMPUのメモリ
空間に設けられるため安価である。しかし表示制御部が
リフレッシュメモリにアクセスしようとするとM l)
 Uは強制的に処理を中断され。
In the DMA method, the refresh memory is provided in the memory space of the MPU and is therefore inexpensive. However, when the display control unit attempts to access the refresh memory, M l)
U was forcibly interrupted.

したがって表示画面のりフレッシュが頻繁に行われる場
合にはシステムの処理速度が低下するという欠点がある
Therefore, if the display screen is refreshed frequently, there is a drawback that the processing speed of the system decreases.

トランスペアレント方式は前記のような欠点を除くため
に開発されたものであり1時分割方式を用いることによ
って1表示制御部とMPUが競合することなく同時にリ
フレッシュメモリをアクセスことかできるようにしたも
のである。し2かしこの方式では5表示制御部とMPt
Jが、たとえばりフレッシュメモリのサイクルタイJ2
毎に交互にアクセスするため9等価的にしよ)′クヒス
タイムが半減することになり、これを防くためには゛?
クセスタイムが2缶の高速メ“〔り素r−を用いる必要
があり、装置の価格が上昇−Jるという欠点がある。
The transparent method was developed to eliminate the above-mentioned drawbacks, and by using a one-time division method, one display control unit and the MPU can access the refresh memory at the same time without conflict. be. However, in this method, 5 display control section and MPt
For example, J is the fresh memory cycle tie J2.
Make it equivalent to 9 because it is accessed alternately every time)' The access time will be halved, so what can be done to prevent this?
The disadvantage is that it is necessary to use a high-speed method with two cans of access time, and the cost of the device increases.

(d)発明の目的 本発明の目的は、前記トランスペアレン1−力」(に比
べて低速のメモリ素子を用い、安価にして目。
(d) OBJECTS OF THE INVENTION It is an object of the present invention to use slower memory elements and to make them cheaper.

つ表示制御部とMPUが競合することなく同時にリフレ
ッシュメ=1:りを下クセスことができる表示制御装置
を提供することにあ名。
The invention is famous for providing a display control device in which a display control unit and an MPU can simultaneously access the refresh menu without conflict.

(e)発明の構成 すなわち2本発明になる表示制御方式は1表示面に表示
すべき文字情報を表示面−Lの位置に対応させて文字コ
ードによって記憶するリフレッシュメモリと前記リフレ
ッシュメモリのアドレスラインを時分割によってアクセ
スする2人力のアドレスマルチプレクサとを備え、前記
表示面のりフレッシュと前記リフレッシュメモリの記憶
内容の更新とを時分割によって行う表示制御装置におい
て。
(e) Structure of the invention, that is, two display control systems according to the present invention: (1) a refresh memory that stores character information to be displayed on the display surface using a character code in correspondence with the position of the display surface -L; and an address line of the refresh memory. and a two-person address multiplexer that accesses in a time-sharing manner, the display control device performs refreshing of the display surface and updating of the storage contents of the refresh memory in a time-sharing manner.

前記リフレッシュに割り当てる時間を前記リフレッシュ
メモリの更新に割り当てる時間より長くしたものである
The time allocated for the refresh is longer than the time allocated for updating the refresh memory.

(f)発明の実施例 以下1本発明の要旨を実施例によって具体的に説明する
(f) Examples of the Invention The gist of the present invention will be specifically explained below using examples.

第1図は本発明に係る表示制御回路のブロック図を示し
、′図において、1は後記リフレッシュメモリ4の記憶
内容を表示面(図示省略)に表示するために必要なすべ
ての同期信号あるいはタイミング信号を発生する同期信
号発生回路、2は後記リフレッシュメモリ4の記憶内容
をキーボード(図示省略)を介して更新するために用い
るマイクロプロセッサ(MPU)、3は後記リフレッシ
ュメモリ4のアドレスラインをアクセスする2人力のア
ドレスマルチプレクサ、4は表示面に表示すべき文字情
報を表示面上の位置に対応させて文字コードによって記
憶するりフレッシュメモリ、5はリフレッシュメモリ4
から読取られた文字コードをラッチする2段の1−タラ
ソチ、6はリフレッシュメモリからデータラッチ5を経
て与えられる文字コードに対応する文字パターンを発生
する文字発生器、7は文字発生器6から得られた文字パ
ターンを並列に入力して直列に出力するシフトレジスタ
である。
FIG. 1 shows a block diagram of a display control circuit according to the present invention. In the figure, 1 indicates all synchronization signals or timings necessary for displaying the contents of a refresh memory 4 (described later) on a display screen (not shown). 2 is a microprocessor (MPU) used to update the storage contents of refresh memory 4 via a keyboard (not shown); 3 is for accessing address lines of refresh memory 4, which will be described later. A two-man-operated address multiplexer, 4 is a fresh memory that stores character information to be displayed on the display screen in correspondence with the position on the display surface using a character code, and 5 is a refresh memory 4.
6 is a character generator that generates a character pattern corresponding to the character code given from the refresh memory via the data latch 5; 7 is a character generator that is obtained from the character generator 6; This is a shift register that inputs character patterns in parallel and outputs them in series.

リフレッシュメモリ4のアクセスはサイクルタイムを単
位として行うのは言うまでもなく、リフレッシュメモリ
4のサイクルタイムをα、リフL・ソシュに割り当てる
サイクルタイム数をn、またリフレッシュメモリ4の更
新に割り当てるサイクルタイム数をmとすると、1文字
中の1スキャン分のパターンの表示に要する時間(キャ
ラクタ時間)をβとすると。
Needless to say, access to the refresh memory 4 is performed in cycle time units, and α is the cycle time of the refresh memory 4, n is the number of cycle times allocated to the refresh L.Sosh, and is the number of cycle times allocated to updating the refresh memory 4. Let m be the time required to display a pattern for one scan in one character (character time) as β.

(n+m)α=nβ すなわち β−(1+m/、n)α ここで、n>mであるから α〉β/2 これに対し従来は、n=mであったからα1−β/2 であり α〉α1 すなわち、同じキャラクタ時間βを得るのに従来よりも
サイクルタイムの長いメモリ素子を用いることができる
(n+m)α=nβ That is, β-(1+m/, n)α Here, since n>m, α>β/2 On the other hand, conventionally, since n=m, α1-β/2 and α >α1 In other words, to obtain the same character time β, a memory element with a longer cycle time than the conventional one can be used.

なお、第2図にα−200ns ・β−300ns −
n /m=2/Iしたときの表示制御装置各部における
信号のタイムチャートを例示したものであり、(a)は
りフレッシュメモリ4のアクセス、 (b)はリフレッ
シュメモリ4からデータの読取り、(C)はデータラッ
チ5の第1段の出力、(d)はデータラッチ5の第2段
の出力、(e)は文字発生器6の出力、(f)はシフト
レジスタ7の出力である。
In addition, in Fig. 2, α-200ns ・β-300ns −
This is an example of a time chart of signals in each part of the display control device when n/m=2/I, (a) access to the refresh memory 4, (b) reading data from the refresh memory 4, (C) ) is the output of the first stage of the data latch 5, (d) is the output of the second stage of the data latch 5, (e) is the output of the character generator 6, and (f) is the output of the shift register 7.

(g)発明の詳細 な説明したように3本発明によれば従来のトランスペア
レント方式より安価な表示制御装置を得ることができる
(g) Detailed Description of the Invention As described above, according to the present invention, it is possible to obtain a display control device that is cheaper than the conventional transparent method.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明一実施例に係る表示制御装置のブロック
図、第2図は同実施例に関する信号のタイムチャートの
例である。 図中、1は同期信号発生回路、2はマイクロプロセッサ
、4はリフレッシュメモリ、6は文字発生器である。 毀 て 芭 唾 9 ) 巴 b
FIG. 1 is a block diagram of a display control device according to an embodiment of the present invention, and FIG. 2 is an example of a signal time chart regarding the embodiment. In the figure, 1 is a synchronization signal generation circuit, 2 is a microprocessor, 4 is a refresh memory, and 6 is a character generator. 9) Tomoe b

Claims (1)

【特許請求の範囲】[Claims] 表示面に表示すべき文字情報を表示面上の位置に対応さ
せて文字コードによって記憶するリフレッシュメモリと
前記リフレッシュメモリのアドレスラインを時分割によ
ってアクセスする2人力のアドレスマルチプレクサとを
備え前記表示面のりフレッシュと前記リフレツう/ユメ
モリの記憶内容の更新とを時力割によって行う表示制御
装置において、前記リフレッシュに割り当てる時間を前
記リフレッシュメモリの更新に割り当てる時間より長く
したことを特徴とする表示制御方式。
The display screen includes a refresh memory that stores character information to be displayed on the display screen in accordance with a character code corresponding to a position on the display screen, and a two-man address multiplexer that accesses the address lines of the refresh memory in a time-sharing manner. A display control method in which a display control device performs refreshing and refreshing/updating the memory contents of the refresh memory by time allocation, characterized in that the time allocated to the refreshing is longer than the time allocated to updating the refresh memory.
JP58204010A 1983-10-31 1983-10-31 Display control system Pending JPS6095587A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58204010A JPS6095587A (en) 1983-10-31 1983-10-31 Display control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58204010A JPS6095587A (en) 1983-10-31 1983-10-31 Display control system

Publications (1)

Publication Number Publication Date
JPS6095587A true JPS6095587A (en) 1985-05-28

Family

ID=16483272

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58204010A Pending JPS6095587A (en) 1983-10-31 1983-10-31 Display control system

Country Status (1)

Country Link
JP (1) JPS6095587A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5391533A (en) * 1977-01-22 1978-08-11 Hitachi Ltd Time-division control system of refresh memory

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5391533A (en) * 1977-01-22 1978-08-11 Hitachi Ltd Time-division control system of refresh memory

Similar Documents

Publication Publication Date Title
US4769762A (en) Control device for writing for multi-window display
US4742344A (en) Digital display system with refresh memory for storing character and field attribute data
EP0346437A1 (en) Apparatus for generating a cursor pattern on a display.
EP0525986B1 (en) Apparatus for fast copying between frame buffers in a double buffered output display system
US4912658A (en) Method and apparatus for addressing video RAMS and refreshing a video monitor with a variable resolution
GB2214038A (en) Image display system
US4951042A (en) Pixel memory arrangement for information display system
US5068648A (en) Display controller having a function of controlling various display memories
JPS6095587A (en) Display control system
JPS60217387A (en) Crt display unit
JPS61190624A (en) Hard-copy system of graphic display picture
JP3694622B2 (en) Generating image display data
JPS6364798B2 (en)
SU1469518A1 (en) Device for representing an image on screen of tv receiver
JPS634318Y2 (en)
JPS59210485A (en) Video ram controlling circuit
JPS6296988A (en) High definition display unit
KR19980068128A (en) Image memory device
JPS6050585A (en) Screen split display controller
JPS6258297A (en) Frame memory control circuit for display unit
JPS6037595A (en) Text graphic display system
JPS6146979A (en) Crt display unit
JPS62243043A (en) Memory driving circuit
JPS61193189A (en) Character/graphic display unit
JPS63229485A (en) Display control system