JPS6094792A - 回路基板の製造装置 - Google Patents

回路基板の製造装置

Info

Publication number
JPS6094792A
JPS6094792A JP20344583A JP20344583A JPS6094792A JP S6094792 A JPS6094792 A JP S6094792A JP 20344583 A JP20344583 A JP 20344583A JP 20344583 A JP20344583 A JP 20344583A JP S6094792 A JPS6094792 A JP S6094792A
Authority
JP
Japan
Prior art keywords
circuit
package
transistor
circuit board
holding chuck
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20344583A
Other languages
English (en)
Inventor
稲田 周次
猪原 章夫
吉晴 金谷
上出 久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP20344583A priority Critical patent/JPS6094792A/ja
Publication of JPS6094792A publication Critical patent/JPS6094792A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 く技術分野〉 本発明は回路基板の製造装置に関し、特に樹脂モールド
した回路素子を配線基板の両面に複数搭載した回路基板
を作製する技術として有効なものである。
〈従来技術〉 薄膜EL表示素子等のxYマ) IJソックス極構造を
持つ表示素子が実装された表示装置を駆動する場合、駆
動に必要な全電極に対し、これと同数の駆動回路が必要
となる。例えば、X側に240ライン、Y側に320ラ
インの電極が配設された表示装置に於いては、駆動回路
は合計560個必要になる。従って従来よりこの様な非
常に数多くの電極及び駆動回路を処理するために駆動回
路および実装方法に関しては種々の改良技術が提唱され
てきた。第1図はこの一例を示す薄膜EL表示装置の周
辺回路のブロック図である。以下、第1図に基いて詳説
する。マトリックス電極を持つ表示素子1を駆動する場
合、マトリックス電極と1対1に対応する電極駆動回路
2,3およびこれらを制御するロジック回路(直並列変
換転送回路6゜7、記憶回路5、ゲート回路4等)が必
要となる。
さらにロジック回路間の接続線数およびロジック回路と
マトリックス電極間の接続線数は膨大表敷になる。これ
に対してデータ回路8,9および制御回路10よりロジ
ック回路に信号を送る線数は数本で済み、ロジックをセ
ラミック等の基板上に形成することによって集積回路内
でロジック間接続線を処理することができる。また電極
駆動回路部分においても第2図に示すごとく高電圧駆動
トランジスタ11のドレインとダイオード12のカソー
ドを接続して交点を高電圧山力として取り出しており、
高電圧駆動トランジスタ11を含んだ高電圧駆動ICl
3と高電圧駆動ダイオードアレイ14の2チツプを用い
て構成する場合、必然的に交点が生じるため、これら2
チツプを1組表して数組を小さな基板上にのせ基板内で
配線を処理したハイブリッド型のものが提案されている
。(特願昭51−87420号、特願昭5++o65+
s号参照)。この提案においては複雑な回路系について
は同一基板上で処理し、この基板をフレキシブル基板等
のマザーボードに付設し、少ない入力に対してマトリッ
クス電極と1対1に対応した出力線を得ている0尚第2
図はX−Yマトリックス電極の駆動ラインの1実施例を
示す要部拡大図である。
薄膜KL表示素子1に配設されるX−Yマ) IJソッ
クス極の一方の電極ライン群には高電圧駆動トランジス
タ11と高電圧駆動ダイオード12が各々1本のライン
に対して1個ずつ接続されている。
従って、高電圧駆動トランジスタ11と高電圧駆動ダイ
オード12はそれぞれ電極ライン数だけ必要となり、ト
ランジスタ11の集積されたトランジスタアレイ13と
ダイオード12の集積されたダイオードアレイ14が形
成される。トランジスタ11とダイオード12は1対1
に対応して接続されその接続点で各電極ラインと1対1
に接続される。
各トランジスタ11は電極ラインの各々に対して選択的
に駆動電圧を印加する回路素子であり、1だ各ダイオー
ド12は薄膜EL素子の如く高電圧駆動される表示装置
の電極ラインの各々に対して保護作用をするもので過電
流防止のために必要となる回路素子である。従って、ト
ランジスタ11とダイオード12は互いにまた電極ライ
ンに対して1対1に対応配設される。
第3図は上記トランジスタ1】とダイオード】2を1対
として両面に搭載した回路基板の要部構成図である。有
機フィルム等から成る可撓性を有する基板21の面面に
導体配線22を形成し、表裏両面の導体配線22は基板
21に形成したスルーホール23により電気的導通を得
る。この部分が延設されてX−Yマトリックス電極の電
極ラインに接続される。基板21の一方の面の導体配線
22上には第2図に示すトランジスタ11が所定数集積
された駆動IC即ちトランジスタアレイ13から成るト
ランジスタパッケージ24が搭載され、他方の面の導体
配線22上には同様にダイオード12が所定数集積され
たダイオードプレイI4から成るダイオードパッケージ
25が搭載されている。トランジスタパッケージ24及
びダイオードパッケージ25は外形が略々同一形状とな
るように樹脂モールドされ、左右のリード端子で導体配
線22上に表裏両方向よシ同−位置に接続されている。
この接続は半田リフロー等が実施に供される。尚スルー
ホール23はスペースファクタの利得を考慮してこの左
右のリード端子の内方位置に形成されている。トランジ
スタパッケージ24及びダイオードパッケージ25のリ
ードは導体配線22を介して互いに同数の電極ライン複
数本に接続される。接続される電極ライン数は各パッケ
ージ24.25内に集積された各回路素子数で定まり、
電極の全ライン数により基板21上に搭載される″ツケ
ージ24.25の数が決定される。
基板21の表裏両面に搭載されるトランジスタパッケー
ジ24、ダイオードパッケージ25は表裏対称に配置構
成され、各々均一ピッチで基板21上に配列することが
できる。
以上の如く回路素子パッケージを基板両面に固定位置決
めして駆動回路基板を構成するためには、各回路素子パ
ッケージを基板の表裏両面て配置領域に正確に位置合わ
せ及び仮止めする必要があシ、精度良く駆動回路基板を
量産するには高度な技術が要求されることとなる。また
このために駆動回路基板の製造コストが高く々るという
問題点を有していた。
〈発明の目的〉 本発明は、回路素子パッケージと基板間の位置合わせに
技術的手段を駆使することに31:す、精度良く回路素
子の搭載された基板を大量生産することのできる新規有
用な回路基板の製造装置を提供することを目的とする。
〈実施例〉 第4図は本発明の1実施例を説明する薄膜E L表示装
置用回路基板製造装置の要部断面構成図である。
ポリイミドフィルム等の可撓性を有する基板あるいはセ
ラミック、ベークライト、金属材*:1等の剛性を有す
る基板から成るベース基板210両面に印刷パターンま
たはCu箔、At箔等のエツチングパターンから成る導
体配線22が形成され、スルーホール23により各導体
配線22は表裏両面間で導通されている。ベース基板2
1の一方の面の導体配線22上には保持チャック31に
保持されたトランジスタパッケージ24が載置される。
トランジスタパッケージ24は回路素子配列体であるト
ランジスタアレイを樹脂モールドし、両端から配線接続
用のリードを外方へ延設せしめた構造を有する。保持チ
ャック31は進退勤可能に軸支された柱状体でその下端
面に回路素子パッケージの収納室が凹設されている。ト
ランジスタパッケージ24はこの収納室内に保持され、
両端のリードは収納室壁に設けられた切欠き部より収納
室の外方へ突出されている。保持チャック31をベース
基板21上に対面させて固定することにより、トランジ
スタパッケージ24はベース基板21の所定位置に配置
されそのリード端は導体配線22に設けられたポンディ
ングパッド上に載置される。
保持チャック31の外周位置には上記切欠き部に対応す
る位置にヒータチップ32が配置されている。ヒータチ
ップ32は保持チャック31にガイドされて保持チャッ
ク31の進退動作とは独立して保持チャック31の軸方
向に進退勤可能に着設されている。このヒータチップ3
2をベース基板21に向かって下降させることにより、
トランジスタパッケージ24のリードが導体配線22の
ポンディングパッドに押圧される。この状態でヒータチ
ップ32を加熱することにより、ポンディングパッドに
予め付着されていた半田メッキ層が溶融される。従って
、ヒータチップ32を上昇させ、ポンディングパッド部
を冷却することにより、リードがポンディングパッドに
接着され、トランジ ゛メタパッケージ24がベース基
板21に仮止めされる。保持チャック31を上列させる
とトランジスタパッケージ24は保持チャック31の収
納室から離脱され、ベース基板2】で位置決めされたこ
ととなる。次に、ベース基板21を反転させるかあるい
は反対側に同様な構造の保持チャック31とヒータチッ
プ32が共役されている場合はこれを駆動して上記と同
様な操作を行ない、トランジスタパッケージ24と対を
なす他方の回路素子プレイであるダイオードパッケージ
を仮止めする。
以上により、ベース基板21の表裏両面にトランジスタ
パッケージ24とダイオードパッケージが正確に位置決
めされる。各回路素子パッケージを複数搭載する場合は
、ベース基板21を移動させて次のボンディング位置を
保持チャック31に対応配置させ、順次同様な操作を繰
り返して回路素子パッケージをベース基板21上に配列
形成する。
保持チャック31とヒータチップ32の上下進退動作は
ガイド機構を用いた手動操作としても良くあるいは空圧
機器や送り機構を利用して自動制御が可能な構造とする
こともできる。いずれの場合でも保持チャック31とヒ
ータチップ32はベース基板21面と平行方向には連動
されるが上下進退動作は相互に独立している。また回路
素子パッケージを保持チャック31に収納するには、回
路素子パッケージを載置した位置へ保持チャック31を
下降させて回路素子パッケージのリードを収納室の切欠
き部に挿入し、切欠き部とリード間の摩擦力で係止する
構成とすれば良い。
ベース基板21の表裏両面でボンディング位置にリード
が仮止めされた回路素子パッケージは、次工程でリフロ
ーンルダ法等により、ボンディングパッドに完全固着さ
れる。即ち、赤’1lil照射等により再度加熱するこ
とによってポンディングパッド部の半田を再溶融させ、
リードに半田を充分なじませた後、冷却してリードを導
体配線22と電気的に接続するとともに回路素子パッケ
ージをベース基板と一体化して駆動回路基板が作製され
る。この駆動回路基板は、例えば薄膜EL表示装置等の
マトリックス電極ラインに連結され、表示装置の駆動回
路及びロジック回路として動作させることができる。
〈発明の効果〉 以上詳説した如く、本発明によれば、回路素子を基板の
ボンディング位置に正確に仮止めすることができ、壕だ
操作性も良好で大量生産に適するため、回路基板を安価
に作製することができる。
また作業工程の時間短縮を図ることも可能である。
【図面の簡単な説明】
極駆動回路部分の詳細回路図である。第3図は回路基板
の断面図である。第4図は本発明の1実施例を説明する
回路基板製造装置の構成図である。 21・・・基板、22・・・導体配線、23・・スルー
ホール、24・・・トランジスタパッケージ、25・・
・ダイオードパッケージ、31・・・保持チャック、3
2・・。 ヒータチップ。 代理人 弁理士 福 士 愛 彦(他2名)第2図 第4図

Claims (1)

    【特許請求の範囲】
  1. 1、回路素子体の両端に延設されたリードが挿入係止さ
    れる切欠部を壁の対向位置に有する前記回路素子体の収
    納室が前記回路素子体を搭載するベース基板に対面して
    設けられた保持チャックと、該保持チャックの外周位置
    で前記切欠部の外方へ突出している前記リードを加熱押
    圧するヒータチップと、を具備して成り、前記保持チャ
    ックを前記ベース基板に配置してベース基板のボンディ
    ング部に前記リードを対面させた状態で前記リードを前
    記ボンディング部へ抑圧加熱する前記ヒータチップの進
    退機構を具設したことを特徴とする回路基板の製造装置
JP20344583A 1983-10-28 1983-10-28 回路基板の製造装置 Pending JPS6094792A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20344583A JPS6094792A (ja) 1983-10-28 1983-10-28 回路基板の製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20344583A JPS6094792A (ja) 1983-10-28 1983-10-28 回路基板の製造装置

Publications (1)

Publication Number Publication Date
JPS6094792A true JPS6094792A (ja) 1985-05-27

Family

ID=16474227

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20344583A Pending JPS6094792A (ja) 1983-10-28 1983-10-28 回路基板の製造装置

Country Status (1)

Country Link
JP (1) JPS6094792A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS582098A (ja) * 1981-06-26 1983-01-07 富士通株式会社 部品の自動位置決め接合装置
JPS58186991A (ja) * 1982-04-26 1983-11-01 株式会社東芝 フラットパッケ−ジ形電子部品のはんだ付け装置
JPS6052099A (ja) * 1983-08-31 1985-03-23 日本電気ホームエレクトロニクス株式会社 部品の自動実装装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS582098A (ja) * 1981-06-26 1983-01-07 富士通株式会社 部品の自動位置決め接合装置
JPS58186991A (ja) * 1982-04-26 1983-11-01 株式会社東芝 フラットパッケ−ジ形電子部品のはんだ付け装置
JPS6052099A (ja) * 1983-08-31 1985-03-23 日本電気ホームエレクトロニクス株式会社 部品の自動実装装置

Similar Documents

Publication Publication Date Title
US6060772A (en) Power semiconductor module with a plurality of semiconductor chips
KR100987479B1 (ko) 반도체 칩 및 이를 이용한 반도체 칩 패키지
US7154186B2 (en) Multi-flip chip on lead frame on over molded IC package and method of assembly
DE69216867T2 (de) Verkapselte Anordnung mehrerer Halbleiterbausteine und Herstellungsverfahren dafür
US6902955B2 (en) Method of manufacturing a semiconductor device having a flexible wiring substrate
JP3410969B2 (ja) 半導体装置
US7427810B2 (en) Semiconductor device including semiconductor element mounted on another semiconductor element
US6472732B1 (en) BGA package and method for fabricating the same
KR100301649B1 (ko) 반도체장치
US20140326488A1 (en) Microelectronic devices and microelectronic support devices, and associated assemblies and methods
JP2855719B2 (ja) 半導体装置
DE4338432A1 (de) Integrierte Halbleiterschaltungsbaueinheit, Herstellungsverfahren dafür und Montageverfahren dafür
EP0330372A2 (en) Hybrid ic with heat sink
US6617525B2 (en) Molded stiffener for flexible circuit molding
JPH08293529A (ja) 半導体装置およびその製造方法およびそれを用いた電子装置
US20040171193A1 (en) Semiconductor device and its manufacturing method
CN100389494C (zh) 集成电路封装的制作工艺
US6711815B2 (en) Fabricating method of semiconductor devices
US6101098A (en) Structure and method for mounting an electric part
JPS6094792A (ja) 回路基板の製造装置
KR980006165A (ko) Ic패키지, ic프로브 카드, 코넥터 및 그들의 제조 방법
JP4667666B2 (ja) チップアレイモジュール
US20240404973A1 (en) Wafer level process for semiconductor device package
JPS6250313B2 (ja)
JPS6097693A (ja) 回路基板の製造装置