JPS6086943A - デイジタル入力回路 - Google Patents
デイジタル入力回路Info
- Publication number
- JPS6086943A JPS6086943A JP58196574A JP19657483A JPS6086943A JP S6086943 A JPS6086943 A JP S6086943A JP 58196574 A JP58196574 A JP 58196574A JP 19657483 A JP19657483 A JP 19657483A JP S6086943 A JPS6086943 A JP S6086943A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input circuit
- digital input
- power supply
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/02—Details
- H04L12/10—Current supply arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は電子回路のディシリ入＼刀回路に関するもの
である。
である。
従来この種の装置として第１図に示すものがあった。第
１図において、１はプラントにある焦′屯圧接点、２は
入力回路用電源、３はカードと外部を接続するコネクタ
、４は論理回路と外線とを絶縁するフォトカブラ、５は
フォトカプラ４に流扛る電Ｒｋ制限する抵抗、６は７オ
トカブラ４の状態な論理レベルにする論理回路である。
１図において、１はプラントにある焦′屯圧接点、２は
入力回路用電源、３はカードと外部を接続するコネクタ
、４は論理回路と外線とを絶縁するフォトカブラ、５は
フォトカプラ４に流扛る電Ｒｋ制限する抵抗、６は７オ
トカブラ４の状態な論理レベルにする論理回路である。
−Ｆ７ｔｌ Ｏはディジタル入力回路の外部回路、２０
は内部回路用カードである。
は内部回路用カードである。
仄に動作について説明する。プラントの状態にニジ開閉
する無電圧接点１として１例えばリレー接点、スイッチ
等が閉状態になった時、外部回路１０の電源２から供給
さｎる電流は、制限抵抗５にて制限された電流量が７オ
トカブラ４の発光ダイオード側Ｔｌｃ流扛る。そこでフ
ォトカブラ４（／Ｃ麗ｆ′した電流は１発光によって二
次側の受光トランジスタに伝達さｎてさらに論理回路６
に、無電圧接点が閉状態になった事実を伝える。
する無電圧接点１として１例えばリレー接点、スイッチ
等が閉状態になった時、外部回路１０の電源２から供給
さｎる電流は、制限抵抗５にて制限された電流量が７オ
トカブラ４の発光ダイオード側Ｔｌｃ流扛る。そこでフ
ォトカブラ４（／Ｃ麗ｆ′した電流は１発光によって二
次側の受光トランジスタに伝達さｎてさらに論理回路６
に、無電圧接点が閉状態になった事実を伝える。
従来のディジタル入力回路に以上のように構成さ扛てい
るので、外線の侯史？するためＫは一旦入力回路の電瀞
２を停止させることが必要で一部分の回路変更の為にも
全体の電＋１３ｉ！ ２ Ｙ停止させなけｎばならない
などの欠点があった。
るので、外線の侯史？するためＫは一旦入力回路の電瀞
２を停止させることが必要で一部分の回路変更の為にも
全体の電＋１３ｉ！ ２ Ｙ停止させなけｎばならない
などの欠点があった。
この発明は上記のような従来のものの欠点を除去するた
めになさ−ｒＬｋもので、ディジタル入力回路の電源ラ
インに開閉スイッチを備えることにより、＠カード単位
の結線の変更を全体の電源装置を停止することなく行う
にしたディジタル入力回路を提供することな目的として
いる。
めになさ−ｒＬｋもので、ディジタル入力回路の電源ラ
インに開閉スイッチを備えることにより、＠カード単位
の結線の変更を全体の電源装置を停止することなく行う
にしたディジタル入力回路を提供することな目的として
いる。
以下、この発明の一実施例ケ図について説明する。第２
図において、２１はプラントの状態な示す無電圧接点、
２２は電飾装置、２３にカード２０と外部回路１０とを
接続するコネクタ、２４は論理回路２７と外部回路１０
と絶縁するフォトカプラ、２５はフォトカプラ２４に流
ｎる電流を制限する制限抵抗、２６はカード２０内で１
１Ｍ＆切るスイッチ、２７はフォトカプラ２４の′電圧
な論理レベルにする論理回路である。
図において、２１はプラントの状態な示す無電圧接点、
２２は電飾装置、２３にカード２０と外部回路１０とを
接続するコネクタ、２４は論理回路２７と外部回路１０
と絶縁するフォトカプラ、２５はフォトカプラ２４に流
ｎる電流を制限する制限抵抗、２６はカード２０内で１
１Ｍ＆切るスイッチ、２７はフォトカプラ２４の′電圧
な論理レベルにする論理回路である。
次にこの実施例の動作について説明する。この実施例の
ディジタル入力回路は従来のディジクル入力回路の動作
と大差はなく、プラントの状態にエリ開閉する無電圧接
点２１として１例えばリレー、スイッチ等が閉状態にな
ることによって、入力回路用電源２２０を流は制限抵抗
２５によって制限さｎｉ値の電流が７オトカブラ２４に
流ｎる。
ディジタル入力回路は従来のディジクル入力回路の動作
と大差はなく、プラントの状態にエリ開閉する無電圧接
点２１として１例えばリレー、スイッチ等が閉状態にな
ることによって、入力回路用電源２２０を流は制限抵抗
２５によって制限さｎｉ値の電流が７オトカブラ２４に
流ｎる。
フォトカプラ２４に流れた電流は１発光によって論理回
路側に伝達さ扛、論理回路２７がＳ電圧接点が閉状態に
なったこと？感知する。この動作において、カード２０
内に電源開閉スイッチ２６をもうけることによって、無
電圧接点２１の状態に関係なくスイッチ２６を開状態に
することができ。
路側に伝達さ扛、論理回路２７がＳ電圧接点が閉状態に
なったこと？感知する。この動作において、カード２０
内に電源開閉スイッチ２６をもうけることによって、無
電圧接点２１の状態に関係なくスイッチ２６を開状態に
することができ。
それによって７オトカプラに流ｎる電流を止めることが
出来る。従って、カード２０の外部の電源装置２２を停
止させることなしにコネクタ２３の接続ｖｉ史すること
が出来る。
出来る。従って、カード２０の外部の電源装置２２を停
止させることなしにコネクタ２３の接続ｖｉ史すること
が出来る。
なお上記の実施例でにディジタル入力回路が２回路入力
の場合？図示したが、このディジタル入力回路が単一で
あっても又多数であっても、共通信号ライン側に電源開
閉スイッチ２６をもうけることによって同一の効果が得
らｎる。
の場合？図示したが、このディジタル入力回路が単一で
あっても又多数であっても、共通信号ライン側に電源開
閉スイッチ２６をもうけることによって同一の効果が得
らｎる。
以上の工うにこの発明は、従来のディジタル入力回路に
スイッチを１個追加して構成したので。
スイッチを１個追加して構成したので。
安価にかつ簡単に保守１点検が名カード単位で行うこと
が出来、しかも他のカードが動作中であっても、この動
作を停止させることなく保守作業を進めることができる
ので、非常に能率的な保守が可能となるという効果があ
る。
が出来、しかも他のカードが動作中であっても、この動
作を停止させることなく保守作業を進めることができる
ので、非常に能率的な保守が可能となるという効果があ
る。
第１図は従来のディジタル入力回路の回路接続図、第２
図はこの発明の一実施例によるディジタル入力回路の回
路接続図である。 １０・・・外部回路、２０・・・カード、２１・・・無
電圧接点、２２・・・電源装置、２３・・・コネクタ、
２４・・・フォトカプラ、２５・・・制限抵抗、２６・
・・電源開閉スイッチ、２７・・・論理回路。 代理人 大 岩 増 雄 第 １ 口 手続補正書（自発） 特許庁長官殿 １、事件の表示 特願昭５８−１９６５７４号２、発明
の名称 ディジタル人力回路 ３、補正をする者 代表者片山仁へ部 ４、代理人 ５、補正の対象 明細書の発明の詳細な説明の欄 ６、補正の内容 明細書第３頁第５行目「ことなく行うにした」とあるの
を「ことなく行うことを可能とした」と補正する。 以上
図はこの発明の一実施例によるディジタル入力回路の回
路接続図である。 １０・・・外部回路、２０・・・カード、２１・・・無
電圧接点、２２・・・電源装置、２３・・・コネクタ、
２４・・・フォトカプラ、２５・・・制限抵抗、２６・
・・電源開閉スイッチ、２７・・・論理回路。 代理人 大 岩 増 雄 第 １ 口 手続補正書（自発） 特許庁長官殿 １、事件の表示 特願昭５８−１９６５７４号２、発明
の名称 ディジタル人力回路 ３、補正をする者 代表者片山仁へ部 ４、代理人 ５、補正の対象 明細書の発明の詳細な説明の欄 ６、補正の内容 明細書第３頁第５行目「ことなく行うにした」とあるの
を「ことなく行うことを可能とした」と補正する。 以上
Claims (1)
- 無電圧接点の開閉状態を外部回路の電飾装置の供給電流
によって内部回路用カードに設けたフォトカプラを介し
て論理回路内に取シ込むディジタル入力回路において、
上記内部回路用カード内に上記無電圧接点を弁して上記
フォトカブラに与える供給を流？停止するための電源開
閉スイッチを設置したことな特徴とするディジタル入力
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58196574A JPS6086943A (ja) | 1983-10-18 | 1983-10-18 | デイジタル入力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58196574A JPS6086943A (ja) | 1983-10-18 | 1983-10-18 | デイジタル入力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6086943A true JPS6086943A (ja) | 1985-05-16 |
Family
ID=16360001
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58196574A Pending JPS6086943A (ja) | 1983-10-18 | 1983-10-18 | デイジタル入力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6086943A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51108186A (ja) * | 1975-03-20 | 1976-09-25 | Mitsubishi Heavy Ind Ltd | Jushinkairo |
-
1983
- 1983-10-18 JP JP58196574A patent/JPS6086943A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51108186A (ja) * | 1975-03-20 | 1976-09-25 | Mitsubishi Heavy Ind Ltd | Jushinkairo |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60112320A (ja) | トライステ−トゲ−トの保護方式 | |
| KR920010381A (ko) | 쌍방향 스위치회로 | |
| US4158147A (en) | Unidirectional signal paths | |
| JPS6086943A (ja) | デイジタル入力回路 | |
| JPH0876976A (ja) | Ｘｏｒ回路と反転セレクタ回路及びこれらを用いた加算回路 | |
| US4346375A (en) | Solid state status indication circuit for power controllers | |
| KR840004334A (ko) | 논리회로의 한 입력단자 2-단 논리 테스팅 신호를 인가하기 위한 장치 | |
| JPS5850768A (ja) | 半導体集積回路装置 | |
| IL43332A (en) | Voltage adapting arrangement between switching units of switch circuit series and outer circuits | |
| JPS5588150A (en) | Self-check circuit of input-output part | |
| SU1095363A1 (ru) | Мостовой триггер | |
| KR950009874Y1 (ko) | 프로그래머블 로직 콘트롤러의 트랜지스터 출력회로 | |
| JPS6410724A (en) | Josephson integrated circuit | |
| JPS6094530A (ja) | ジヨセフソン電流極性切替回路 | |
| JPS61208251A (ja) | 集積回路装置 | |
| SU1257835A1 (ru) | Мажоритарный элемент | |
| KR930002080Y1 (ko) | 부가 전원이 필요없는 카드리더용 솔레노이드의 구동회로 | |
| JPH03252797A (ja) | 警報監視装置 | |
| JP2621166B2 (ja) | プログラマブルロジツクアレイ装置 | |
| SU711608A1 (ru) | Устройство дл контрол цепи управлени двухпозиционным исполнительным механизмом | |
| JPS62188448A (ja) | デ−タバス回路 | |
| JPH02149999A (ja) | レベルホールド回路 | |
| JPS5932220A (ja) | デイジタル出力回路 | |
| JPH0480676A (ja) | 半導体集積回路 | |
| JPS6335014A (ja) | 出力回路 |