JPS6086892A - Circuit board - Google Patents

Circuit board

Info

Publication number
JPS6086892A
JPS6086892A JP19405883A JP19405883A JPS6086892A JP S6086892 A JPS6086892 A JP S6086892A JP 19405883 A JP19405883 A JP 19405883A JP 19405883 A JP19405883 A JP 19405883A JP S6086892 A JPS6086892 A JP S6086892A
Authority
JP
Japan
Prior art keywords
solder
layer
land
circuit board
solder land
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19405883A
Other languages
Japanese (ja)
Inventor
武彦 小林
山中 康
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP19405883A priority Critical patent/JPS6086892A/en
Publication of JPS6086892A publication Critical patent/JPS6086892A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は回路基板に係シ、特に混成集積回路やモジュ
ール等に用いられる回路基板のはんだマウントに関する
DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to circuit boards, and more particularly to solder mounts for circuit boards used in hybrid integrated circuits, modules, and the like.

〔発明の技術的背景〕[Technical background of the invention]

混成集積回路やモジュール等に用いられる回路基板は、
その絶縁基板がアルミナ、ガラエボ(ガラスせんい入ジ
ェポキシ樹脂)等の材質でなシ、その主面上に形成され
た配線パターンが主面の周辺に近く設けられたはんだ用
ランド層に接続している。このはんだ用ランド層は銅箔
、銀ベーストなどの厚膜導体金属層で形成される。第1
図に上記はんだ用ランド層の部分を示す。図において、
(1)は絶縁基板、(2)ははんだ用ランド層、(3)
ははんだレジスト層で、上記はんだ用ランド層(2)を
はじめはんだ層形成を要する部分を除く全面、すなわち
、配線パターン(4)を含む上記絶縁基板上面に被着さ
れている。なお、上記はんだレジスト層は必須でなく、
とれを省く場合もある。
The circuit boards used in hybrid integrated circuits and modules, etc.
The insulating substrate is made of a material such as alumina or GALAEVO (Gepoxy resin with glass fibers), and the wiring pattern formed on its main surface is connected to a solder land layer provided near the periphery of the main surface. . This solder land layer is formed of a thick conductive metal layer such as copper foil or silver base. 1st
The figure shows the solder land layer. In the figure,
(1) is an insulating substrate, (2) is a solder land layer, (3)
The solder resist layer is coated on the entire surface of the insulating substrate including the wiring pattern (4), excluding the solder land layer (2) and other areas where solder layer formation is required. Note that the above solder resist layer is not essential.
Sometimes the tore is omitted.

従来回路基板で例えば第2図ないし第6図によって説明
するものがある。これは、第2図に示すように、絶縁基
板(1)の一方の主面のはんだ用ランド(2) 、 (
2)・・・にはんだ印刷法によって0.2〜0.3 禦
m厚(1)の印刷はんだ層(5) 、 (5)・・・が
形成され、これらに丸リード線(6) 、 (61・・
・やチップコンデンサ(7)などがマウントされる(第
3図)。しかしこの状態はチップコンデンサのように平
面と平面とではんだ接合されるものははんだ量は適量で
あるが、丸リードのようなものではリードの周囲を包囲
するはんだ量が必要な部分には明かに不足であシ、はん
だ接合強度が不良である。よって、これにはんだす70
−を施しても第4図に示すようにはんだ層(5’) ?
 (5’)・・・は不足である。
2. Description of the Related Art Some conventional circuit boards are illustrated in FIGS. 2 to 6, for example. As shown in FIG.
2) Printed solder layers (5), (5)... with a thickness of 0.2 to 0.3 m (1) are formed by the solder printing method, and round lead wires (6), (61...
・A chip capacitor (7), etc. are mounted (Figure 3). However, in this situation, the amount of solder is appropriate for items such as chip capacitors that are soldered together between two flat surfaces, but for items such as round leads, the amount of solder that surrounds the leads is obvious. The solder joint strength is poor. Therefore, solder 70 to this
Even if - is applied, the solder layer (5') remains as shown in Fig. 4?
(5')... is insufficient.

そこで第3図に示すように部品マウントを施してから第
5図に示すようにはんだ量不足のはんだ用ランド層に対
しはんだ補充を施してはんだ層◇りとし、はんだリフロ
ーを施して第6図のようにはんだ層(15’)とし良好
なはんだ接合が達成される。
Therefore, after mounting the components as shown in Figure 3, replenishing the solder land layer with insufficient solder amount as shown in Figure 5 to make the solder layer ◇, and performing solder reflow, as shown in Figure 6. A good solder joint is achieved with the solder layer (15') as shown in FIG.

〔背景技術の問題点〕[Problems with background technology]

はんだ用ランドのはんだ量を多くするために、第7図に
示すようにはんだ用ランド層(2)にこれからはみ出さ
せてはんだ層(ハ)が設けられ、ついではんだり70−
を施すと第8図に示すように、はんだ用ランド(2)上
に置かれたリード(6)を充分に包むはんだ層(25つ
と、はんだ用ランド上からはみ出したはんだ層(ハ)の
周縁の一部が球状はんだ(257/)とに離散する。こ
の球状はんだははんだ接合に寄与しない。
In order to increase the amount of solder on the solder land, a solder layer (c) is provided on the solder land layer (2) protruding from it as shown in FIG.
As shown in Figure 8, the solder layer (25) sufficiently wraps the lead (6) placed on the solder land (2), and the periphery of the solder layer (c) protruding from the solder land (2). A part of the solder is separated into spherical solder (257/). This spherical solder does not contribute to the solder joint.

次の手段としてはんだ用ランドに設けるはんだ厚さを通
常の0.2〜0.3m程度を0.5mに厚くすることは
可能であるが、はんだ量を多く必要としないはんだ用ラ
ンド層、例えば前記チップコンデンサ(7)をマウント
するランドに対してははんだが無駄となる上に、近接し
た精密パターンに対してははんだブリッジとなシ回路の
短絡を生ずるという問題がある。
As a next method, it is possible to increase the thickness of the solder provided on the solder land from the usual 0.2 to 0.3 m to 0.5 m, but it is possible to increase the thickness of the solder provided on the solder land from the usual 0.2 to 0.3 m, but it is possible to increase the thickness of the solder provided on the solder land from the usual 0.2 to 0.3 m. Solder is wasted on the lands on which the chip capacitors (7) are mounted, and solder bridges and short circuits occur on adjacent precision patterns.

〔発明の目的〕[Purpose of the invention]

この発明は従来の問題点に対し、はんだ接合部の改良構
造を備えた回路基板を提供する。
The present invention overcomes the problems of the prior art and provides a circuit board with an improved structure of solder joints.

〔発明の概要〕[Summary of the invention]

この発明にかかる回路基板は絶縁基板の主面に印刷形成
されたはんだ用ランド層に部品をマウントしはんだリフ
ローして部品マウントを施す回路基板のはんだ用ランド
層がその外方へ延出した線状パターンを具備したことを
特徴とする。
In the circuit board according to the present invention, components are mounted on a solder land layer printed on the main surface of an insulating board, and the components are mounted by solder reflow.The solder land layer of the circuit board extends outward from the line. It is characterized by having a shaped pattern.

〔発明の実施例〕[Embodiments of the invention]

次にこの発明を1実施例の回路基板につき第9図以降を
参照して詳細に説明する。
Next, the present invention will be explained in detail with reference to FIG. 9 and subsequent figures for one embodiment of the circuit board.

第9図において、(1)はガラエボ(ガラスせんい入ジ
ェポキシ樹脂)、7エール、アルミナ等で形成された絶
縁基板で、その上面に銅箔、銀ベーストなどの厚膜導体
金属層で形成された配線パターン(4)、はんだ用ラン
ド層a4が形成され、はんだ用ランド層上を除いて紘は
んだレジスト(3)で被覆されている。
In Fig. 9, (1) is an insulating substrate made of Gala Evo (glass-filled epoxy resin), 7 Ale, alumina, etc., and a thick conductive metal layer such as copper foil or silver base is formed on the top surface of the insulating substrate. A wiring pattern (4) and a solder land layer a4 are formed, and the area except the top of the solder land layer is covered with a transparent solder resist (3).

上記はんだ用ランド層a乃は、方形で従来のはんだ用ラ
ンド層(2)と同型のはんだ用ランド基部(12a)と
、このはんだ用ランド基部(12g)の外方へ触手状に
延出されたパターン条部(12b) 、 Q2b)・・
・からなっている。
The solder land layer ano has a rectangular solder land base (12a) of the same type as the conventional solder land layer (2), and a tentacle-shaped solder land base (12g) extending outward from the solder land base (12g). pattern stripe (12b), Q2b)...
・Consists of.

次に上記絶縁基板によってはんだ接合を施、す工程を第
10図ないし第12図によって説明する。
Next, the process of performing solder bonding using the insulating substrate will be explained with reference to FIGS. 10 to 12.

絶縁基板(1)の主面上にはんだ用ランド層(1りが設
けられ、はんだ用ランド層上を除いてはんだレジスト層
(3)で被覆保護されている(第1O図)。
A solder land layer (1) is provided on the main surface of the insulating substrate (1), and the areas other than the solder land layer are covered and protected with a solder resist layer (3) (FIG. 1O).

ついではんだ用ランド層に印刷はんだ層(35)。Next, a printed solder layer (35) is applied to the solder land layer.

(35)・・・を形成する。この場合、上記印刷はんだ
層のはんだ用ランド基部(12g)はもとよシこれから
延出して設叶られているパターン条部(12b) 、(
12b)・・・上、およびパターン条部によって挟まれ
る域内のはんだレジスト層上をも印刷はんだ層は連続し
て被覆する(第11図)。
(35)... is formed. In this case, not only the solder land base (12g) of the printed solder layer but also the pattern stripes (12b) extending from the solder land base (12g), (
12b)...The printed solder layer is continuously coated on the top and also on the solder resist layer in the area sandwiched by the pattern stripes (FIG. 11).

次に前記印刷はんだ層(35)、(35)・・・上に配
設予定の部品の例えばリード(6)、(6)・・・を配
置した後、はんだリフローを施してはんだ層(35’)
 、 (35’)・・・に形成する。
Next, parts to be placed, such as leads (6), (6), etc., are placed on the printed solder layers (35), (35), and then solder reflow is applied to the solder layers (35). ')
, (35')... is formed.

層上の如くして予め印刷はんだ層の面積を従来のはんだ
用ランド基部よシも拡張しているので、はんだ量は十分
である。すなわち、印刷はんだ層のうち、はんだ用ラン
ド基部よシはみ出して被着されたはんだ量がパターン条
部を径由してランド基部に還流して補給されるものであ
る。
Since the area of the printed solder layer is expanded in advance from the base of the conventional solder land, the amount of solder is sufficient. That is, the amount of solder deposited on the printed solder layer that protrudes beyond the base of the solder land flows back to the base of the land via the pattern stripes and is replenished.

なお、この発明は第13図に示すはんだ用ランド層に)
、嗜に形成してもよい。これらははんだ用ランド基部か
ら延出させたパターン条部が夫々3条、5条のものを例
示している。
Note that this invention applies to the solder land layer shown in FIG.
, may be formed as desired. These examples show three and five pattern stripes extending from the solder land base, respectively.

さらに、第14図に示すようにパターン条部が延出した
のち折曲したはんだ用ランド層(4り、または、間隔を
おいて延出したパターン条部が折曲して連結され閉じた
はんだ用ランド層6aとしてもよい。
Furthermore, as shown in FIG. 14, a solder land layer (4 ri) in which the pattern stripes extend and then are bent, or a closed solder land layer in which the pattern stripes extending at intervals are bent and connected. It may also be used as a land layer 6a.

次に、との発明ははんだ用ランド層の形成にあたシ、特
にパターン条部を形成することなく、パターン条部をは
じめこれらによって挾まれ、あるいは囲まれる区域を含
めて広く形成しておき(第15図)、はんだレジスト層
(3)の形成時にパターン条部をはんだレジスト層だけ
で形成して(第16図)もよ喀、い。
Next, when forming a solder land layer, the invention of 2009-2011 does not particularly form pattern stripes, but rather forms a wide area including the pattern stripes and areas sandwiched or surrounded by these. (FIG. 15), it is also possible to form the pattern stripes only from the solder resist layer (FIG. 16) when forming the solder resist layer (3).

〔発明の効果〕 。〔Effect of the invention〕 .

この発明にかかる回路基板によれば、ディスペンサによ
るはんだ補給の不正確化を回避できるので工程が短縮で
きるとともに、はんだ量過剰による回路パターン間の短
絡等も回避されるなどの顕著な効果がある。
According to the circuit board according to the present invention, it is possible to avoid inaccurate solder replenishment by a dispenser, thereby shortening the process, and there are significant effects such as avoiding short circuits between circuit patterns due to an excessive amount of solder.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は回路基板の構造を示す正面図、第2図ないし第
6図は回路基板への部品のはんだ接合の工程を説明する
だめの各(、)図は正面図、各(b)図は断面図、第7
図と第8図ははんだ用ランドに対する従来のはんだ層形
成の1手段を説明するいずれも正面図、第9図以降はこ
の発明の実施例にかかシ、第9図は回路基板の一部の正
面図、第10図ないし第12図は回路基板への部品のは
んだ接合工程を示すいずれも正面図、第13図ないし第
16図は別の実施例を説明するための回路基板の一部を
示す正面図である。 1 絶縁基板 3 はんだレジスト 6.7 部品(リード、チップコンデンサ)12、聾、
32,42シリ はんだ用ランド層12g はんだ用ラ
ンド基部 12b パターン条部 35 印刷はんだ層 35’ はんだ層(リフロー後) 代理人 弁理士 井 上 −男 第1図 第 2 図 (α)(b) 第 8 図 第 4 図 (α) Cbン 第 6 図 (α)(b) 第7図 第8図 第 9 図 第10図 第11図 第12図 第13図 第15図 第14図 第16図
Figure 1 is a front view showing the structure of the circuit board, Figures 2 to 6 are each (,) figure explaining the process of soldering components to the circuit board, and each (b) figure is a front view. is a cross-sectional view, the seventh
8 and 8 are front views for explaining one conventional means of forming a solder layer on a solder land, and FIG. 9 and subsequent figures show examples of the present invention, and FIG. Figures 10 to 12 are front views showing the process of soldering parts to the circuit board, and Figures 13 to 16 are part of the circuit board for explaining another embodiment. FIG. 1 Insulating board 3 Solder resist 6.7 Parts (leads, chip capacitors) 12, deaf,
32, 42 series Solder land layer 12g Solder land base 12b Pattern strip 35 Printed solder layer 35' Solder layer (after reflow) Agent Patent attorney Inoue - Male Figure 1 Figure 2 (α) (b) 8 Figure 4 (α) Cb Figure 6 (α) (b) Figure 7 Figure 8 Figure 9 Figure 10 Figure 11 Figure 12 Figure 13 Figure 15 Figure 14 Figure 16

Claims (1)

【特許請求の範囲】[Claims] 絶縁基板の主面に印刷形成されたはんだ用う、ンド層に
部品をマウントしはんだリフローして部品マウントを施
す回路基板のはんだ用ランド層がその外方へ延出したパ
ターン會部を具備したことを特徴とする回路基板。
The solder land layer of the circuit board, on which components are mounted on the solder bond layer printed on the main surface of the insulating substrate and the components are mounted by solder reflow, has a pattern portion extending outward from the solder land layer of the circuit board. A circuit board characterized by:
JP19405883A 1983-10-19 1983-10-19 Circuit board Pending JPS6086892A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19405883A JPS6086892A (en) 1983-10-19 1983-10-19 Circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19405883A JPS6086892A (en) 1983-10-19 1983-10-19 Circuit board

Publications (1)

Publication Number Publication Date
JPS6086892A true JPS6086892A (en) 1985-05-16

Family

ID=16318242

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19405883A Pending JPS6086892A (en) 1983-10-19 1983-10-19 Circuit board

Country Status (1)

Country Link
JP (1) JPS6086892A (en)

Similar Documents

Publication Publication Date Title
JPS594873B2 (en) printed wiring board
JP3289858B2 (en) Method of manufacturing multi-chip module and method of mounting on printed wiring board
JPS6086892A (en) Circuit board
JPH057072A (en) Printed wiring board
JPH0378793B2 (en)
JPH0444293A (en) Printed circuit board
KR19990002341A (en) Printed circuit board for mixing heterogeneous chip parts and manufacturing method
JPH0314292A (en) Manufacture of high-density mounting module
JPH0722735A (en) Printed wiring board
JPS61284991A (en) Circuit formation for aluminum/copper composite lined board
JPS5853890A (en) Method of soldering electronic part
JPS63127593A (en) Printed wiring board
JPH1051094A (en) Printed wiring board, and its manufacture
JP2543858Y2 (en) Printed board
JPH09135070A (en) Printed-board
JPH03132092A (en) Printed wiring board
JPH04186731A (en) Circuit board with terminal for mounting circuit parts and manufacture thereof
JPS60143618A (en) Electronic part
JPS62241395A (en) Maltilayer interconnection board
JPS5969995A (en) Method of producing multilayer printed board using teflon base material
JPS6052092A (en) Method of connecting electronic part
JPS5951589A (en) Printed board
JPS5999787A (en) Thick film printed circuit board
JPS6130093A (en) Composite hybrid board
JPH04291987A (en) Packaging structure of surface mounted parts