JPS6082061A - スイツチド・キヤパシタ変成器 - Google Patents
スイツチド・キヤパシタ変成器Info
- Publication number
- JPS6082061A JPS6082061A JP18698883A JP18698883A JPS6082061A JP S6082061 A JPS6082061 A JP S6082061A JP 18698883 A JP18698883 A JP 18698883A JP 18698883 A JP18698883 A JP 18698883A JP S6082061 A JPS6082061 A JP S6082061A
- Authority
- JP
- Japan
- Prior art keywords
- transformer
- parallel
- capacitor
- power
- basic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は磁性部品を使用せずにコンデンサとスイッチを
用いそれにより電力変換を行な５ようにした変成器に関
するものである。
用いそれにより電力変換を行な５ようにした変成器に関
するものである。
第１図は降圧形変成器の従来例を示す回路図であり、第
１Ａ図は第１図におけるスイッチの駆動位相を示すタイ
ミング図である。これらの図において１１ｙ １２，２
１，２２はそれぞれスイッチとしてのＭＯＳ ＦＥＴで
あり、３１ｙ ３２ｙ ４１＊ ４２はそれぞれダイオ
ード、Ｃｏｔ ＣＸｐ Ｃ２はそれぞれコンデンサ、Ｅ
は入力電圧、ＲＬは負荷である。
１Ａ図は第１図におけるスイッチの駆動位相を示すタイ
ミング図である。これらの図において１１ｙ １２，２
１，２２はそれぞれスイッチとしてのＭＯＳ ＦＥＴで
あり、３１ｙ ３２ｙ ４１＊ ４２はそれぞれダイオ
ード、Ｃｏｔ ＣＸｐ Ｃ２はそれぞれコンデンサ、Ｅ
は入力電圧、ＲＬは負荷である。
第１図は２つの電力変換回路Ｐ１．Ｐ２から成る変成器
を示しており、その回路動作は次のとおりである。電力
変換回路Ｐ１については第１Ａ図に見られる如きφ。の
位相でトランジスタ１１のゲート電位がＶＤＤになると
トランジスタ１１は導通し、入力からコンデンサＣｏと
負荷ＲＬとの並列回路、ダイオード３１．コンデンサＣ
１，トランジスタ１工のドレイン・ソースを結ぶループ
が形成される。
を示しており、その回路動作は次のとおりである。電力
変換回路Ｐ１については第１Ａ図に見られる如きφ。の
位相でトランジスタ１１のゲート電位がＶＤＤになると
トランジスタ１１は導通し、入力からコンデンサＣｏと
負荷ＲＬとの並列回路、ダイオード３１．コンデンサＣ
１，トランジスタ１工のドレイン・ソースを結ぶループ
が形成される。
負荷Ｒｒ、の接続がないものとするとコンデンサＣｏに
かかる端子間電位ＶＣｏはダイオード６１およびトラン
ジスタ１１の電圧降下をそれぞれｖＤとなり、ｖＤおよ
びＶｓａｔがＥに比し充分小さい場合には入力電圧Ｅが
コンデンサ容量ｃｏと０１とにより分圧されて得られる
電位がコンデンサＣｏの端子間電位ＶＯＯとなる。
かかる端子間電位ＶＣｏはダイオード６１およびトラン
ジスタ１１の電圧降下をそれぞれｖＤとなり、ｖＤおよ
びＶｓａｔがＥに比し充分小さい場合には入力電圧Ｅが
コンデンサ容量ｃｏと０１とにより分圧されて得られる
電位がコンデンサＣｏの端子間電位ＶＯＯとなる。
つぎにφ０の位相でトランジスタ２１のゲート電位がＶ
ＤＤになるとトランジスタ２１は導通し、トランジスタ
１１は遮断となる。このため、トランジスタ２１．コン
デンサＣ１およびダイオード４１を結ぶループがコンデ
ンサＣ’ｏと並列に形成され、φ。の位相時コンデンサ
Ｃ１に充電された電荷がコンデンサＣｏに放電される。
ＤＤになるとトランジスタ２１は導通し、トランジスタ
１１は遮断となる。このため、トランジスタ２１．コン
デンサＣ１およびダイオード４１を結ぶループがコンデ
ンサＣ’ｏと並列に形成され、φ。の位相時コンデンサ
Ｃ１に充電された電荷がコンデンサＣｏに放電される。
電力変換回路Ｐ２については電力変換回路Ｐ１の場合に
比しコンデンサＣｏとＣ２とが直並列に接続されるとき
の位相が逆になっている。このため、変成器全体として
見ると、φ。とφ０のどちらかの位相でコンデンサＣｏ
は入力電圧Ｅに対し降圧した電圧が与えられることにな
る。コンデンサＣｏ、ｃｌおよびＣ２の各静電容量を全
て等しいとすると負荷ＲＬを接続した場合の負荷電流ｉ
ｐは第２図は外圧形変成器の従来例を示す回路図、第２
Ａ図は第２図におけるスイッチの駆動位相を示すタイミ
ング図である。これらの図において電力変換回路Ｐｌに
ついてはφ。およびφｅの位相でトランジスタ５１およ
び６１が導通し、トランジスタ５１を介してコンデンサ
ＣＩと並列に、ダイオード９１とコンデンサＣ２および
トランジスタ６１のドレイン・ソースを結ぶループが形
成される。すなわち、位相φ。およびφ。においてはコ
ンデンサＣ１およびＣ２を並列に充電することになる。
比しコンデンサＣｏとＣ２とが直並列に接続されるとき
の位相が逆になっている。このため、変成器全体として
見ると、φ。とφ０のどちらかの位相でコンデンサＣｏ
は入力電圧Ｅに対し降圧した電圧が与えられることにな
る。コンデンサＣｏ、ｃｌおよびＣ２の各静電容量を全
て等しいとすると負荷ＲＬを接続した場合の負荷電流ｉ
ｐは第２図は外圧形変成器の従来例を示す回路図、第２
Ａ図は第２図におけるスイッチの駆動位相を示すタイミ
ング図である。これらの図において電力変換回路Ｐｌに
ついてはφ。およびφｅの位相でトランジスタ５１およ
び６１が導通し、トランジスタ５１を介してコンデンサ
ＣＩと並列に、ダイオード９１とコンデンサＣ２および
トランジスタ６１のドレイン・ソースを結ぶループが形
成される。すなわち、位相φ。およびφ。においてはコ
ンデンサＣ１およびＣ２を並列に充電することになる。
つぎにφ０およびへの位相でトランジスタ５１および６
１は遮断となると共にトランジスタ７１および８１が導
通となる。このため、コンデンサＣ１トランジスタ７１
のソース・ドレイン、コンデンサＣ２およびトランジス
タ８１のソース・ドレイン。
１は遮断となると共にトランジスタ７１および８１が導
通となる。このため、コンデンサＣ１トランジスタ７１
のソース・ドレイン、コンデンサＣ２およびトランジス
タ８１のソース・ドレイン。
負荷ＲＬとを直列に結ぶループが形成される。
この時負荷ＲＬにかかる出力電圧ＶＯは大略以下となる
。位相φｅおよびφ８でのコンデンサＣ１およびＣ２に
蓄積される電荷をｑ□およびｑ２．位相φ０およびｉで
の電荷を共にｑ２位相φＯおよび八でのコンデンサの電
圧をそれぞれ■１および■２とし、トランジスタの■５
ａｔおよびダイオードのｖＤを十分小さいとするとｑ□
＝ＣＩ Ｅ ｙ ｑ ２ ＝Ｃ２Ｅでありｑ”” ＣＩ
ＶＩ ＝ Ｃ２Ｖ２ ｓまたｑ□＋ｑ２＝２ｑであるか
る。ｃｉ ＝ Ｃ２とするとＶｏ＝２Ｅとなる。
。位相φｅおよびφ８でのコンデンサＣ１およびＣ２に
蓄積される電荷をｑ□およびｑ２．位相φ０およびｉで
の電荷を共にｑ２位相φＯおよび八でのコンデンサの電
圧をそれぞれ■１および■２とし、トランジスタの■５
ａｔおよびダイオードのｖＤを十分小さいとするとｑ□
＝ＣＩ Ｅ ｙ ｑ ２ ＝Ｃ２Ｅでありｑ”” ＣＩ
ＶＩ ＝ Ｃ２Ｖ２ ｓまたｑ□＋ｑ２＝２ｑであるか
る。ｃｉ ＝ Ｃ２とするとＶｏ＝２Ｅとなる。
電力変換回路Ｐ２については電力変換回路Ｐ１の場合に
比し、コンデンサＣ３およびＣ４を並列に充電し、その
後直列接続して昇圧するための位相が逆になっている。
比し、コンデンサＣ３およびＣ４を並列に充電し、その
後直列接続して昇圧するための位相が逆になっている。
このため、変成器全体として見るとどちらかの位相で負
荷ＲＬに昇圧した電圧を与えることになる。なお、コン
デンサＣｏはリップルを低波するためのものである。
荷ＲＬに昇圧した電圧を与えることになる。なお、コン
デンサＣｏはリップルを低波するためのものである。
以上説明したように従来の回路搭成は基本的には２つの
電力変換回路を並列に有する栴成をとり、電力変換回路
におけるコンデンサの充電および放電を大略等時間で行
なわせしめ、２つの電力変換回路における充、放電位相
は互いに逆位相となるよ５に動作させている（φ８およ
びφＯ位相）。したがって、負荷に対する電力の供給周
期は電力変換回路の動作周期の１／２となる。すなわち
、２つの電力変換回路が全く同等である場合、電力変換
回路による負荷への電力供給は一方の回路からの供給が
休止中に他方の回路からの供給が行なわれることになり
、その供給電力は１つの電力変換回路による供給量の２
倍となる。
電力変換回路を並列に有する栴成をとり、電力変換回路
におけるコンデンサの充電および放電を大略等時間で行
なわせしめ、２つの電力変換回路における充、放電位相
は互いに逆位相となるよ５に動作させている（φ８およ
びφＯ位相）。したがって、負荷に対する電力の供給周
期は電力変換回路の動作周期の１／２となる。すなわち
、２つの電力変換回路が全く同等である場合、電力変換
回路による負荷への電力供給は一方の回路からの供給が
休止中に他方の回路からの供給が行なわれることになり
、その供給電力は１つの電力変換回路による供給量の２
倍となる。
また、負荷に供給する電圧の変動量（リップル）につい
ては２つの電力変換回路の元、放電動作を全く同時に行
な５錫合に比し各電力変換回路の負荷への供＃電力が時
間的に２分割されるので低減できる。
ては２つの電力変換回路の元、放電動作を全く同時に行
な５錫合に比し各電力変換回路の負荷への供＃電力が時
間的に２分割されるので低減できる。
しかしながら、現状ではコンデンサの静電容量。
スイッチの許容電流量などからこれらの変成器による負
荷への供給電力は小さい。このため、電力容量の増加に
は一般にはコンデンサの静電容量を増加したり、動作周
期の短縮を図る必要がある。
荷への供給電力は小さい。このため、電力容量の増加に
は一般にはコンデンサの静電容量を増加したり、動作周
期の短縮を図る必要がある。
しかしながら、コンデンサの静電容量を増加させると充
、放電に要する時間が長くなることから動作周期の短縮
には制約がある。このため、大容量のコンデンサを使用
して高出力化するには長い周期で、しかも１周期当り大
きな電力を転送しなければならないため出力に生じるリ
ッグル電圧が増大し、所望の許容変動量を満すためにフ
ィルタを新たに設けたり、フィルタのインダクタンスや
静電容量を増加しなレナればならないとい５欠点がある
。また、コンデンサ容量の増加やフィルタの新設、拡充
により変成器の構成部品形状が大きくなり小形化できな
いという欠点がある。
、放電に要する時間が長くなることから動作周期の短縮
には制約がある。このため、大容量のコンデンサを使用
して高出力化するには長い周期で、しかも１周期当り大
きな電力を転送しなければならないため出力に生じるリ
ッグル電圧が増大し、所望の許容変動量を満すためにフ
ィルタを新たに設けたり、フィルタのインダクタンスや
静電容量を増加しなレナればならないとい５欠点がある
。また、コンデンサ容量の増加やフィルタの新設、拡充
により変成器の構成部品形状が大きくなり小形化できな
いという欠点がある。
本発明は上述のような従来技術の欠点を除去するために
なされたものであり、従って本発明の目的は、出力電圧
リップルを大きくすることなく、また全体形状も小形で
ありながら電力容量の増加を可能にするスイッチド・キ
ャパシタ変成器を提供することにある。
なされたものであり、従って本発明の目的は、出力電圧
リップルを大きくすることなく、また全体形状も小形で
ありながら電力容量の増加を可能にするスイッチド・キ
ャパシタ変成器を提供することにある。
本発明の構成の要点は、スイッチド・キャノくシタ変成
器を構成する電力変換回路の動作の多重度（インクリー
ブ）を少なくも３以上にした点にある。
器を構成する電力変換回路の動作の多重度（インクリー
ブ）を少なくも３以上にした点にある。
次に図を参照して本発明の詳細な説明する。
第６図は本発明の一実施例、すなわち降圧形変成器につ
いての実施例を示す回路図である。同図において、１１
および１２は入力電力を供給、遮断するための入力ポー
トＩのＭＯＳ ＦＥＴスイッチ、１３および１４は電力
変換回路Ｐから負荷Ｒｒ。
いての実施例を示す回路図である。同図において、１１
および１２は入力電力を供給、遮断するための入力ポー
トＩのＭＯＳ ＦＥＴスイッチ、１３および１４は電力
変換回路Ｐから負荷Ｒｒ。
に出力電力を供給、遮断するための出力ポート０のＭＯ
Ｓ ＦＥＴスイッチ、１５および１６は電力変換回路Ｐ
におけるコンデンサ、１７，１８および１９はこれらコ
ンデンサを所望タイミングで直・並列接続するためのＭ
ＯＳ ＦＥＴスイッチであり、これら入力ポートエア電
力変換回路Ｐ、出力ボートＯからなる基本変成器が多数
（＃１〜＃ｎ）並列に接続され、各基本変成器の入力ボ
ート用スイッチ１１，１２には入力電圧Ｅがそれぞれ並
列に接続され、出力ボート用スイッチ１３．１４からは
負荷ＲＬにそれぞれ並列に接続されている。
Ｓ ＦＥＴスイッチ、１５および１６は電力変換回路Ｐ
におけるコンデンサ、１７，１８および１９はこれらコ
ンデンサを所望タイミングで直・並列接続するためのＭ
ＯＳ ＦＥＴスイッチであり、これら入力ポートエア電
力変換回路Ｐ、出力ボートＯからなる基本変成器が多数
（＃１〜＃ｎ）並列に接続され、各基本変成器の入力ボ
ート用スイッチ１１，１２には入力電圧Ｅがそれぞれ並
列に接続され、出力ボート用スイッチ１３．１４からは
負荷ＲＬにそれぞれ並列に接続されている。
第４図は第６図の実施例における各スイッチの駆動位相
を示すタイミング図である。
を示すタイミング図である。
以下第６図、第４図を参照して回路動作について説明す
る。基本変成器＃１を第４図＃ｉのタイミングに従って
動作するものとして説明する。入力スイッチ１１および
１２は第４図＃ｉのＡおよびＢの棒腺長に対応した期間
だけ導通するものとして示しである。
る。基本変成器＃１を第４図＃ｉのタイミングに従って
動作するものとして説明する。入力スイッチ１１および
１２は第４図＃ｉのＡおよびＢの棒腺長に対応した期間
だけ導通するものとして示しである。
なお、これらのスイッチを導通させるのに必要なゲート
電圧の発生手段については衆知なのでその記述を省略す
る。
電圧の発生手段については衆知なのでその記述を省略す
る。
スイッチ１７はスイッチＡおよびＢに同期し第４図＃ｉ
のＸに示す期間導通する。この時入力電圧Ｅに対しスイ
ッチＢ、コンデンサＣＩ、スイッチＸ、コンデンサＣ２
およびスイッチＡを直列に結ぶループが形成される。こ
れによりコンデンサＣ１には電荷が蓄積され、その電圧
は入力電圧ＥをコンデンサＣ２の静電容量にほぼ逆比例
するよつぎに、スイッチ１１，１２および１７を遮断し
、スイッチ１６および１４を第４図＃ｉのＭおよびＮに
示すタイミングで導通させる。この時コンデンサＣ１は
負荷ＲＬと接続状態になる。この際コンデンサＣＩに蓄
積された電荷は負荷ＲＬに転送される。
のＸに示す期間導通する。この時入力電圧Ｅに対しスイ
ッチＢ、コンデンサＣＩ、スイッチＸ、コンデンサＣ２
およびスイッチＡを直列に結ぶループが形成される。こ
れによりコンデンサＣ１には電荷が蓄積され、その電圧
は入力電圧ＥをコンデンサＣ２の静電容量にほぼ逆比例
するよつぎに、スイッチ１１，１２および１７を遮断し
、スイッチ１６および１４を第４図＃ｉのＭおよびＮに
示すタイミングで導通させる。この時コンデンサＣ１は
負荷ＲＬと接続状態になる。この際コンデンサＣＩに蓄
積された電荷は負荷ＲＬに転送される。
つぎにスイッチ１８および１９が第４図＃ｉのＹおよび
Ｚに示す時刻に導通するとコンデンサＣ２はコンデンサ
Ｃ１と並列に接続され、コンデンサＣ１およびＣ２が入
力電圧Ｅと直列接続時にコンデンサＣ２に充電された電
荷が負荷ＲＬに供給されコンデンサＣ２は放電される。
Ｚに示す時刻に導通するとコンデンサＣ２はコンデンサ
Ｃ１と並列に接続され、コンデンサＣ１およびＣ２が入
力電圧Ｅと直列接続時にコンデンサＣ２に充電された電
荷が負荷ＲＬに供給されコンデンサＣ２は放電される。
したがって、負荷ＲＩ、にはコンデンサＣＩおよびＣ２
の各々からスイッチＭおよびＮが導通した時とスイッチ
Ｍ、Ｎが導通状態でスイッチＹおよびＺが導通した時の
２回電荷が供給される。このため、出力ボート用ヌイツ
チ１３，１４の最小導通時間は入力ボート用スイッチ１
１．１２の導通時間に比し大略その２倍程度が必要であ
る。
の各々からスイッチＭおよびＮが導通した時とスイッチ
Ｍ、Ｎが導通状態でスイッチＹおよびＺが導通した時の
２回電荷が供給される。このため、出力ボート用ヌイツ
チ１３，１４の最小導通時間は入力ボート用スイッチ１
１．１２の導通時間に比し大略その２倍程度が必要であ
る。
また、入力ポート用スイッチ１１，１２（Ａ、Ｂ）と出
力ポート用スイッチ１３，１４（Ｍ、Ｎ）とは第４図に
示すように同時期には導通しないよ５両スイッチを動作
させているので入力と出力との電位は浮動（ｆｌｏａｔ
ｉｎｇ ）状態とすることができ、例えば、１次・２次
間のアース分１”ｆｆｌが可能である。
力ポート用スイッチ１３，１４（Ｍ、Ｎ）とは第４図に
示すように同時期には導通しないよ５両スイッチを動作
させているので入力と出力との電位は浮動（ｆｌｏａｔ
ｉｎｇ ）状態とすることができ、例えば、１次・２次
間のアース分１”ｆｆｌが可能である。
以上は第６図の基本変成器＃１について説明したもので
あるが、基本変成器からの出力電力としてさらに大きな
電力を得るためには、基本変成器をいくつか並列に接続
した構成にする必要がある。
あるが、基本変成器からの出力電力としてさらに大きな
電力を得るためには、基本変成器をいくつか並列に接続
した構成にする必要がある。
第６図は基本変成器をｎ個並列接続した構成を示す図で
あるが、基本変成器を８個並列接続させ、これらを各々
インタリープ動作させる場合の各基本変成器におけるス
イッチの駆動位相のタイミング例を示すと第４図の＃ｉ
から＃ｉ＋７に示したとおりとなる。ここで第４図にお
ける基本変成器の番号ｉは１かも８までの任意の整数で
あり、ｉ十ｋ（ｋ−１，２，・・・・・）７）は８を法
とする整数である。
あるが、基本変成器を８個並列接続させ、これらを各々
インタリープ動作させる場合の各基本変成器におけるス
イッチの駆動位相のタイミング例を示すと第４図の＃ｉ
から＃ｉ＋７に示したとおりとなる。ここで第４図にお
ける基本変成器の番号ｉは１かも８までの任意の整数で
あり、ｉ十ｋ（ｋ−１，２，・・・・・）７）は８を法
とする整数である。
このように各基本変成器の動作としては、基本変成器の
動作の固有周期を基本変成器が並列に動作する数で除し
た時間間隔だけ互いにずらして各基本変成器を動作（イ
ンタリープ動作）させているため、単位時間当りの負荷
への供給電力は基本変成器を一括して動作させる場合の
供給電力と同量であるにもかかわらず、−転送当りの電
力供給量はインクリープの多重度分だけ分割された量で
あり、転送の回数はインタリープの多重度倍であるので
出力に生じるリップル電圧は一括して動作させる場合に
比し著しく低減でき、出力の変動量を低減するためのフ
ィルタの新設や拡充の必要がなく変成器を著しく小形化
できるといつ利点が生じる。
動作の固有周期を基本変成器が並列に動作する数で除し
た時間間隔だけ互いにずらして各基本変成器を動作（イ
ンタリープ動作）させているため、単位時間当りの負荷
への供給電力は基本変成器を一括して動作させる場合の
供給電力と同量であるにもかかわらず、−転送当りの電
力供給量はインクリープの多重度分だけ分割された量で
あり、転送の回数はインタリープの多重度倍であるので
出力に生じるリップル電圧は一括して動作させる場合に
比し著しく低減でき、出力の変動量を低減するためのフ
ィルタの新設や拡充の必要がなく変成器を著しく小形化
できるといつ利点が生じる。
したがって、本実施例によれば出力数１０Ｗ程度と比較
的大きな出力電力の供給も可能であり、かつ出力電圧リ
ップル肌格が厳しいＤｃ−ＤＣコンバータなどの電力変
換装置を小形に提供できる。
的大きな出力電力の供給も可能であり、かつ出力電圧リ
ップル肌格が厳しいＤｃ−ＤＣコンバータなどの電力変
換装置を小形に提供できる。
第５図は本発明の他の実施例、すなわち外圧形変成器に
ついての実施例を示す回路図である。同図において２０
，２１および２２はコンデンサＣｉおよびＣ２を所望タ
イミングで並・直列接続するためのＭＯＳ ＰＥＴスイ
ッチであり、これらのスイッチおよびコンデンサと、入
力ポート用スイッチ１１および１２．出力ポート用スイ
ッチ１３および１４で基本変成器＃１を構成し、これら
の変成器を多数（＃１〜＃ｎ）並列に接続し各変成器の
入力ポート用スイッチには入力電圧Ｅをそれぞれ接続す
ると共に各変成器の出力ポート用スイッチには負荷ＲＬ
をそれぞれ接続してし・る。
ついての実施例を示す回路図である。同図において２０
，２１および２２はコンデンサＣｉおよびＣ２を所望タ
イミングで並・直列接続するためのＭＯＳ ＰＥＴスイ
ッチであり、これらのスイッチおよびコンデンサと、入
力ポート用スイッチ１１および１２．出力ポート用スイ
ッチ１３および１４で基本変成器＃１を構成し、これら
の変成器を多数（＃１〜＃ｎ）並列に接続し各変成器の
入力ポート用スイッチには入力電圧Ｅをそれぞれ接続す
ると共に各変成器の出力ポート用スイッチには負荷ＲＬ
をそれぞれ接続してし・る。
′Ｗ、６図は第５図の実施例における各スイッチの駆動
位相を示すタイミング図であり、８重インタリープ動作
例を示したタイミング図で、基本変成−−−、−＋ −
、−１，−＋−ｙ’１１訃Ｏも沖し才る正整数である。
位相を示すタイミング図であり、８重インタリープ動作
例を示したタイミング図で、基本変成−−−、−＋ −
、−１，−＋−ｙ’１１訃Ｏも沖し才る正整数である。
第６図に示したタイミングは第４図の降圧形について示
したタイミングに比し出力ポート用スイッチのタイミン
グが若干異なっている。これは電力変換回路Ｐにおける
コンデンサの並直列切替えにより出力の転送可能時刻が
若干異なることによる。
したタイミングに比し出力ポート用スイッチのタイミン
グが若干異なっている。これは電力変換回路Ｐにおける
コンデンサの並直列切替えにより出力の転送可能時刻が
若干異なることによる。
第５図の実施例における各基本変成器の動作は第６図の
タイミング図に示すごとく基本変成器の固有周期を基本
変成器の並列に動作させる数で除した時間間隔だけ互い
にずらして動作させて０るため、電力供給は基本変成器
を一括して動作させる場合に比し、インクリープの多重
度分だけ分割された量を一度に転送し、転送の回数はイ
ンタリーブの多重度倍で転送することになる。このため
、出力に生じるリップル電圧は基本変成器を一括して動
作させる場合に比し著しく低減できるので出力の変動量
を低域するためのフィルタの新設や拡充の必要がなく、
高品質でしかも従来に比し比較的大きな電力量の変成器
を小形で提供でき、本実施例は出力数１０Ｗ程度のＤＣ
−ＤＣコンバータなどの電力変換に応用できる。
タイミング図に示すごとく基本変成器の固有周期を基本
変成器の並列に動作させる数で除した時間間隔だけ互い
にずらして動作させて０るため、電力供給は基本変成器
を一括して動作させる場合に比し、インクリープの多重
度分だけ分割された量を一度に転送し、転送の回数はイ
ンタリーブの多重度倍で転送することになる。このため
、出力に生じるリップル電圧は基本変成器を一括して動
作させる場合に比し著しく低減できるので出力の変動量
を低域するためのフィルタの新設や拡充の必要がなく、
高品質でしかも従来に比し比較的大きな電力量の変成器
を小形で提供でき、本実施例は出力数１０Ｗ程度のＤＣ
−ＤＣコンバータなどの電力変換に応用できる。
以上説明したよ５に、本発明による変成器は、コンデン
サを直並列に切換接続して所望電圧を得るための電力変
換回路と入・出力スイッチとを有する基本変成器を複数
並列に接続し、これらをインタリープ動作させるよ５措
成した変成器であるから、数Ｗ−数１０Ｗ８度と比較的
大きな電力容量のＤＣ−ＤＣコンバータなどの電力変換
装置を出力電圧リップルを著しく小さく、また、小形な
形状で提供できるという利点がある。
サを直並列に切換接続して所望電圧を得るための電力変
換回路と入・出力スイッチとを有する基本変成器を複数
並列に接続し、これらをインタリープ動作させるよ５措
成した変成器であるから、数Ｗ−数１０Ｗ８度と比較的
大きな電力容量のＤＣ−ＤＣコンバータなどの電力変換
装置を出力電圧リップルを著しく小さく、また、小形な
形状で提供できるという利点がある。
第１図は従来の降圧形スイッチド・キャパシタ変成器を
示す回路図、第１Ａ図は第１図におけるスイッチの駆動
位相を示すタイミング図、第２図は従来の昇圧形スイッ
チド・キャパシタ変成器を示す回路図、第２Ａ図は第２
図におけるスイッチの駆動位相を示すタイミング図、第
６図は本発明の一実施例（降圧形）を示す回路図、第４
図は第６図の実施例を動作させるための第３図における
各スイッチの駆動位相を示すタイミング図、第５図は本
発明の他の実施例（外圧形）を示す回路図、第６図は第
５図の実施例を動作させるための第５図における各スイ
ッチの駆動位相を示すタイミング図、である。 符号説明 １．２，１１，１２，１３，１４，１７，１８，１９゜
２０．２１，２２・・・・・・ＭＯＳ ＦＥＴ、５，４
・・・・・・ダイ、ｔ−）’、１５，１６，２３，２４
・・・・・・コンデンサ代理人 弁理士 並 木 昭
夫 代理人 弁理士 松 崎 清 第１図 ２ 第１Ａ図 第２図 第２Ａ図
示す回路図、第１Ａ図は第１図におけるスイッチの駆動
位相を示すタイミング図、第２図は従来の昇圧形スイッ
チド・キャパシタ変成器を示す回路図、第２Ａ図は第２
図におけるスイッチの駆動位相を示すタイミング図、第
６図は本発明の一実施例（降圧形）を示す回路図、第４
図は第６図の実施例を動作させるための第３図における
各スイッチの駆動位相を示すタイミング図、第５図は本
発明の他の実施例（外圧形）を示す回路図、第６図は第
５図の実施例を動作させるための第５図における各スイ
ッチの駆動位相を示すタイミング図、である。 符号説明 １．２，１１，１２，１３，１４，１７，１８，１９゜
２０．２１，２２・・・・・・ＭＯＳ ＦＥＴ、５，４
・・・・・・ダイ、ｔ−）’、１５，１６，２３，２４
・・・・・・コンデンサ代理人 弁理士 並 木 昭
夫 代理人 弁理士 松 崎 清 第１図 ２ 第１Ａ図 第２図 第２Ａ図
Claims (1)
- 【特許請求の範囲】 １）複数個のコンデンサと該コンデンサを所望タイミン
グで相互に直列または並列に接続切換えするための複数
のスイッチとを有する電力変換回路と、前記電力変換回
路に所望タイミングで入力電力を供給、遮断するための
入力スイッチと、前記電力変換回路から負荷に所望タイ
ミングで出力電力を供給、遮断するための出力スイッチ
とを具備してなる基本変成器を３個またはそれ以上並列
に接続し各基本変成器をインタリーブ動作させるように
したことを特徴とするスイッチド・キャパシタ変成器。 ２、特許請求の範囲第１項に記載のスイッチドキャパシ
タ変成器において、前記基本変成器における入力スイッ
チの導通期間に比し出力スイッチの導通期間を長（し、
かつ入力スイッチと出力スイッチとは同時期には導通し
ないように前記スイッチを動作させることを特徴とする
スイッチド・キャパシタ変成器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18698883A JPS6082061A (ja) | 1983-10-07 | 1983-10-07 | スイツチド・キヤパシタ変成器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18698883A JPS6082061A (ja) | 1983-10-07 | 1983-10-07 | スイツチド・キヤパシタ変成器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6082061A true JPS6082061A (ja) | 1985-05-10 |
Family
ID=16198232
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18698883A Pending JPS6082061A (ja) | 1983-10-07 | 1983-10-07 | スイツチド・キヤパシタ変成器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6082061A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0279768A (ja) * | 1988-09-14 | 1990-03-20 | Sumitomo Metal Ind Ltd | Ｄｃ−ｄｃコンバータ |
| JPH06237575A (ja) * | 1993-02-10 | 1994-08-23 | Nec Corp | 半導体ｉｃチップ内蔵用の降圧回路 |
| FR2770698A1 (fr) * | 1997-11-04 | 1999-05-07 | Bosch Gmbh Robert | Pompe de charge pour generer une surtension |
| JP2003047236A (ja) * | 2001-08-02 | 2003-02-14 | Sony Corp | 電力供給装置および方法 |
| CN106655756A (zh) * | 2015-10-28 | 2017-05-10 | 上海新微技术研发中心有限公司 | 电压生成电路 |
-
1983
- 1983-10-07 JP JP18698883A patent/JPS6082061A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0279768A (ja) * | 1988-09-14 | 1990-03-20 | Sumitomo Metal Ind Ltd | Ｄｃ−ｄｃコンバータ |
| JPH06237575A (ja) * | 1993-02-10 | 1994-08-23 | Nec Corp | 半導体ｉｃチップ内蔵用の降圧回路 |
| FR2770698A1 (fr) * | 1997-11-04 | 1999-05-07 | Bosch Gmbh Robert | Pompe de charge pour generer une surtension |
| JP2003047236A (ja) * | 2001-08-02 | 2003-02-14 | Sony Corp | 電力供給装置および方法 |
| CN106655756A (zh) * | 2015-10-28 | 2017-05-10 | 上海新微技术研发中心有限公司 | 电压生成电路 |
| CN106655756B (zh) * | 2015-10-28 | 2019-01-04 | 上海新微技术研发中心有限公司 | 电压生成电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9331578B2 (en) | Multi-phase buck DC converter | |
| US7746041B2 (en) | Non-isolated bus converters with voltage divider topology | |
| US6023154A (en) | Parallel and interwoven buck converter for high efficiency, low voltage power supply | |
| JP2000060111A (ja) | オプションの共用休止状態を有するバックアンドブ―ストスイッチトキャパシタ利得段 | |
| CN111656662B (zh) | 用于混合3：1电压调节器的电路和方法 | |
| US4513361A (en) | Multi-phase DC-to-AC and DC-to-DC boost converter | |
| JP2006246598A (ja) | Ｄｃ−ｄｃコンバータ、ｄｃ−ｄｃコンバータ制御装置、電源装置、電子装置及びｄｃ−ｄｃコンバータ制御方法 | |
| US20220255429A1 (en) | Voltage converter | |
| JPH09312968A (ja) | チャージポンプ回路 | |
| Chen et al. | A 2.5-5MHz 87% peak efficiency 48V-to-1V integrated hybrid DC-DC converter adopting ladder SC network with capacitor-assisted dual-inductor filtering | |
| TW201828580A (zh) | 切換式電容直流對直流轉換器電路及其產生方法 | |
| US4302804A (en) | DC Voltage multiplier using phase-sequenced CMOS switches | |
| JPS6082061A (ja) | スイツチド・キヤパシタ変成器 | |
| JPH06103984B2 (ja) | 昇降圧チョッパ装置 | |
| JPH10215564A (ja) | チャージポンプ型ｄｃ−ｄｃコンバータ | |
| JPS5858863A (ja) | スイツチド・キヤパシタ変成器 | |
| TWI713288B (zh) | 切換式電源轉換電路與切換電路 | |
| TW202245393A (zh) | 諧振切換式電源轉換電路 | |
| Lam et al. | 4C 3-Level Hybrid Buck Converter for 12~ 48V-to-1V Point-of-Load Applications | |
| US6879135B2 (en) | Switching-type, inductive DC-DC converter with improved efficiency | |
| JP2573821B2 (ja) | 電圧変換回路 | |
| JPH0446556A (ja) | 電源装置 | |
| TWI824652B (zh) | 電源轉換器、多個集成模組之訊號控制方法及集成模組 | |
| CN115425847B (zh) | 功率转换电路与电子设备 | |
| CN219643801U (zh) | Dc-dc变换器及dc-dc变换装置 |