JPS6080315A - 発振回路 - Google Patents
発振回路Info
- Publication number
- JPS6080315A JPS6080315A JP58189511A JP18951183A JPS6080315A JP S6080315 A JPS6080315 A JP S6080315A JP 58189511 A JP58189511 A JP 58189511A JP 18951183 A JP18951183 A JP 18951183A JP S6080315 A JPS6080315 A JP S6080315A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- threshold
- supply voltage
- threshold voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は電源電圧変動に対する発振周波数変動を小さく
したＣＲ発振回路に関するものである。
したＣＲ発振回路に関するものである。
ＣＭＱ８回路による低周波発振回路で従来から使われて
いるものの１つとして第１図に示す回路がある。この回
路動作を簡単に説明する。抵抗１とコンデンサ２とは時
定数回路を形成して電源電圧ＶＤＤが与えられる電源端
子１０と接地間に接続されている。抵抗１とコンデンサ
２との接続点１１は高いスレッショルド電圧をもつイン
バーター３（そのスレッショルド電圧をＶＴＨ２とする
）と低いスレッショルド電圧をもつインバーター４で゛
（そのスレッショルド電圧をＶＴＨＩとする）とＮチャ
ンネルＭＯＳトランジスタ（以下、ＮＭＯ８という）８
のドレインとに接続されている。インバーター４の出力
はほぼＶ Ｄ Ｄ／２のスレッショルド電圧をもつイン
バーター５に与えられている。
いるものの１つとして第１図に示す回路がある。この回
路動作を簡単に説明する。抵抗１とコンデンサ２とは時
定数回路を形成して電源電圧ＶＤＤが与えられる電源端
子１０と接地間に接続されている。抵抗１とコンデンサ
２との接続点１１は高いスレッショルド電圧をもつイン
バーター３（そのスレッショルド電圧をＶＴＨ２とする
）と低いスレッショルド電圧をもつインバーター４で゛
（そのスレッショルド電圧をＶＴＨＩとする）とＮチャ
ンネルＭＯＳトランジスタ（以下、ＮＭＯ８という）８
のドレインとに接続されている。インバーター４の出力
はほぼＶ Ｄ Ｄ／２のスレッショルド電圧をもつイン
バーター５に与えられている。
ＮＡＮＤ回路６と７でフリップ・フロップを構成してい
る。このフリップ−フロップのセット番リセットの各端
子にはインバータ３と５との出力が与えられ、その出力
は出力端子９から取シ出されるとともにＮＭＱＳｇのゲ
ートに接続されている。今、接続点１１の電圧が０■と
すると、出力端子９の電圧はロウ論理レベル（以降“Ｌ
”と記す）であυ、ＮＭＱＳｇはＱＦＦ状態になってい
て、接続点１１の電圧は抵抗１とコンデンサ２できまる
時定数でコンデンサ２に充電されて上昇していく。接続
点１１の電圧がＶＴＨ２になると出力端子９の電圧はハ
イ論理レベル（以降″Ｈ”と記す）になｐ１ＮＭＯ８８
がＯＮ状態になる。そして接続点１１の電圧はＮＭＱＳ
ｇで放電されて下降していく。接続点１１の電圧がＶＴ
ＨＩまで下がると出力端子９の電圧は“Ｌ”になり、Ｎ
ＭＱＳｇはＱ’ＦＦｌ、、接続点１１の電圧は再度上昇
を開始する。以上の繰シ返しによシ接続点１１の電圧は
ＶＴ旧とＶＴＲ２０間で上昇と下降を〈シかえし発振器
としての動作をする。その動作波形を第２図に示す。
る。このフリップ−フロップのセット番リセットの各端
子にはインバータ３と５との出力が与えられ、その出力
は出力端子９から取シ出されるとともにＮＭＱＳｇのゲ
ートに接続されている。今、接続点１１の電圧が０■と
すると、出力端子９の電圧はロウ論理レベル（以降“Ｌ
”と記す）であυ、ＮＭＱＳｇはＱＦＦ状態になってい
て、接続点１１の電圧は抵抗１とコンデンサ２できまる
時定数でコンデンサ２に充電されて上昇していく。接続
点１１の電圧がＶＴＨ２になると出力端子９の電圧はハ
イ論理レベル（以降″Ｈ”と記す）になｐ１ＮＭＯ８８
がＯＮ状態になる。そして接続点１１の電圧はＮＭＱＳ
ｇで放電されて下降していく。接続点１１の電圧がＶＴ
ＨＩまで下がると出力端子９の電圧は“Ｌ”になり、Ｎ
ＭＱＳｇはＱ’ＦＦｌ、、接続点１１の電圧は再度上昇
を開始する。以上の繰シ返しによシ接続点１１の電圧は
ＶＴ旧とＶＴＲ２０間で上昇と下降を〈シかえし発振器
としての動作をする。その動作波形を第２図に示す。
この発振器の発振周波数は抵抗１とコンデンサ２の値、
そしてインバーター３及び４のスレッシ日ルド電圧ＶＴ
Ｉ（２及びＶＴ旧の差により決定される。
そしてインバーター３及び４のスレッシ日ルド電圧ＶＴ
Ｉ（２及びＶＴ旧の差により決定される。
ＣＭＱ８インバーターの一般的特性で電源電圧とスレッ
ショルド電圧の関係は第３回に示すように、スレッショ
ルド電圧の高いインバーターとスレッショルド電圧の低
いインバーターは互いに逆の特性を示す。従って、従来
から使用されている第１図の発振回路の場合インバータ
ー３及び４は第３図に示す特性がそのまま発振周波数に
彰響し電源電圧変動に対する発振周波数変動が非常に大
きいという欠点があった。
ショルド電圧の関係は第３回に示すように、スレッショ
ルド電圧の高いインバーターとスレッショルド電圧の低
いインバーターは互いに逆の特性を示す。従って、従来
から使用されている第１図の発振回路の場合インバータ
ー３及び４は第３図に示す特性がそのまま発振周波数に
彰響し電源電圧変動に対する発振周波数変動が非常に大
きいという欠点があった。
本発明の目的は電源電圧の変動に発振周波数が変動しな
いＣＭＯＳインバータを用いた発振回路を得ることにあ
る。
いＣＭＯＳインバータを用いた発振回路を得ることにあ
る。
本発明によれば、時定数回路の出力を閾値電圧の異なる
２つのインバーターで受け、これら２つのインバータの
出力でフリップフロップをオン・オフする発振回路に於
いて２つのインバータのうち適轟なものに直列に定電圧
素子を接続して、閾値電圧の電源電圧依存性を補償した
発振回路を得る。
２つのインバーターで受け、これら２つのインバータの
出力でフリップフロップをオン・オフする発振回路に於
いて２つのインバータのうち適轟なものに直列に定電圧
素子を接続して、閾値電圧の電源電圧依存性を補償した
発振回路を得る。
以下、本発明を図面を参照してよシ詳細に説明する。
第４図は本発明の一実施例による回路である。
抵抗２１とコンデンサ２２とで形成される時定数回路が
、電源電圧ＶＤＤ が加えられる電源端子３２と接地間
に接続されている。抵抗２１とコンデンサ２２との接続
点３３は高いスレッシ−ホールド電圧ＶＴＨ３をもつＣ
ＭＯＳインバータ２０との入力端子と低いスレッシュホ
ールド電圧ＶＴＨ４をもつＣＭＯＳインバータ２７の入
力端とＮチャンネルＭＯ８電界効果トランジス／（ＮＭ
Ｏ８）３０のドレインとに接続されている。ＣＭＯＳイ
ンバータ２０はＰチャンネルＭＱＳ電界効果ｌ・ランジ
スタ（ＰＭＯ８）２３とＮチャンネルＭＱＳ電界効果ト
ランジスタ（ＮＭＯ８）２４とが直列接続されて構成さ
れている。ＣＭＯＳインバータ２７も同様の構ＣＭＯＳ
インバータ２６のスレッシェホール）” Ｉｔ 圧は重
要ではなく、ここでは通常の技術に従ってＶＤＤ／２が
用いられる。２つのＮＡＮＤ回路２８゜２９は互いに接
続されてフリップ・フロップを形成している。このフリ
ップ・フロップのセット・リセット端子にそれぞれＣＭ
ＱＳインノ（−ター２６と２０の出力が接続されている
。フリップ・フロップの出力は出力端子３］に供給され
るとともにＮＭＯ８３０のゲートに供給されて時定数回
路の充放電を制御している。ところでＣＭＯ８インノ（
−タ２０のＮＭＯ８２４のソースは順バイアスされたダ
イオード２５を介して接地されている。この順方向バイ
アスされたダイオード２５の存在によシ、ＣＭＯＳイン
バータ２０とＣＭＯＳインバータ２７とを同じ大きさの
トランジスタで形成したとすると、これら２つのＣＭＯ
Ｓインバータ２０．２７のスレッシュホールド電圧Ｖｙ
ｕ３．ＶＴＨ４は電源電圧ＶＤＤに依存して第５図に示
すように、はぼダイオード２５の順方向電圧外高く平行
に近い変化特性を示す。従って第３図の特性に比べ電源
電圧ＶＤＤの変動に対するスレッシュホールド電圧ＶＴ
Ｈ３とＶＴＨ４との差の変動は大幅に減少し、ひいては
電源電圧ＶＤＤの変動に対する発振周波数の変動を大幅
に減少している。
、電源電圧ＶＤＤ が加えられる電源端子３２と接地間
に接続されている。抵抗２１とコンデンサ２２との接続
点３３は高いスレッシ−ホールド電圧ＶＴＨ３をもつＣ
ＭＯＳインバータ２０との入力端子と低いスレッシュホ
ールド電圧ＶＴＨ４をもつＣＭＯＳインバータ２７の入
力端とＮチャンネルＭＯ８電界効果トランジス／（ＮＭ
Ｏ８）３０のドレインとに接続されている。ＣＭＯＳイ
ンバータ２０はＰチャンネルＭＱＳ電界効果ｌ・ランジ
スタ（ＰＭＯ８）２３とＮチャンネルＭＱＳ電界効果ト
ランジスタ（ＮＭＯ８）２４とが直列接続されて構成さ
れている。ＣＭＯＳインバータ２７も同様の構ＣＭＯＳ
インバータ２６のスレッシェホール）” Ｉｔ 圧は重
要ではなく、ここでは通常の技術に従ってＶＤＤ／２が
用いられる。２つのＮＡＮＤ回路２８゜２９は互いに接
続されてフリップ・フロップを形成している。このフリ
ップ・フロップのセット・リセット端子にそれぞれＣＭ
ＱＳインノ（−ター２６と２０の出力が接続されている
。フリップ・フロップの出力は出力端子３］に供給され
るとともにＮＭＯ８３０のゲートに供給されて時定数回
路の充放電を制御している。ところでＣＭＯ８インノ（
−タ２０のＮＭＯ８２４のソースは順バイアスされたダ
イオード２５を介して接地されている。この順方向バイ
アスされたダイオード２５の存在によシ、ＣＭＯＳイン
バータ２０とＣＭＯＳインバータ２７とを同じ大きさの
トランジスタで形成したとすると、これら２つのＣＭＯ
Ｓインバータ２０．２７のスレッシュホールド電圧Ｖｙ
ｕ３．ＶＴＨ４は電源電圧ＶＤＤに依存して第５図に示
すように、はぼダイオード２５の順方向電圧外高く平行
に近い変化特性を示す。従って第３図の特性に比べ電源
電圧ＶＤＤの変動に対するスレッシュホールド電圧ＶＴ
Ｈ３とＶＴＨ４との差の変動は大幅に減少し、ひいては
電源電圧ＶＤＤの変動に対する発振周波数の変動を大幅
に減少している。
第４図の場合、定電圧素子として順方向バイアスされた
ダイオード２５で示したがこれは定電圧素子又は定電圧
回路であれば何でもよく、例えばツェナーダ１オードや
バイポーラトランジスタのペースエミッタ接合でも艮い
。又第４図のダイオード２５に相当するものはインバー
タ２７を構成するＰＭＱ８のソースと電源端子３２との
間に定電圧を生じるように入れても同様の効果がある。
ダイオード２５で示したがこれは定電圧素子又は定電圧
回路であれば何でもよく、例えばツェナーダ１オードや
バイポーラトランジスタのペースエミッタ接合でも艮い
。又第４図のダイオード２５に相当するものはインバー
タ２７を構成するＰＭＱ８のソースと電源端子３２との
間に定電圧を生じるように入れても同様の効果がある。
以上説明したように電源電圧変動に対する発振周波数の
変動が大幅に改善され摺度の必要な発振器としても使開
可能である。
変動が大幅に改善され摺度の必要な発振器としても使開
可能である。
第１図は従来のＣＭ、Ｑ Ｓによる低周波発振回路の例
を示すブロック回路図である。 第２図は発振器の動作波形を示す図である。 第３図はＣＭＯＳインバータの電源電圧変動に対するス
レッショルド翫圧変動の一般的特性を示す図である。 第４図は本発明の一実施例による発振回路を示すブロッ
ク回路図である。 第５図は本発明の一実施例に採用されたＣＭｏ５インバ
ーターの電源電圧に対するスレッショルド電圧の変動特
性を示す図である。 １．２１・・・・・・抵抗、２，２２・・・・・・コン
デンサ、３、 ４． ５． ２６． ２７−・−ＣＭＯ
ＳインバーＪ＋ −５６、７，２８，２９・・印・ＮＡ
ＮＤ回路、８，２４゜３０・・・・・・ＮチャンネルＭ
ＯＳトランジスタ、２３叩・・ＰチャンネルＭＯＳトラ
ンジスタ、２５・・・・・・ダイオード、９，３１・・
印七カ端子、１０．３２・・・・・・電源端子。 □＼＼ 代理人 弁理士 内 原 晋、、′、：、 、、１′：
□、・、□□□□ 第４図 ρ ＶＤＤ（し′） づイζ タ ｆン〕 手続補正書（自発） ５９．１２．２Ｇ 昭和 年 月 日 １、事件の表示 昭和５８年 特許 願第１８９５１１
号２、発明の名称 発 振 回 路 ３、補正をする者 事件との関係 出 願 人 東京都港区芝五丁目３３番１号 （４２３） 日本電気株式会社 代表者 関本忠弘 ４、代理人 （連絡先 日本尊気株式会社特許部） ５、補正の対象 明細書の「発明の詳細な説明（」の掴 ６、補正の内容 （１）明細書の第５頁８行目のｒ ＶＴａｎＪを［ＶＴ
ＨＪに訂正するとともに、［インバータ２０との入力］
を［インバータ２００Å力」に訂正する。 （２）明細書の第５貞９行目のｒ ＶＴＨｄをｒ ＶＴ
Ｈ３Ｊに訂正する。 （３）明細書の第５頁１０行目の「入力端」を「入力端
子」に罰正する。 （４）明細書の第６頁１５行目のｒ ＶＴＨＩＩ ＶＴ
Ｈ４Ｊをｒ ＶＴＨＪ１ ＶｒｍｘＪ ＫＨＥ正する０
（５）明細書の第６頁１７行目の「順方向電圧分高く平
行に」をｒｌ［方向電圧分の差をもって平行に」に訂正
する。
を示すブロック回路図である。 第２図は発振器の動作波形を示す図である。 第３図はＣＭＯＳインバータの電源電圧変動に対するス
レッショルド翫圧変動の一般的特性を示す図である。 第４図は本発明の一実施例による発振回路を示すブロッ
ク回路図である。 第５図は本発明の一実施例に採用されたＣＭｏ５インバ
ーターの電源電圧に対するスレッショルド電圧の変動特
性を示す図である。 １．２１・・・・・・抵抗、２，２２・・・・・・コン
デンサ、３、 ４． ５． ２６． ２７−・−ＣＭＯ
ＳインバーＪ＋ −５６、７，２８，２９・・印・ＮＡ
ＮＤ回路、８，２４゜３０・・・・・・ＮチャンネルＭ
ＯＳトランジスタ、２３叩・・ＰチャンネルＭＯＳトラ
ンジスタ、２５・・・・・・ダイオード、９，３１・・
印七カ端子、１０．３２・・・・・・電源端子。 □＼＼ 代理人 弁理士 内 原 晋、、′、：、 、、１′：
□、・、□□□□ 第４図 ρ ＶＤＤ（し′） づイζ タ ｆン〕 手続補正書（自発） ５９．１２．２Ｇ 昭和 年 月 日 １、事件の表示 昭和５８年 特許 願第１８９５１１
号２、発明の名称 発 振 回 路 ３、補正をする者 事件との関係 出 願 人 東京都港区芝五丁目３３番１号 （４２３） 日本電気株式会社 代表者 関本忠弘 ４、代理人 （連絡先 日本尊気株式会社特許部） ５、補正の対象 明細書の「発明の詳細な説明（」の掴 ６、補正の内容 （１）明細書の第５頁８行目のｒ ＶＴａｎＪを［ＶＴ
ＨＪに訂正するとともに、［インバータ２０との入力］
を［インバータ２００Å力」に訂正する。 （２）明細書の第５貞９行目のｒ ＶＴＨｄをｒ ＶＴ
Ｈ３Ｊに訂正する。 （３）明細書の第５頁１０行目の「入力端」を「入力端
子」に罰正する。 （４）明細書の第６頁１５行目のｒ ＶＴＨＩＩ ＶＴ
Ｈ４Ｊをｒ ＶＴＨＪ１ ＶｒｍｘＪ ＫＨＥ正する０
（５）明細書の第６頁１７行目の「順方向電圧分高く平
行に」をｒｌ［方向電圧分の差をもって平行に」に訂正
する。
Claims (1)
- 時定数回路と、該時定数回路の出力電力を人力するスレ
ッショルド電圧のちがう２つのＣλ（Ｑ８インバーター
と、各４ンバーダの出力でオン・オンするフリップフロ
ップと、該フリップ・フロップの出力で前記時定数回路
の充放を管制側する′４″段とを含むＣＲ発掘回路に於
いて、幹記インノ（−ターσ）うちスレッショルド電圧
の低い方のインノく一ターのＰチャンネル苔、界効果ト
ランジスタのソースとその基板型・位との間又はへ１１
記インノ々−ターのうちスレッショルド電圧の、迎、い
方のインノ（−ターノＮチャンネル’ｊｊＪ、”’ｆ効
果トランジスタのソースとその基板電位との（’ＩＡに
定電圧素子を挿入したことを特徴とする都県と１鮎。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58189511A JPS6080315A (ja) | 1983-10-11 | 1983-10-11 | 発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58189511A JPS6080315A (ja) | 1983-10-11 | 1983-10-11 | 発振回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6080315A true JPS6080315A (ja) | 1985-05-08 |
Family
ID=16242490
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58189511A Pending JPS6080315A (ja) | 1983-10-11 | 1983-10-11 | 発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6080315A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GR20000100444A (el) * | 2000-12-19 | 2002-10-09 | I.S.D. Λυσεις Ολοκληρωμενων Συστηματων Ανωνυμος Εταιρεια | Διακοπτης πυλης μεταδοσης για προστασια εναντι της ηλεκτροστατικης εκφορτισης (esd) για τεχνολογικες τριπλου πηγαδιου cmos/bicmos |
| JP2012065508A (ja) * | 2010-09-17 | 2012-03-29 | Rohm Co Ltd | 充電回路およびそれを利用した電子機器 |
-
1983
- 1983-10-11 JP JP58189511A patent/JPS6080315A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GR20000100444A (el) * | 2000-12-19 | 2002-10-09 | I.S.D. Λυσεις Ολοκληρωμενων Συστηματων Ανωνυμος Εταιρεια | Διακοπτης πυλης μεταδοσης για προστασια εναντι της ηλεκτροστατικης εκφορτισης (esd) για τεχνολογικες τριπλου πηγαδιου cmos/bicmos |
| JP2012065508A (ja) * | 2010-09-17 | 2012-03-29 | Rohm Co Ltd | 充電回路およびそれを利用した電子機器 |
| US8786247B2 (en) | 2010-09-17 | 2014-07-22 | Rohm Co., Ltd. | Charging circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5081371A (en) | Integrated charge pump circuit with back bias voltage reduction | |
| US4714901A (en) | Temperature compensated complementary metal-insulator-semiconductor oscillator | |
| US4820936A (en) | Integrated CMOS circuit comprising a substrate bias voltage generator | |
| US5444362A (en) | Dual back-bias voltage generating circuit with switched outputs | |
| EP0138823B1 (en) | A current source circuit having reduced error | |
| US4301380A (en) | Voltage detector | |
| US4553047A (en) | Regulator for substrate voltage generator | |
| US5057722A (en) | Delay circuit having stable delay time | |
| JPS6153759A (ja) | 発振回路 | |
| US3958187A (en) | Clock signal generating device with complementary mos transistors | |
| US3889211A (en) | MOS field effect transistor crystal oscillator | |
| JPS5981909A (ja) | Ｃｍｏｓ増幅器用電流源周波数補償回路 | |
| US4952821A (en) | Voltage detection circuit and comparison voltage generator therefor | |
| US6344766B1 (en) | Voltage level converter circuit improved in operation reliability | |
| KR19990047008A (ko) | 외부조건 변화에 둔감한 기준전압 발생회로 | |
| US5986935A (en) | Semiconductor memory device with high voltage generation circuit | |
| JPS6080315A (ja) | 発振回路 | |
| US3935546A (en) | Complementary MOS transistor crystal oscillator circuit | |
| US5886571A (en) | Constant voltage regulator | |
| US6337605B1 (en) | Temperature compensated oscillator | |
| US4424457A (en) | Voltage level detecting circuit | |
| US20090108950A1 (en) | Oscillation control apparatus and oscillator | |
| JP2926921B2 (ja) | パワーオンリセット回路 | |
| JPH0213821B2 (ja) | ||
| JP3265675B2 (ja) | バイアス回路およびこれを用いた集積回路 |