JPS5981909A - Ｃｍｏｓ増幅器用電流源周波数補償回路 - Google Patents
Ｃｍｏｓ増幅器用電流源周波数補償回路Info
- Publication number
- JPS5981909A JPS5981909A JP58169114A JP16911483A JPS5981909A JP S5981909 A JPS5981909 A JP S5981909A JP 58169114 A JP58169114 A JP 58169114A JP 16911483 A JP16911483 A JP 16911483A JP S5981909 A JPS5981909 A JP S5981909A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- capacitor
- frequency compensation
- transistor
- compensation circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
- H03F1/083—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers
- H03F1/086—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers with FET's
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は単位利得安定性を保障し、良好な電源変動抑制
（ｒｅｊｅｃｔｉｏｎ）を与えるＣ ＃！’ ＯＳ増幅
器用電流源周波数補償回路に関する。
（ｒｅｊｅｃｔｉｏｎ）を与えるＣ ＃！’ ＯＳ増幅
器用電流源周波数補償回路に関する。
相補形金属酸化物半尋体（ＣＡ４０ Ｓ ）集積回路（
ＩＣ）Ｊ’ｉＩ造は線形信号増幅器の用途に極めて普及
して来た。この増幅器はＩＣチップ中に組み込むことが
でき、このＩＣチップも一般には大規模集積回路（Ｌ
Ｓ Ｉ Ｃ）構造の形式で、従来のＣＭＯＳデジタル回
路を備えている。多くのＣＭＯ８増幅器回路構造はバイ
ポーラ回路の線に沿って開発されたが、実際の実現に際
してはしばしば問題が発生した。一般に、バイポーラデ
バイス回路は永年に亘って開発され、周知のように極め
て良好に動作するが、ＣＭＯＳ均等物はいくらか異なっ
た動作をしかつ直接の等化物は十分に満足には動作しな
いＯ 特に、バイポーラ増幅器設計の周波級補償がかなり精密
に開発され、しかも極めて満足のいく回路が使用中であ
る。しかし、同様の周／′Ｆ１．数補償計画かＣＭ Ｑ
Ｓ回路に変換できても、得られる特性はしばしば完全
には同じではｆ、ｆ ＜、全体の特性は受は入イするこ
とがてきないものである。
ＩＣ）Ｊ’ｉＩ造は線形信号増幅器の用途に極めて普及
して来た。この増幅器はＩＣチップ中に組み込むことが
でき、このＩＣチップも一般には大規模集積回路（Ｌ
Ｓ Ｉ Ｃ）構造の形式で、従来のＣＭＯＳデジタル回
路を備えている。多くのＣＭＯ８増幅器回路構造はバイ
ポーラ回路の線に沿って開発されたが、実際の実現に際
してはしばしば問題が発生した。一般に、バイポーラデ
バイス回路は永年に亘って開発され、周知のように極め
て良好に動作するが、ＣＭＯＳ均等物はいくらか異なっ
た動作をしかつ直接の等化物は十分に満足には動作しな
いＯ 特に、バイポーラ増幅器設計の周波級補償がかなり精密
に開発され、しかも極めて満足のいく回路が使用中であ
る。しかし、同様の周／′Ｆ１．数補償計画かＣＭ Ｑ
Ｓ回路に変換できても、得られる特性はしばしば完全
には同じではｆ、ｆ ＜、全体の特性は受は入イするこ
とがてきないものである。
Ｊａｍｅｓ Ｂ、Ｗｉｌｓｅγにより１９８２年４月１
日に出願きれた係属中の特許出願番号第３６４，５４８
号が引用される。この出願の名称はｒ ＣＡｆ ＯＳ電
圧基準（ＣｔＷＯ８ＶＯＬＴＡＧＥ ＲＥＦＥＲＥＮ
ＣＥ）」であり、引用のためにここに組み込丑れている
。
日に出願きれた係属中の特許出願番号第３６４，５４８
号が引用される。この出願の名称はｒ ＣＡｆ ＯＳ電
圧基準（ＣｔＷＯ８ＶＯＬＴＡＧＥ ＲＥＦＥＲＥＮ
ＣＥ）」であり、引用のためにここに組み込丑れている
。
これは、温度安定電圧を発生しかつ周波数補償された線
形高利得増幅器を備えている。
形高利得増幅器を備えている。
本発明の目的は、単位利得安定性を保障し、従来設計の
ものにくらべてより良好な電源変動抑制（ｐｏｗｅｒ
５ｒｂｐｐｌｙ ｒｅｊｅｃｔｉｏｎ）を与える改良さ
れた周波数補償回路を備えたＣ Ｉｌｌ ＯＳ線形増幅
器を提供することである。
ものにくらべてより良好な電源変動抑制（ｐｏｗｅｒ
５ｒｂｐｐｌｙ ｒｅｊｅｃｔｉｏｎ）を与える改良さ
れた周波数補償回路を備えたＣ Ｉｌｌ ＯＳ線形増幅
器を提供することである。
本発明の別の目的は、ＬＳＩＣ構造に適用するアナログ
増幅器用のできるだけ数の少ない部品を用いた、ｃＭｏ
ｓｆｄ形増幅器における改良された周波数補償回路を、
礎供することである。
増幅器用のできるだけ数の少ない部品を用いた、ｃＭｏ
ｓｆｄ形増幅器における改良された周波数補償回路を、
礎供することである。
こ１′Ｖ、らの及び他の目的は以下のように達成はれる
。線形増幅器は高利得反転増幅器段を＋Ｊ必する差・助
入力段から構成ばれている。周？／ｌ！ｌ数補償は、反
転増幅器段のまわりに接続はれミラー（ｍ、ｉ ｌ １
ｅｒ）積分器の動作を行なうコンデンサにより行なわれ
る。本発明は′或圧゛刊御電流源を直列にコンデンザ帰
還径路に結合している。電流源は好適なフィートハ：、
／クループ内の共通ゲー１−）ランジスタ増幅器として
実現され、個別の帰還増幅器の形あるいは差動人力段に
おけるカスケード負荷の形をとることができる。
。線形増幅器は高利得反転増幅器段を＋Ｊ必する差・助
入力段から構成ばれている。周？／ｌ！ｌ数補償は、反
転増幅器段のまわりに接続はれミラー（ｍ、ｉ ｌ １
ｅｒ）積分器の動作を行なうコンデンサにより行なわれ
る。本発明は′或圧゛刊御電流源を直列にコンデンザ帰
還径路に結合している。電流源は好適なフィートハ：、
／クループ内の共通ゲー１−）ランジスタ増幅器として
実現され、個別の帰還増幅器の形あるいは差動人力段に
おけるカスケード負荷の形をとることができる。
まず、従来技術について説明し、次に本発明について説
明する。第１図には従来のＣＭＯ８増幅器が示されてい
る。電源が＋ＶＤＤ、瑞子１０表子１０ｓ端子１１との
間に接続されている。２段が示されている。入力段１２
は、Ｎチャンネルデバイス１４及び１５の差動トランジ
スタ対、電流ミラー負荷ｐチャンネルトランジスタ１６
及び１７、及びＮチャンネルテイル（ｔａｉｌ）″電流
シンク１８から成っている。トランジスタ１８は端子１
９に印加されでいるＶＢ□ＡＳ電位により通常はオンに
バイアスされている。この端子１９は通常は−Ｖｓｓよ
り上の１つのＮチャンネルトランジスクスレシホールト
よりやや上にバイアスされている。
明する。第１図には従来のＣＭＯ８増幅器が示されてい
る。電源が＋ＶＤＤ、瑞子１０表子１０ｓ端子１１との
間に接続されている。２段が示されている。入力段１２
は、Ｎチャンネルデバイス１４及び１５の差動トランジ
スタ対、電流ミラー負荷ｐチャンネルトランジスタ１６
及び１７、及びＮチャンネルテイル（ｔａｉｌ）″電流
シンク１８から成っている。トランジスタ１８は端子１
９に印加されでいるＶＢ□ＡＳ電位により通常はオンに
バイアスされている。この端子１９は通常は−Ｖｓｓよ
り上の１つのＮチャンネルトランジスクスレシホールト
よりやや上にバイアスされている。
入力段は、直接に反転増幅器段１３に接続されているノ
ード２０のシングルエンデソド出力を与える。この段は
Ｐチャンネルドライバー２１及びＮチャンネル電流シン
ク負荷２２から成っている。
ード２０のシングルエンデソド出力を与える。この段は
Ｐチャンネルドライバー２１及びＮチャンネル電流シン
ク負荷２２から成っている。
これらは一体で反転増幅器を形成している。電流シンク
２２はテイル（ｔａｉｌ）電流シンク１８に並列にバイ
アスされる。図示の構造を用いて、出力端子２５は高利
得において、反転入力端子２３と非反転入力端子２４と
の間に印加される差動入力信号に応答する。
２２はテイル（ｔａｉｌ）電流シンク１８に並列にバイ
アスされる。図示の構造を用いて、出力端子２５は高利
得において、反転入力端子２３と非反転入力端子２４と
の間に印加される差動入力信号に応答する。
周波数補償コンデンサ２６はノード２０と出力端子２５
との間に接続されて示されている。このコンデンサは実
際には反転増幅器段１３のまわりの負帰漿要素である。
との間に接続されて示されている。このコンデンサは実
際には反転増幅器段１３のまわりの負帰漿要素である。
これはミラー積分器を形成している。ここでは実際のコ
ンデンサはノード２０に負荷され、１十段１３の利得×
コンデンサ２６の値に等しい。この構造は従来のように
６ｄｂ１０ｃｔ、の高周波数利得ロールオフを生じる。
ンデンサはノード２０に負荷され、１十段１３の利得×
コンデンサ２６の値に等しい。この構造は従来のように
６ｄｂ１０ｃｔ、の高周波数利得ロールオフを生じる。
しかし、この回路には幾つかの問題がある。
直流では、第１図の回路は電源の変動に反応しない。と
いうのはトランジスタ２１のゲートが、直接に＋ＶＤＤ
に戻されているそのノースに追従するからである。この
ようにしてＶＤＤにおける変動が除去される。言いかえ
ると、トランジスタ１６及び１７によって、ノード２０
はＶＤＤを追跡する。
いうのはトランジスタ２１のゲートが、直接に＋ＶＤＤ
に戻されているそのノースに追従するからである。この
ようにしてＶＤＤにおける変動が除去される。言いかえ
ると、トランジスタ１６及び１７によって、ノード２０
はＶＤＤを追跡する。
し７１）シ、図示のコンデンサ２６によって、高次の信
号周波数におけるインピーダンスは、それがノード２０
をバイパスするように作用するほど十分に低くなり、そ
のためノード２０はもはやＶＤＤを追跡しない。これは
、段１３により増幅されるトランジスタ２１のゲート−
ノース電圧の変化を生じ、高次の信号周波数においては
良くない電源変動抑制を生じる。
号周波数におけるインピーダンスは、それがノード２０
をバイパスするように作用するほど十分に低くなり、そ
のためノード２０はもはやＶＤＤを追跡しない。これは
、段１３により増幅されるトランジスタ２１のゲート−
ノース電圧の変化を生じ、高次の信号周波数においては
良くない電源変動抑制を生じる。
コンデンサ２６が高次の信号周波数においてフィードフ
ォワード要素として作用しかつノード２０を直接に出力
端子２５に暗続するだめに第２の問題が生じる。このフ
ィードフォワード径路は段１３により反転されないので
１位相シフトの増大を伴なう上昇利得が生じる。これは
増幅器の単位利得帯域幅内の信号周波数で不安定を生じ
させる。
ォワード要素として作用しかつノード２０を直接に出力
端子２５に暗続するだめに第２の問題が生じる。このフ
ィードフォワード径路は段１３により反転されないので
１位相シフトの増大を伴なう上昇利得が生じる。これは
増幅器の単位利得帯域幅内の信号周波数で不安定を生じ
させる。
従来、この第２の問題は認識恣れている。１つの方法は
コンデンサ２６に直列に抵抗を挿入することである。晶
型的には、これは、導電性にバイアスされた直列ＣんＩ
Ｏ８伝送ゲートを挿入することにより及び所望の結果を
生じるように選択された抵抗を設けるＣとにより行なわ
れる。これは部分的に効果があるだけである。１９８２
年４月１日に出願された前述の係属中の出願番号第３６
４，５４８号に開示されている別の方法は、出力端子を
駆動する非反転バンファ増幅器段と共に、補償コンデン
サを駆動する別個の非反転バッファ贈幅器段を用いるこ
とである。これは回路に多数の要素を付力日し、電力消
費が増大する。
コンデンサ２６に直列に抵抗を挿入することである。晶
型的には、これは、導電性にバイアスされた直列ＣんＩ
Ｏ８伝送ゲートを挿入することにより及び所望の結果を
生じるように選択された抵抗を設けるＣとにより行なわ
れる。これは部分的に効果があるだけである。１９８２
年４月１日に出願された前述の係属中の出願番号第３６
４，５４８号に開示されている別の方法は、出力端子を
駆動する非反転バンファ増幅器段と共に、補償コンデン
サを駆動する別個の非反転バッファ贈幅器段を用いるこ
とである。これは回路に多数の要素を付力日し、電力消
費が増大する。
第２図は本発明に使用する回路の回路図である。
回路要素が第１図のものと同じ場合には同じ参照番号が
使用されている。入力段１２及び出力段１３は第１図と
同じ方法で動作する。しかし、補償コンデンサ３ｏは差
動的に接続されている。
使用されている。入力段１２及び出力段１３は第１図と
同じ方法で動作する。しかし、補償コンデンサ３ｏは差
動的に接続されている。
Ｎチャンネルトランジスタ３１の形式の電圧制御電流源
がコンデンサ８０及びノード２０に直列に接続されてい
る。トランジスタ８Ｈ；ｊ、 ノースを端子１１で−Ｖ
ｓｓ電源に戻したＮチャンネル１℃流ノンク３２を備え
た共通ゲート増幅器デバイスと（−で機能する。トラン
ジスタ３１のケートハ接地に戻されている。この接地は
＋ＶＤＤのノベルと’ｓｓのレベルとの間（通常は中間
）の電位を示している。コンデンサ３ｏは出力端子とト
ランジスタ３１のソースとの間に接続されている。従っ
て５ トランジスタ３１はドレーン（つ１り出力端）が
ノード２０に戻はれた共通ベース非反転増幅器として機
能する。利得段１３の出力はこのようにコンデンサ３０
を介して接続され、トランジスタ３１のソースで周波数
依存電圧を発生する。この周波数依存電圧はトランジス
タ３１のゲートをノース電圧に変調する。トランジスタ
３１は共通ゲート接続デバイスとして機能する。これは
ノード２０への周波数補償電流帰還を生じさせる。
がコンデンサ８０及びノード２０に直列に接続されてい
る。トランジスタ８Ｈ；ｊ、 ノースを端子１１で−Ｖ
ｓｓ電源に戻したＮチャンネル１℃流ノンク３２を備え
た共通ゲート増幅器デバイスと（−で機能する。トラン
ジスタ３１のケートハ接地に戻されている。この接地は
＋ＶＤＤのノベルと’ｓｓのレベルとの間（通常は中間
）の電位を示している。コンデンサ３ｏは出力端子とト
ランジスタ３１のソースとの間に接続されている。従っ
て５ トランジスタ３１はドレーン（つ１り出力端）が
ノード２０に戻はれた共通ベース非反転増幅器として機
能する。利得段１３の出力はこのようにコンデンサ３０
を介して接続され、トランジスタ３１のソースで周波数
依存電圧を発生する。この周波数依存電圧はトランジス
タ３１のゲートをノース電圧に変調する。トランジスタ
３１は共通ゲート接続デバイスとして機能する。これは
ノード２０への周波数補償電流帰還を生じさせる。
周波数補帰這を生じさせることに卯えて、トランジスタ
３１はコンデンサ３０をノード２０から分離しこね、に
よってノード２０へのローディングとノード２０から出
力端子２５へのフィードフォワードを除去する。
３１はコンデンサ３０をノード２０から分離しこね、に
よってノード２０へのローディングとノード２０から出
力端子２５へのフィードフォワードを除去する。
ダミーＮチャンネルトランジスタ３８及びＮチャンネル
トランジスタ３４のノース′也ト進シンクθミトランジ
スタ１４のドレイスに接続され、差動トランジスタ１４
及び１５の動作をバランスさせる。
トランジスタ３４のノース′也ト進シンクθミトランジ
スタ１４のドレイスに接続され、差動トランジスタ１４
及び１５の動作をバランスさせる。
トランジスタ３１を流れる直流は、トランジスタ８３を
流れる直流によってバランスされる。トランジスタ３３
はいかなるフィードバック信号もはこばない。第２図の
構成を用いて、補償コンデンサによって発生する不安定
性及びローディングの問題が解決される。１０Ｈ＝での
電源変動抑制によれば、第２図の回路は第１図の回路よ
り少なくとも２０ ｄｂ良好である。このことはオーデ
ィオ増幅器にとって重要であ・る。
流れる直流によってバランスされる。トランジスタ３３
はいかなるフィードバック信号もはこばない。第２図の
構成を用いて、補償コンデンサによって発生する不安定
性及びローディングの問題が解決される。１０Ｈ＝での
電源変動抑制によれば、第２図の回路は第１図の回路よ
り少なくとも２０ ｄｂ良好である。このことはオーデ
ィオ増幅器にとって重要であ・る。
第３図は本発明の別の実施例の回路図である。
同じ部品が使用されている場合には鶴１図の番号が使用
されている。主な相違は入力段１２′カカスケード構造
であることである。共通ゲートＮチャンネル負荷トラン
ジスタ８５及び３６がそれぞれトランジスタ１５及び１
４のドレーンに直列に接続されている。トランジスタ３
５及び３６のゲートは端子３７でＶ に戻されてい
る。このＢ工ＡＳ２ バイアスは＋ＶＤＤと接地との中間にあるように選択さ
れており、その結果これらのトランジスタは通常はその
動作の飽和領域にバイアスされており、合成された伝導
はトランジスタ１８を流れるティルミ流に専しい。周波
数補償コンデンサ３ｏは出力端子２５とトランジスタ３
５Ｑ）ノースとの１１月に接続されている。トランジス
タ３５は共通ゲート増幅器として動作し、コンデンサを
ノード２０に接続する。トランジスタ３６は入力段１２
′σ）特性をバランスするように機能する。信号の点か
らみると、第３図の回路は第２図の回路と同じ方法で動
作し、トランジスタ３５が、円波数依存電が乙をノード
２０にフィートノくツクしまたノードを分離しかつロー
ドしない電圧制御電流源として機能する。この回路にお
いては、同等のある（１）ｅまより良い結果が得られる
。
されている。主な相違は入力段１２′カカスケード構造
であることである。共通ゲートＮチャンネル負荷トラン
ジスタ８５及び３６がそれぞれトランジスタ１５及び１
４のドレーンに直列に接続されている。トランジスタ３
５及び３６のゲートは端子３７でＶ に戻されてい
る。このＢ工ＡＳ２ バイアスは＋ＶＤＤと接地との中間にあるように選択さ
れており、その結果これらのトランジスタは通常はその
動作の飽和領域にバイアスされており、合成された伝導
はトランジスタ１８を流れるティルミ流に専しい。周波
数補償コンデンサ３ｏは出力端子２５とトランジスタ３
５Ｑ）ノースとの１１月に接続されている。トランジス
タ３５は共通ゲート増幅器として動作し、コンデンサを
ノード２０に接続する。トランジスタ３６は入力段１２
′σ）特性をバランスするように機能する。信号の点か
らみると、第３図の回路は第２図の回路と同じ方法で動
作し、トランジスタ３５が、円波数依存電が乙をノード
２０にフィートノくツクしまたノードを分離しかつロー
ドしない電圧制御電流源として機能する。この回路にお
いては、同等のある（１）ｅまより良い結果が得られる
。
通常は第３図は、より少ない９．１−品から成り電力消
費が少なく従って効率的であるので好壕しＧ）。
費が少なく従って効率的であるので好壕しＧ）。
カスケードドライバーをｆ史用しているので、より大き
い利得が第１段１２′で実現できる。しかし、これは第
２図に対して共通モードレンジが低減されている。その
ため、その用途は潰分器及び反転増幅器としての用途に
適する。より太きＧ）共通モードレンジが要求されると
ころでは、第２図が好適の実施例となる。
い利得が第１段１２′で実現できる。しかし、これは第
２図に対して共通モードレンジが低減されている。その
ため、その用途は潰分器及び反転増幅器としての用途に
適する。より太きＧ）共通モードレンジが要求されると
ころでは、第２図が好適の実施例となる。
図示の回路は、全てのＰチャンネルデバイスが。
十ＶＤＤＫ接続されている半導体基板に共通なバックゲ
ート（図示せず）を備えているような通常のＰ−ウェル
ＣＡｆ ＯＳ構造に関し、ていることを理解スヘキであ
る。Ｎチャンネルトランジスタの各々は図示のように自
身の個別のバックゲート接続を有している。このデバイ
スはメタルあるいはシリコンゲート構造を用いることが
できる。例えげ、Ｎ−ウェル構造に対する他の形式の構
造も用いることができる。所望であれば１図示のすべて
のトランジスタが相補形で実現でき、電源の逆性を反転
さぜることができる。
ート（図示せず）を備えているような通常のＰ−ウェル
ＣＡｆ ＯＳ構造に関し、ていることを理解スヘキであ
る。Ｎチャンネルトランジスタの各々は図示のように自
身の個別のバックゲート接続を有している。このデバイ
スはメタルあるいはシリコンゲート構造を用いることが
できる。例えげ、Ｎ−ウェル構造に対する他の形式の構
造も用いることができる。所望であれば１図示のすべて
のトランジスタが相補形で実現でき、電源の逆性を反転
さぜることができる。
旦
第８図の回路は、通常のシリコンゲートＰ−ウェルＣＭ
Ｏ８構造を用いて構成されたスイッチドキャパシタフィ
ルタ内の積分器として使用された。
Ｏ８構造を用いて構成されたスイッチドキャパシタフィ
ルタ内の積分器として使用された。
次のデバイスサイズが使用された。
コンデンサ３０は５．８ピコフアラドで、ある。端子１
９のバイアスは、ゲートがドレーンに帰還されているＮ
チャンネルトランジスタを介して、８０マイクロアンペ
アの公称電流を流すことによって与えられる。このフィ
ルタは従来のものよりも２０ ｄｂよいＰＳＥを示し、
かつ十分に機能した。
９のバイアスは、ゲートがドレーンに帰還されているＮ
チャンネルトランジスタを介して、８０マイクロアンペ
アの公称電流を流すことによって与えられる。このフィ
ルタは従来のものよりも２０ ｄｂよいＰＳＥを示し、
かつ十分に機能した。
第３図の回路は約２ＭＨｚで単位利得に対して６ｄｂ１
０ａｔのロールオフを有していることをコンピュータシ
ュミレーションが示しだ。出力端子２５に対する端子２
８−２４における差動入力端間の低周波数利得は２よそ
７０ ｄｂである。電源変動抑制比は］、 ＯＩＱＨｚ
において７０ ｄｂである。
０ａｔのロールオフを有していることをコンピュータシ
ュミレーションが示しだ。出力端子２５に対する端子２
８−２４における差動入力端間の低周波数利得は２よそ
７０ ｄｂである。電源変動抑制比は］、 ＯＩＱＨｚ
において７０ ｄｂである。
【図面の簡単な説明】
第１図は従来の周波数補償を用いたＣ Ａ／ ＯＳ増幅
器の従来の形式の回路図、第２図は本発明のＣＭ Ｑ
ＳＪ？Ｊ幅器回路の回路図、第３図は本発明の別の実施
例を示す図である。 １０：斗Ｖ 端子 ］ １ ： −ＶＢＢＵ子Ｄ １２：入力段 １３：反転増幅器段１４．１５
：差動トランジスタ対 １６．１７：Ｐチャンネルトランジスタ１８：電流シン
クトランジスタ ８３．８４：ダミーＮチャンネルトランジスタ％ 、ｆ
ｆ出願人 ナショナル・セミコンダクター・コーポレ
ーション （外４名）
器の従来の形式の回路図、第２図は本発明のＣＭ Ｑ
ＳＪ？Ｊ幅器回路の回路図、第３図は本発明の別の実施
例を示す図である。 １０：斗Ｖ 端子 ］ １ ： −ＶＢＢＵ子Ｄ １２：入力段 １３：反転増幅器段１４．１５
：差動トランジスタ対 １６．１７：Ｐチャンネルトランジスタ１８：電流シン
クトランジスタ ８３．８４：ダミーＮチャンネルトランジスタ％ 、ｆ
ｆ出願人 ナショナル・セミコンダクター・コーポレ
ーション （外４名）
Claims (1)
- 【特許請求の範囲】 （１）入力端及び出力端を有する反転増幅器、前記入力
端と出力端との間に接続された周波数補償コンデンサ、
及び 該コンデンサに直列に接続された電流帰還要素、を備え
るＣ Ｍ ＯＳ 線形信号増幅器の周波数補償回路。 （２、特許請求の範囲第１項において、前記電流帰還要
素が、前記コンデンサに接続された入力ソースと、前記
反転増幅器の前記入力端に接続された出力ドレーンとを
有する共通ゲートトランジスタ増幅器から成り、これに
より前記コンデンサが前記反転増幅器出力から前記反転
増幅器に接続されているが、前記反転増幅器の入力端で
容量性負荷として機能しないＣＭＯ８線形信号増幅器の
周波数補償回路。 （８）特許請求の範囲第２項において、前記共通ゲート
トランジスタ増幅器がソース電極に直列に接続された定
電流バイアスデバイスを備えているＣＭＯ８線形信号増
幅器の周波数補償回路。 （４）特許請求の範囲第３項において、前記反転増幅器
が、前記反転増幅器の前記入力端に接続されたシングル
エンデツド出力を有する差動入力段によって駆動される
ＣＭＯ８線形信号増幅器の周波数補償回路。 （５）特許請求の範囲第４項において、更に、前記差動
入力段をバランスきせるために結合されたダミー電流帰
還要素を備えるＣ ＡＩ ＯＳ １ｆＪｉ形信号増幅器
の周波数補償回路。 （６）特許請求の範囲第４項において、前記入力段がカ
スケード接続ドライバートランジスタを備えるＣＭＯ８
線形信号増幅器の周波数補償回路。 （７）特許請求の範囲第６項において、前記カスケード
接続ドライバーが更に、前記コンデンサに接続された入
力ソースを有する前記共通ゲートトランジスタ増幅器の
機能を実行することを特徴とするＣＡ（Ｏ８線形信号増
幅器の周波数補償回路。 （８）特許請求の範囲第７項において、前記差動人力段
が、更に前記共通ゲートトランジスタ増幅器用の前記定
電流デバイスとして機能するＣＭＯＳ線形信号増幅器の
周波数補償回路。 （９）特許請求の範囲第８項において、ダミーカスケー
ド負荷トランジスタがその動作をバランスするために前
記差動入力段中に含寸れているＣＭＯ８線形信号増幅器
の周波数補償回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/417,769 US4484148A (en) | 1982-09-13 | 1982-09-13 | Current source frequency compensation for a CMOS amplifier |
| US417769 | 1982-09-13 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5981909A true JPS5981909A (ja) | 1984-05-11 |
Family
ID=23655334
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58169114A Pending JPS5981909A (ja) | 1982-09-13 | 1983-09-13 | Ｃｍｏｓ増幅器用電流源周波数補償回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4484148A (ja) |
| JP (1) | JPS5981909A (ja) |
| DE (1) | DE3332751A1 (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61139107A (ja) * | 1984-12-11 | 1986-06-26 | Nec Corp | 演算増幅器 |
| US4658157A (en) * | 1985-05-31 | 1987-04-14 | Rca Corporation | IGFET comparator circuit having greater control of intended offset voltage |
| US4774478A (en) * | 1986-09-19 | 1988-09-27 | Tektronix, Inc. | Feedback amplifier compensation circuitry |
| US4736117A (en) * | 1986-11-14 | 1988-04-05 | National Semiconductor Corporation | VDS clamp for limiting impact ionization in high density CMOS devices |
| US5043601A (en) * | 1988-08-26 | 1991-08-27 | U.S. Philips Corporation | Wide-band amplifier useful for squarewave signals |
| CA1312956C (en) * | 1989-08-18 | 1993-01-19 | Richard Stephen Phillips | Cmos digital to analog signal converter circuit |
| US5079514A (en) * | 1990-10-01 | 1992-01-07 | Motorola Inc. | Compensation circuit and method for stabilizing an operational amplifier |
| US5381034A (en) * | 1992-04-27 | 1995-01-10 | Dallas Semiconductor Corporation | SCSI terminator |
| US5345346A (en) * | 1993-03-30 | 1994-09-06 | Vtc Inc. | Positive feedback low input capacitance differential amplifier |
| JP3384045B2 (ja) * | 1993-07-27 | 2003-03-10 | ソニー株式会社 | シンクチップクランプ／同期分離回路 |
| US5406220A (en) * | 1993-11-01 | 1995-04-11 | Motorola Inc. | Pole/zero compensation in cascode amplifiers |
| US5410273A (en) * | 1993-11-01 | 1995-04-25 | Advanced Micro Devices | Low distortion operational amplifier |
| US5563587A (en) * | 1994-03-21 | 1996-10-08 | Rosemount Inc. | Current cancellation circuit |
| US5477190A (en) * | 1994-12-16 | 1995-12-19 | Advanced Micro Devices, Inc. | Low voltage linear output buffer operational amplifier |
| US5777516A (en) * | 1996-08-13 | 1998-07-07 | Motorola, Inc. | High frequency amplifier in CMOS |
| US5751192A (en) * | 1996-09-03 | 1998-05-12 | Motorola, Inc. | Integrated circuit and method for generating a transimpedance function |
| US5856749A (en) * | 1996-11-01 | 1999-01-05 | Burr-Brown Corporation | Stable output bias current circuitry and method for low-impedance CMOS output stage |
| US6420933B1 (en) * | 2000-11-20 | 2002-07-16 | Texas Instruments Incorporated | Low distortion current-to-current converter |
| US6580325B1 (en) * | 2002-08-29 | 2003-06-17 | National Semiconductor Corporation | Amplifier with miller-effect frequency compensation |
| US7659703B1 (en) | 2005-10-14 | 2010-02-09 | National Semiconductor Corporation | Zero generator for voltage regulators |
| US10185339B2 (en) | 2013-09-18 | 2019-01-22 | Texas Instruments Incorporated | Feedforward cancellation of power supply noise in a voltage regulator |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5789325A (en) * | 1980-10-01 | 1982-06-03 | American Micro Syst | Method of removing influence of intrinsic offset voltage and voltage comparator |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4315223A (en) * | 1979-09-27 | 1982-02-09 | American Microsystems, Inc. | CMOS Operational amplifier with improved frequency compensation |
-
1982
- 1982-09-13 US US06/417,769 patent/US4484148A/en not_active Expired - Lifetime
-
1983
- 1983-09-10 DE DE19833332751 patent/DE3332751A1/de active Granted
- 1983-09-13 JP JP58169114A patent/JPS5981909A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5789325A (en) * | 1980-10-01 | 1982-06-03 | American Micro Syst | Method of removing influence of intrinsic offset voltage and voltage comparator |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3332751C2 (ja) | 1992-12-24 |
| US4484148A (en) | 1984-11-20 |
| DE3332751A1 (de) | 1984-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5981909A (ja) | Ｃｍｏｓ増幅器用電流源周波数補償回路 | |
| US6437645B1 (en) | Slew rate boost circuitry and method | |
| US4284957A (en) | CMOS Operational amplifier with reduced power dissipation | |
| JPH0618308B2 (ja) | 平衡型差動増幅器 | |
| US4573020A (en) | Fully differential operational amplifier with D.C. common-mode feedback | |
| US4736117A (en) | VDS clamp for limiting impact ionization in high density CMOS devices | |
| US5182525A (en) | CMOS transconductance amplifier with floating operating point | |
| US20050001687A1 (en) | Power amplifier module with distortion compensation | |
| EP0643478B1 (en) | Cascode circuit operable at a low working voltage and having a high output impedance | |
| US5113147A (en) | Wide-band differential amplifier using gm-cancellation | |
| US5469092A (en) | Electronic circuit including means for reflecting signal current and feed forward means for compensating operational speed thereof | |
| EP0180875A2 (en) | Improved frequency response amplifier | |
| US6545502B1 (en) | High frequency MOS fixed and variable gain amplifiers | |
| US4315223A (en) | CMOS Operational amplifier with improved frequency compensation | |
| US6762646B1 (en) | Modified folded cascode amplifier | |
| US4542348A (en) | High efficiency IGFET operational amplifier | |
| JPS60158708A (ja) | 通信用演算増幅器 | |
| JPS6021605A (ja) | 正帰還を利用するｃｍｏｓ高利得増幅器 | |
| US4785258A (en) | CMOS amplifier circuit which minimizes power supply noise coupled via a substrate | |
| US5357188A (en) | Current mirror circuit operable with a low power supply voltage | |
| US20210250006A1 (en) | Output pole-compensated operational amplifier | |
| JP3235253B2 (ja) | 増幅器 | |
| US4590438A (en) | Bipolar transistor circuit with FET constant current source | |
| JPH051649B2 (ja) | ||
| US4243945A (en) | Differential amplifier |