JPS6080283A - 光結合半導体装置 - Google Patents
光結合半導体装置Info
- Publication number
- JPS6080283A JPS6080283A JP58187124A JP18712483A JPS6080283A JP S6080283 A JPS6080283 A JP S6080283A JP 58187124 A JP58187124 A JP 58187124A JP 18712483 A JP18712483 A JP 18712483A JP S6080283 A JPS6080283 A JP S6080283A
- Authority
- JP
- Japan
- Prior art keywords
- leads
- lead frame
- connection
- light
- thin metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 31
- 239000002184 metal Substances 0.000 claims description 25
- 239000011347 resin Substances 0.000 abstract description 9
- 229920005989 resin Polymers 0.000 abstract description 9
- 238000000034 method Methods 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 208000033999 Device damage Diseases 0.000 description 1
- 241000587161 Gomphocarpus Species 0.000 description 1
- 241001397809 Hakea leucoptera Species 0.000 description 1
- 235000014676 Phragmites communis Nutrition 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000027455 binding Effects 0.000 description 1
- 238000009739 binding Methods 0.000 description 1
- 239000001273 butane Substances 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- IJDNQMDRQITEOD-UHFFFAOYSA-N n-butane Chemical compound CCCC IJDNQMDRQITEOD-UHFFFAOYSA-N 0.000 description 1
- OFBQJSOFQDEBGM-UHFFFAOYSA-N n-pentane Natural products CCCCC OFBQJSOFQDEBGM-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/12—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto
- H01L31/16—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the semiconductor device sensitive to radiation being controlled by the light source or sources
- H01L31/167—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the semiconductor device sensitive to radiation being controlled by the light source or sources the light sources and the devices sensitive to radiation all being semiconductor devices characterised by potential barriers
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明は、半導体発光素子、半導体受光素子より構成さ
れ、両者が電気的に絶縁されていながら光学的に結合さ
れている光結合半導体装置に関するもので、特に樹脂に
よる包囲容器を有する光結合半導体装置に関するもので
ある。
れ、両者が電気的に絶縁されていながら光学的に結合さ
れている光結合半導体装置に関するもので、特に樹脂に
よる包囲容器を有する光結合半導体装置に関するもので
ある。
（従来技術）
光結合半導体装置は、発光素ヨーと受光素子とを組合せ
て１つのデバイスとしたもので、一般にホト・カゾラ又
はオノティカリ・力、ｆルド・アイソレータと呼称され
、それは発光素子に電気信号を入力して、該発光素子を
発光させ、この光を媒体にして、これを正対した受光素
子で受け、電気信号に変換するものである。との稲光結
合半導体装置として良く知られたものに、電子化ボタン
電話装置、電子化ＰＢＸなどの回線切替用の通話路切替
スイッチがある。かかるスイッチ回路は第１図に示され
る様な４つのＰＮＰＮ素子および４つのｄｖ／ｄｔ 耐
量向上用の抵抗Ｒ６Ｋを有し、これらがブリツノ回路を
形成するように結線されｌ交叉回路を成しており、この
１交叉回路が複数組込まれ、ネットワークを成している
。第１図の例は２交叉回路を示したもので第１のブリッ
ジ回路イ（以下第１交叉回路と称すこともある）は、４
つのＰＮＰＮ素子１，２，３および４と、４つの抵抗Ｒ
６Ｋｔ 。
て１つのデバイスとしたもので、一般にホト・カゾラ又
はオノティカリ・力、ｆルド・アイソレータと呼称され
、それは発光素子に電気信号を入力して、該発光素子を
発光させ、この光を媒体にして、これを正対した受光素
子で受け、電気信号に変換するものである。との稲光結
合半導体装置として良く知られたものに、電子化ボタン
電話装置、電子化ＰＢＸなどの回線切替用の通話路切替
スイッチがある。かかるスイッチ回路は第１図に示され
る様な４つのＰＮＰＮ素子および４つのｄｖ／ｄｔ 耐
量向上用の抵抗Ｒ６Ｋを有し、これらがブリツノ回路を
形成するように結線されｌ交叉回路を成しており、この
１交叉回路が複数組込まれ、ネットワークを成している
。第１図の例は２交叉回路を示したもので第１のブリッ
ジ回路イ（以下第１交叉回路と称すこともある）は、４
つのＰＮＰＮ素子１，２，３および４と、４つの抵抗Ｒ
６Ｋｔ 。
ＲＧＫ２ ＃ ＲＧＫ３およびＲＧＫ４から成シ、第２
のブリッジ回路口（以下第２交叉回路と称すこともある
）も、同じく４つのＰＮＰＮ素子５，６．７および８と
、４つの抵抗Ｒ６Ｋ５ ｘ ”ＧＫ６ 、”ＧＫ？およ
びＲＧＫＩＩとから成る。これら第１および第２のブリ
ッジ回路は、図示するようにそれぞれ結線され、端子ａ
１ ＃ ｂｌおよび端子’２ ＊ ｂ２に図示しない直
流電位源が接続される。また端子Ａ、Ｂには電話端末が
接続される。さらに端子ＬＡは発光ダイオードＬＥＤ
Ｊ及びＬＥＤ、？の共通アノード端子、ＬＣ，及びＬＣ
２はそれぞれのカソード端子であシ、両端子間に直流電
位源が接続される。
のブリッジ回路口（以下第２交叉回路と称すこともある
）も、同じく４つのＰＮＰＮ素子５，６．７および８と
、４つの抵抗Ｒ６Ｋ５ ｘ ”ＧＫ６ 、”ＧＫ？およ
びＲＧＫＩＩとから成る。これら第１および第２のブリ
ッジ回路は、図示するようにそれぞれ結線され、端子ａ
１ ＃ ｂｌおよび端子’２ ＊ ｂ２に図示しない直
流電位源が接続される。また端子Ａ、Ｂには電話端末が
接続される。さらに端子ＬＡは発光ダイオードＬＥＤ
Ｊ及びＬＥＤ、？の共通アノード端子、ＬＣ，及びＬＣ
２はそれぞれのカソード端子であシ、両端子間に直流電
位源が接続される。
ところで、これらのブリッジ回路を成す各ＰＮＰＮ素子
は、高耐圧を必要とする場合、ｉ２図に第１ ・図の部
分拡大斜視図として示すようにＰＮＰＮ 素子１．２，
３．４がそれぞれ電気的に絶縁された形態で作られる。
は、高耐圧を必要とする場合、ｉ２図に第１ ・図の部
分拡大斜視図として示すようにＰＮＰＮ 素子１．２，
３．４がそれぞれ電気的に絶縁された形態で作られる。
っまシ、各ＰＮＰＮ素子１，２，３゜４は半導体基板９
を十字形の溝１ｏによって絶縁トリアノン樹脂板（以下
ＢＴｗ脂板と称す）を、１２はシリコン単結晶板をそれ
ぞれ示している。
を十字形の溝１ｏによって絶縁トリアノン樹脂板（以下
ＢＴｗ脂板と称す）を、１２はシリコン単結晶板をそれ
ぞれ示している。
さて、−第２図に示した各ＰＮＰＮ素子１，２．Ｊ。
４は第１図で示したネットワークを構成する為に、第３
図に示されるリードフレーム１３の素子搭載部１４にそ
れぞれ搭載された後、金属細線１５によって外部リード
１６と接続される。なお、この＠３図では受光半導体素
子側のみ示しであるので注意されたい。同第３図におい
て、外部リードＡ及びＢは各ブリッジ回路イおよび口で
それぞれ１本づつ引出されておシ、これらが後述する第
４図で外部に於て結線されるものであ不が、包囲容器内
部で結線する際、次の二つの制約がある。その１つは各
ＰＮＰＮ素子の電極相互を直接金属細線で接続できない
ことである。周仰の様に金属細線で半導体素子上の電極
、っまシポンディング・ぐラドと外部リードとを接続す
るには、が・−ル・ポンド法（或はネールヘッド・ボン
ディング法）ト呼ハれる球状にした金属細線の先端をが
ンディングパッドに熱圧着あるいは超音波圧着する方法
がある。
図に示されるリードフレーム１３の素子搭載部１４にそ
れぞれ搭載された後、金属細線１５によって外部リード
１６と接続される。なお、この＠３図では受光半導体素
子側のみ示しであるので注意されたい。同第３図におい
て、外部リードＡ及びＢは各ブリッジ回路イおよび口で
それぞれ１本づつ引出されておシ、これらが後述する第
４図で外部に於て結線されるものであ不が、包囲容器内
部で結線する際、次の二つの制約がある。その１つは各
ＰＮＰＮ素子の電極相互を直接金属細線で接続できない
ことである。周仰の様に金属細線で半導体素子上の電極
、っまシポンディング・ぐラドと外部リードとを接続す
るには、が・−ル・ポンド法（或はネールヘッド・ボン
ディング法）ト呼ハれる球状にした金属細線の先端をが
ンディングパッドに熱圧着あるいは超音波圧着する方法
がある。
この方法は一方のＰＮＰＮ素子の電極は金属球で圧着で
きるが他方の素子の電極とは、ポールポンドできないこ
とから、このボール・プントできない他方の素子の電極
との接続上の信頼性が保証できないことや、金属細線を
切断（ひきちぎる）する際、かなシの負荷がかかるため
である。もう１つの制限は、金属細線相互を交差しない
様にボンディング・ノクッドと外部リードとの相対位置
をレイアウトすることである。金属細線のクロスは、言
うまでもなく短絡の原因となるからである。
きるが他方の素子の電極とは、ポールポンドできないこ
とから、このボール・プントできない他方の素子の電極
との接続上の信頼性が保証できないことや、金属細線を
切断（ひきちぎる）する際、かなシの負荷がかかるため
である。もう１つの制限は、金属細線相互を交差しない
様にボンディング・ノクッドと外部リードとの相対位置
をレイアウトすることである。金属細線のクロスは、言
うまでもなく短絡の原因となるからである。
従って外部リードの／母ターンレイアウトト、結線に工
夫をこらしていない第４図に示す従来の光結合半導体装
置は、元来共通端子として結線されるべき端子Ａおよび
Ｂが包囲容器１７外に個々′に導出され鎖線で示すよう
に、外部で結線される結果となシ、煩しい作業を強いら
れることの他、外部リード斂、つまシピン数が増加し、
小形化がそこなわれるし、高価にもなるなど好ましくな
い種種の問題に遭遇する。
夫をこらしていない第４図に示す従来の光結合半導体装
置は、元来共通端子として結線されるべき端子Ａおよび
Ｂが包囲容器１７外に個々′に導出され鎖線で示すよう
に、外部で結線される結果となシ、煩しい作業を強いら
れることの他、外部リード斂、つまシピン数が増加し、
小形化がそこなわれるし、高価にもなるなど好ましくな
い種種の問題に遭遇する。
（発明の目的）
本発明の目的はリードフレームのパターン・レイアウト
及び金属細線による結線との組合せに基づく包囲容器外
部での相互接続を要しない光結合半導体装置を提供する
ことにある。
及び金属細線による結線との組合せに基づく包囲容器外
部での相互接続を要しない光結合半導体装置を提供する
ことにある。
（発明の構成）
本発明は所定のリードフレームの素子搭載部に受光半導
体素子を搭載した光結合半導体装置において、前記素子
搭載部を有するリードフレームの少なくとも２つのリー
ドを互いに隣接するように配置し、前記受光半導体素子
の電極の少なくとも一つと自身を搭載した素子搭載部の
金属細線接続エリアとを包囲容器内部で金属細線によっ
て結線し、かつ前記受光半導体素子の他の電極の少なく
とも１つと前記素子搭載部に隣接した素子搭載部の金属
細線接続エリアとを前記包囲容器内部で金属細線によっ
て結線したことを特徴とする光結合半導体装置にある。
体素子を搭載した光結合半導体装置において、前記素子
搭載部を有するリードフレームの少なくとも２つのリー
ドを互いに隣接するように配置し、前記受光半導体素子
の電極の少なくとも一つと自身を搭載した素子搭載部の
金属細線接続エリアとを包囲容器内部で金属細線によっ
て結線し、かつ前記受光半導体素子の他の電極の少なく
とも１つと前記素子搭載部に隣接した素子搭載部の金属
細線接続エリアとを前記包囲容器内部で金属細線によっ
て結線したことを特徴とする光結合半導体装置にある。
（実施例）
本発明の実施例を図面に沿って説明する。第５図は受光
素子側のリードフレーム１８の平面図であｐ、１９ｔｈ
ないし１９ｆはそれぞれ外部リードを示し、そのうち１
９ｃおよび１９ｄは図示しない包囲容器内端に素子搭載
部２０．２１を有する。
素子側のリードフレーム１８の平面図であｐ、１９ｔｈ
ないし１９ｆはそれぞれ外部リードを示し、そのうち１
９ｃおよび１９ｄは図示しない包囲容器内端に素子搭載
部２０．２１を有する。
この素子搭載部２０．２１はそれぞれ金属細線接続エリ
ア２０ａ、２０ｂおよび２１ａ、２１ｂを有する。そし
てこれら素子搭載部２０．２１上には第２図に示したＰ
ＮＰＮ素子１ないし８（以下各素子と称する）が受光面
を上にした状態で固着されている。これら各素子は第２
図で示されている通シ、ＢＴ樹脂を十字溝によって相互
に絶縁分離されている。従って各素子と素子搭載部２０
，２１、ひいては外部リード１９ｃ、１９ｄとは電気的
に絶縁された状態で搭載される。
ア２０ａ、２０ｂおよび２１ａ、２１ｂを有する。そし
てこれら素子搭載部２０．２１上には第２図に示したＰ
ＮＰＮ素子１ないし８（以下各素子と称する）が受光面
を上にした状態で固着されている。これら各素子は第２
図で示されている通シ、ＢＴ樹脂を十字溝によって相互
に絶縁分離されている。従って各素子と素子搭載部２０
，２１、ひいては外部リード１９ｃ、１９ｄとは電気的
に絶縁された状態で搭載される。
さて、素子搭載部２０および２１にそれぞれ搭載された
各素子は第１図で示したように第１ノリ、ノ回路イおよ
び第２ブリッジ回路口を構成し、かつこれらのブリッジ
回路４１口を相互接続すべく周知のワイヤ・ぎンディン
グが各素子の電極と外部リード１９ｍないし１９１にそ
れぞれ接続されている。本発明はこの際の結線形態と外
部リードのパターンにユニーク性があるので以下第１図
に示した各接続点Ｐ０ないしＰ８を内部結線で得るため
の結線形態を第１図を参照しながら詳説する。
各素子は第１図で示したように第１ノリ、ノ回路イおよ
び第２ブリッジ回路口を構成し、かつこれらのブリッジ
回路４１口を相互接続すべく周知のワイヤ・ぎンディン
グが各素子の電極と外部リード１９ｍないし１９１にそ
れぞれ接続されている。本発明はこの際の結線形態と外
部リードのパターンにユニーク性があるので以下第１図
に示した各接続点Ｐ０ないしＰ８を内部結線で得るため
の結線形態を第１図を参照しながら詳説する。
端子ａ１として引出される外部リード１９ａにＰＮＰＮ
Ｘ 子１のアノード電極とＰＮＰＮ素子３のカソード
電極がワイヤリングされたものが接続点ｐＨである。同
様に、端子す、として引出される外部リード１９ｂにＰ
ＮＰＮ素子２のアノード電極とＰＮＰＮ素子４のカソー
ド電極とがワイヤリングされたものが接続点Ｐ２である
。端子Ａとして引出される外部リード１９ｃの素子搭載
部２ｏの金属細線接続エリア２０ａに、ＰＮＰＮ素子１
のカソード電極とＰＮＰＮ素子２のカソード電極とがワ
イヤリングされたものが接続点Ｐ３である。同様に、端
子Ｂとして引出される外部リード１９ｄの素子搭載部２
ノの金属細線接続エリア２１ａに、ＰＮＰＮ素子３およ
び４の各アノード電極がワイヤリングされたものが接続
点Ｐ４である。この様にして第１のブリッジ回路イの接
続はなされている。次に第２のブリツノ回路口の接続を
説明する。端子ａ２として引出される外部リード１９ｅ
にＰＮＰＮ素子５のアノード電極とＰＮＰＮ素子２のカ
ソード電極とがワイヤリングされたものが接続点Ｐ５で
ある。同様に、端子ｂ２として接続される外部リード１
９１にＰＮＰＮ素子６のアノード電極とＰＮＰＮ素子８
のカソード電極とがワイヤリングされたものが接続点Ｐ
６である。第１のブリッジ回路イの接続点Ｐ３と共通接
接され、端子Ａとして引出される外部リード１９ｃの素
子搭載部２０の金属細線エリア２０ｂにワイヤリングし
たものが接続点Ｐ７である。端子Ｂとして引出される外
部リード１９ｄの素子搭載部ル免 ２ノの金属細線接続エリア２１ｂにＰＮＰＮ素子７およ
び８の各アノード電極がワイヤリングされたものが接続
点Ｐ８である。この接続点Ｐ８は第１のブリッジ回路イ
の接続点Ｐ４と共通接続され、端子Ｂとして外部リード
１９ｄから共通端子として引出されるが、すでに接続点
Ｐ４の結線で述べたように金属細線エリア２１ ａ Ｋ
ＰＮＰＮ素子３および４の両アノード電極がワイヤリ
ングされているので、接続点Ｐ８と接続点Ｐ４は結線さ
れたことになる。
Ｘ 子１のアノード電極とＰＮＰＮ素子３のカソード
電極がワイヤリングされたものが接続点ｐＨである。同
様に、端子す、として引出される外部リード１９ｂにＰ
ＮＰＮ素子２のアノード電極とＰＮＰＮ素子４のカソー
ド電極とがワイヤリングされたものが接続点Ｐ２である
。端子Ａとして引出される外部リード１９ｃの素子搭載
部２ｏの金属細線接続エリア２０ａに、ＰＮＰＮ素子１
のカソード電極とＰＮＰＮ素子２のカソード電極とがワ
イヤリングされたものが接続点Ｐ３である。同様に、端
子Ｂとして引出される外部リード１９ｄの素子搭載部２
ノの金属細線接続エリア２１ａに、ＰＮＰＮ素子３およ
び４の各アノード電極がワイヤリングされたものが接続
点Ｐ４である。この様にして第１のブリッジ回路イの接
続はなされている。次に第２のブリツノ回路口の接続を
説明する。端子ａ２として引出される外部リード１９ｅ
にＰＮＰＮ素子５のアノード電極とＰＮＰＮ素子２のカ
ソード電極とがワイヤリングされたものが接続点Ｐ５で
ある。同様に、端子ｂ２として接続される外部リード１
９１にＰＮＰＮ素子６のアノード電極とＰＮＰＮ素子８
のカソード電極とがワイヤリングされたものが接続点Ｐ
６である。第１のブリッジ回路イの接続点Ｐ３と共通接
接され、端子Ａとして引出される外部リード１９ｃの素
子搭載部２０の金属細線エリア２０ｂにワイヤリングし
たものが接続点Ｐ７である。端子Ｂとして引出される外
部リード１９ｄの素子搭載部ル免 ２ノの金属細線接続エリア２１ｂにＰＮＰＮ素子７およ
び８の各アノード電極がワイヤリングされたものが接続
点Ｐ８である。この接続点Ｐ８は第１のブリッジ回路イ
の接続点Ｐ４と共通接続され、端子Ｂとして外部リード
１９ｄから共通端子として引出されるが、すでに接続点
Ｐ４の結線で述べたように金属細線エリア２１ ａ Ｋ
ＰＮＰＮ素子３および４の両アノード電極がワイヤリ
ングされているので、接続点Ｐ８と接続点Ｐ４は結線さ
れたことになる。
第６図゛は、発光素子側のリードフレーム２２の裏面図
であ’）、１９ｇないし１９ｔは、それぞれ外部リード
を示す。その内１９４は、素子搭載部２３を有し、また
外部リード１９ｇ及び１９ｔは発光ダイオードＬＥＤ
１およびＬＥＤ、？の両力ソードをそれぞれワイヤリン
グし、端子ＬＣ１およびＬＣ２としてそれぞれ引出され
る。なお、外部リード７９ｈ、１９ｊ、１９にはダミ一
端子である。
であ’）、１９ｇないし１９ｔは、それぞれ外部リード
を示す。その内１９４は、素子搭載部２３を有し、また
外部リード１９ｇ及び１９ｔは発光ダイオードＬＥＤ
１およびＬＥＤ、？の両力ソードをそれぞれワイヤリン
グし、端子ＬＣ１およびＬＣ２としてそれぞれ引出され
る。なお、外部リード７９ｈ、１９ｊ、１９にはダミ一
端子である。
同第６図に示した発光素子側リードフレーム２２は、素
子搭載部に配置された各発光ダイオードＬＥＤ １およ
びＬＥＤ２が、第５図に示した受光素子側リードクレー
ム１８の各ブリッジ回路イおよび口を成す受光素子１，
２，３．４および５，６゜７．８と所定間隔をもって正
対して配置され、絶縁性樹脂で包囲されて完成する。第
７図は、１２ビンの樹脂成形型で作られた２交叉回路を
有する電子化ブタン電話路用として用いられる光結合半
導体装置２４である。同第７図は第５図及び第６図に示
した本発明の一実施例を組立てたものであシ、樹脂包囲
容器内部で全ての結線が得られ、外部での結線が全く不
要であることが理解されよう。
子搭載部に配置された各発光ダイオードＬＥＤ １およ
びＬＥＤ２が、第５図に示した受光素子側リードクレー
ム１８の各ブリッジ回路イおよび口を成す受光素子１，
２，３．４および５，６゜７．８と所定間隔をもって正
対して配置され、絶縁性樹脂で包囲されて完成する。第
７図は、１２ビンの樹脂成形型で作られた２交叉回路を
有する電子化ブタン電話路用として用いられる光結合半
導体装置２４である。同第７図は第５図及び第６図に示
した本発明の一実施例を組立てたものであシ、樹脂包囲
容器内部で全ての結線が得られ、外部での結線が全く不
要であることが理解されよう。
この実施例は、標準ピン薮の１つである１２ビンのプー
アルインラインパッケージ成形型で作うれたものである
から３つのダミ一端子がある。
アルインラインパッケージ成形型で作うれたものである
から３つのダミ一端子がある。
もし、外部での結線の省略と同時に外部リード数を減じ
たければ、第５図に示した外部リード１９ａないし１９
ｆの１本、例えば１９ａを第８図の様にすれば良い。こ
の様にすると、受光素子側リードフレーム２５は利料的
に無駄な部分が多くなる。しかし、パッケージ・サイズ
の小形化が図れるという利益の他に、第９図に示した発
光素子側リードフレーム２６の位置合せ部（ハーフエッ
チ部）２７ａと合致するハーフエッチ部２７ｂを設ける
ことにょシ、受発光素子の相互位置合せが簡単になると
いう利益も生ずる。
たければ、第５図に示した外部リード１９ａないし１９
ｆの１本、例えば１９ａを第８図の様にすれば良い。こ
の様にすると、受光素子側リードフレーム２５は利料的
に無駄な部分が多くなる。しかし、パッケージ・サイズ
の小形化が図れるという利益の他に、第９図に示した発
光素子側リードフレーム２６の位置合せ部（ハーフエッ
チ部）２７ａと合致するハーフエッチ部２７ｂを設ける
ことにょシ、受発光素子の相互位置合せが簡単になると
いう利益も生ずる。
なお、第８図および第９図に付された符号は、第５図及
び第６図に付された符号と同一部分は同一符号を付しで
あるので説明は省略する′。第８図および第９図のリー
ドフレーム２５および２６によって組立られた２交叉回
路を有する光結合半導体装置２８を第１０図に示す。同
第１０図の第２実施例装置も第５図の第１実施例装置と
同様に、樹脂包囲容器内部で全ての結線が得られ、外部
での結線が全く不要となっている事が理解できよう。
び第６図に付された符号と同一部分は同一符号を付しで
あるので説明は省略する′。第８図および第９図のリー
ドフレーム２５および２６によって組立られた２交叉回
路を有する光結合半導体装置２８を第１０図に示す。同
第１０図の第２実施例装置も第５図の第１実施例装置と
同様に、樹脂包囲容器内部で全ての結線が得られ、外部
での結線が全く不要となっている事が理解できよう。
そしてこの第２実施例装置２８は外部リードが１０ピン
となり、小形化が図れている。
となり、小形化が図れている。
（発明の効果）
本発明装置は、電気的に独立した複敬の受光素子で構成
される光スィッチを複斂組有し、各光スィッチに発光素
子をそれぞれ有した光結合半導体装置の結線を、リード
フレームと金属細線とで、包囲容器内部で実現した事に
より、従来装置の様に容器外部での結線が不要となるか
ら、わずられしさは解消され、また誤配線によるデバイ
スの破壊も解消できる。さらに光スイツチ相互の結線時
に受光素子の電極相互を直接ワイヤリングすることがな
Ｉへから、接続が高い信頼性を保証すると共に通常のネ
ールへ７ドボンデイング法によるポンディングが出来る
等、この種装置に於て、種々の益を生むものである。
される光スィッチを複斂組有し、各光スィッチに発光素
子をそれぞれ有した光結合半導体装置の結線を、リード
フレームと金属細線とで、包囲容器内部で実現した事に
より、従来装置の様に容器外部での結線が不要となるか
ら、わずられしさは解消され、また誤配線によるデバイ
スの破壊も解消できる。さらに光スイツチ相互の結線時
に受光素子の電極相互を直接ワイヤリングすることがな
Ｉへから、接続が高い信頼性を保証すると共に通常のネ
ールへ７ドボンデイング法によるポンディングが出来る
等、この種装置に於て、種々の益を生むものである。
第１図は２交叉回路を有する通話路スイッチ回路図であ
り、第２図は、第１図の部分拡大斜視図である。第３図
は、従来の２交叉回路を構成する受光素子側のリードフ
レーム及び結線態様を示す平面図、第４図は第３図のリ
ードフレームを用いて組立てられた従来の光結合半導体
装置のピンレイアウト図である。第５図、第６図、第７
図は本発明の第１の実施例図を、第８図、第９図、第１
０図は本発明の第２の実施例図で、第５図および第８図
は受光半導体素子側のリードフレームの平面図、第６図
および第９図は元光半導体素子側のリードフレームの平
面図、第７図および第１゜図は包囲容器内部で全ての結
線が施されたことを示すピンレイアウト図である。 １８．２２，２５．２６・・リード、１９ａないし１９
ｔ・・・外部リード、２０．２１・・・素子搭載凰２０
ａ、２０ｂ、２１ａ、２１ｂ＝金属細線接続エリヤ。 特許出願人 沖電気工業株式会社 第５図 第６図 第７図 第８図 昭和 年 月 日 特許庁長官 殿 １、事件の表示 昭和５８年 特 許 願第１８７１２４号３、補正をす
る者 事件との関係 特 許 出 願 人 任 所（〒１０５） 東京都港区虎ノ門１丁目７番１２
号着」とあるのを削除する。
り、第２図は、第１図の部分拡大斜視図である。第３図
は、従来の２交叉回路を構成する受光素子側のリードフ
レーム及び結線態様を示す平面図、第４図は第３図のリ
ードフレームを用いて組立てられた従来の光結合半導体
装置のピンレイアウト図である。第５図、第６図、第７
図は本発明の第１の実施例図を、第８図、第９図、第１
０図は本発明の第２の実施例図で、第５図および第８図
は受光半導体素子側のリードフレームの平面図、第６図
および第９図は元光半導体素子側のリードフレームの平
面図、第７図および第１゜図は包囲容器内部で全ての結
線が施されたことを示すピンレイアウト図である。 １８．２２，２５．２６・・リード、１９ａないし１９
ｔ・・・外部リード、２０．２１・・・素子搭載凰２０
ａ、２０ｂ、２１ａ、２１ｂ＝金属細線接続エリヤ。 特許出願人 沖電気工業株式会社 第５図 第６図 第７図 第８図 昭和 年 月 日 特許庁長官 殿 １、事件の表示 昭和５８年 特 許 願第１８７１２４号３、補正をす
る者 事件との関係 特 許 出 願 人 任 所（〒１０５） 東京都港区虎ノ門１丁目７番１２
号着」とあるのを削除する。
Claims (1)
- 所定のリードフレームの素子搭載部に受光半導体素子を
搭載した光結合半導体装置において、前記素子搭載部を
有するリードフレームの少なくとも２つのリードを互い
に隣接するように配置し、−前記受光半導体素子の電極
の少なくとも一つと自身を搭載した素子搭載部の金属細
線接続エリアとを包囲容器内部で金属細線によって結線
し、かつ前記受光半導体素子の他の電極の少なくとも１
つと前記素子搭載部に隣接した素子搭載部の金属細線接
続エリアとを前記包囲容器内部で金属細線によって結線
したことを特徴とする光結合半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58187124A JPS6080283A (ja) | 1983-10-07 | 1983-10-07 | 光結合半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58187124A JPS6080283A (ja) | 1983-10-07 | 1983-10-07 | 光結合半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6080283A true JPS6080283A (ja) | 1985-05-08 |
| JPH0232793B2 JPH0232793B2 (ja) | 1990-07-23 |
Family
ID=16200529
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58187124A Granted JPS6080283A (ja) | 1983-10-07 | 1983-10-07 | 光結合半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6080283A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58168284A (ja) * | 1982-03-30 | 1983-10-04 | Nec Corp | 多連光結合素子 |
-
1983
- 1983-10-07 JP JP58187124A patent/JPS6080283A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58168284A (ja) * | 1982-03-30 | 1983-10-04 | Nec Corp | 多連光結合素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0232793B2 (ja) | 1990-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5648679A (en) | Tape ball lead integrated circuit package | |
| US5715147A (en) | Semiconductor device having an interconnecting circuit board | |
| US7405104B2 (en) | Lead frame and method of producing the same, and resin-encapsulated semiconductor device and method of producing the same | |
| US5373188A (en) | Packaged semiconductor device including multiple semiconductor chips and cross-over lead | |
| US7432128B2 (en) | Method of making semiconductor device | |
| KR100415279B1 (ko) | 칩 적층 패키지 및 그 제조 방법 | |
| JP2509027B2 (ja) | 半導体装置 | |
| US5206188A (en) | Method of manufacturing a high lead count circuit board | |
| JP3154579B2 (ja) | 半導体素子搭載用のリードフレーム | |
| US5309020A (en) | Packaged semiconductor device assembly including two interconnected packaged semiconductor devices mounted on a common substrate | |
| EP0729645B1 (en) | A high density integrated circuit assembly combining leadframe leads with conductive traces | |
| US5569955A (en) | High density integrated circuit assembly combining leadframe leads with conductive traces | |
| US6528871B1 (en) | Structure and method for mounting semiconductor devices | |
| US5151771A (en) | High lead count circuit board for connecting electronic components to an external circuit | |
| US7002251B2 (en) | Semiconductor device | |
| JP2987088B2 (ja) | Ｍｏｓ技術電力デバイスチィップ及びパッケージ組立体 | |
| US5726466A (en) | Press pack power semiconductor device incorporating a plurality of semiconductor elements | |
| JPS6080283A (ja) | 光結合半導体装置 | |
| JP2587805B2 (ja) | 半導体装置 | |
| CN113948506A (zh) | 光源器件、光源器件的制备方法及显示设备 | |
| JPH06196759A (ja) | 発光素子 | |
| JPS6347266B2 (ja) | ||
| JP2002110889A (ja) | 半導体装置及びその製造方法 | |
| JP2638542B2 (ja) | 光半導体モジュール | |
| KR200254415Y1 (ko) | 반도체패키지 |