JPS6077628A - 電源回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は平均化ＬＣ出方フィルタを使用してＤＣ電源の
インダクタ巻線のリップル電流、従って出力リップル電
圧を減少するための磁気的に結合された出力フィルタの
利用に関する。

［従来技術］ リップルをかなり減少させるために結合されたインダク
タ（誘導子）はＣｕ　Ｋ変換器（米国特許第４１８４１
９７号参照）の１型式に使用されている。この変換器は
入力及び出方回路の両方にインダクタを有し、適切に結
合される事によって、入力もしくは出力電流のいずれが
のリップルを無視出来る様に小さくする事が可能である
。インダクタに結合されたＣ　ｕ　Ｋ変換器の拡張には
（１）入力及び出力導線を共に中間の変成器に結合して
入力及び出力インダクタ中のリップルを同時に無視可能
に抑制する事（２）２つの出方フィルタのインダクタを
結合して１つの出方のリップルを無視可能に押える事が
含まれる。

無視可能なリップルを発生する様に構成された結合イン
ダクタの使用に関連する背景技法の基調は （１）一つのＣｕ　Ｋ変換器のみを使用する、（２）入
力／出力もしくは２つの出力のいずれかにＣｕ　Ｋ変換
器を対として使用する、（３）巻線比を一定にし、磁気
コア中の空気間隔の大きさを調節するが、巻線の一方と
直列に接続された磁気的非結合インダクタを付加する事
によってリップルを最小にするといった非実際的手段、
に限定される。

［発明が解決しようとする問題点コ 多くのＤＣ電流において、変化しない出力電圧レベルを
発生する事が望まれている。望ましくない変動は入力電
圧レベルの変化、電源の負荷の変化、温度によって導入
される素子の特性の変化によって発生される。原理的に
は、これ等の変化は閉ループ調節によってかなり除去す
る事が出来る。

この様な型の変動に加えて、電源内のスイッチング／整
流動作によって生ずる脈動もしくは不連続波形に関連す
る不所望の変動（即ちリップル）が存在する。許容不能
なリップルの振幅を減少するのに使用されている通常の
技法は各出力のインダクタ及びコンデンサを大きくする
事である。この方法は当然装置全体をかさばったものに
する。

多重出力電源中のすべての出力インダクタを一つの磁気
コア上に巻き付ける事によって磁気素子の全体積を減少
させ、素子の数を減少させる事は可能である。しかしな
がらこの様に結合されたインダクタは非結合インダクタ
の作用以上にリップルを減少する事を目的としていない
。実際、この様な結合インダクタは十分なリップルの減
少を与えない様な巻数比で構成されている。これ等の結
合インダクタは斜交調節に関して性能上の利点を与え、
又原理的に非結合インダクタと比較して少なく共若干の
リップルの減少を与えているにすぎない。

［問題点を解決するための手段］ 本発明は少なく共一方の出力のリップルを著しく減少し
、他方の出力のリップル電流を増大させない様に少なく
共２つのインダクタを結合する。

本発明は結合インダクタの完全な柔軟性を認識した結合
少なく共一方の出力のリップルを著しく減少するもので
ある。専用のリップル減少用巻線は同様に安価に即ち小
さなフィルタ部によって出力のリップルを消去する。本
発明は多重出力電源のフィルタ・インダクタに結合され
る磁気的素子の複雑さを減少するいくつかの技法を与え
る。

さらに、本発明は出力巻線に並列な非結合シャンｌ−・
インダクタを使用する事によって磁気的出力構造体の特
性を調節して特定の出力のリップルを減少させる（即ち
回路の設計者は価格及び性能の兼合いとしてすべての出
力における主なリップルから一つの出力を除くすべての
出力の実質上無視可能なリップルもしくはすべての出力
の減少されたリップル迄の範囲内でリップルを減少する
様に選択可能である）。この並列シャント構造体は非結
合直列インダクタ構造体に対して少なく共２つの利点を
有する。１つは各経路の抵抗によってＤＣ電流を並列シ
ャント経路に分流出来る点にある。これによって（１）
　Ｄ　Ｃ電流はほとんどすべてをシャント・インダクタ
に流す事が出来、従って結合巻線は小さな磁気コア上の
軽い巻線によって構成する事が出来る。（２）ＤＣ電流
は主に結合巻線に流す事が出来、従ってシャント・イン
ダクタを低電流構造体にする事が出来る。

並列シャント・インダクタを使用する事の第２の利点は
変換器がシャント・インダクタを除いてもしくはシャン
ト・インダクタを使用し、結合インダクタを除いてテス
ト動作が可能な点にある。

従ってリップルの大きさの調節は高電流経路の利点を妨
げる事なく適切なシャント素子を挿入する事によって行
なわれる。

これ等の利点は結合インダクタ型の順方向変換器及び平
均化ＬＣフィルタを使用する他の変換器でも得られる。

［実施例コ スイッチ・モードの順方向平均化電源に出力フィルタ・
インダクタを結合することによってフィルタの設計に新
しい柔軟性が与えら九る。この柔軟性は（ａ）一方の出
力のインダクタの電流リップルを著しく減少し、他方の
インダクタの電流のリップルを非結合インダクタの場合
よりも悪くない程度におさえるもしくは（ｂ）連続的な
インダクタ電流を保持するために必要とされた最小のイ
ンダクタンスを減少させるのに使用され得る。これ等の
効果の組み合わせ（即ちリップル電流及び必要とされる
インダクタンスの中庸の減少）を得る事も可能である。

しかしながら非結合インダクタの寸法が連続的な電流を
与えるだけのものであるならば、最小のリップルを得る
ためには、非結合の場合と比較してインダクタンスの増
大を必要とする。しかしながら同等の電力の出力を得る
ためにはこの増大は中庸の程度（２０％乃至３０％）で
ある。

本発明はＬＣ出力フィルタを使用する多重出力ＤＣ電源
の一つを除くすべての出力フィルタのリップル電流を無
視可能にする事が可能である（勿論回路設計者は価格の
ために無視可能な点に至らない程度にリップルを減少す
る様に選択可能である）。以下説明される誘導解放回路
の基準に従って、すべてのインダクタ巻線を磁気的に結
合する一つの素子にすべてのフィルタ・インダクタを組
み込む事によってこの性能上の利点が得られる。

リップルを生ずる側の出力のリップルは磁気的結合がＯ
である場合よりも大きくない。さらにこのリップルを有
する出力は他方の出力のリップルを減少するために専用
され得る。従ってリップルの減少のためにだけ使用され
、外部負荷に電力を供給しない出力をっけ加える事によ
って単一出力電源でも結合インダクタのリップルを減少
する事が出来る。

１つの出力を除きすべての出力のリップルを著しく減少
し、リップルを有する残りの出力のリップルを非結合の
場合よりも増大させないために、結合インダクタの磁気
素子が有さなければならない特性は解放回路誘導電圧を
使用して簡単に説明　１出来る。動作について説明する
と、解放回路がインダクタの巻線に電圧を加える。非結
合インプラ　（夕の場合には、各巻線は巻線を流れる電
流の適切な時間微分によりこの電圧を保持する。即ちこ
こでＶｎ（ｔ）”巻線ｎの両端の電圧Ｌｎ＝巻線ｎのイ
ンダクタンス ｉ　ｎ　（ｔ）　”巻線ｎを流れる電流である。

所与の多重出力電源の各インダクタ巻線に加えられる電
圧は互いに一定の比をなしている。この七するがその比
は互いに比例したまま保持されて、洩る。説明を簡単に
するために結合インダクタのリップルを有する一つの巻
線は巻線＃１で表わさする。磁気的結合を使用する場合
には、巻線＃ＪＰの電流変化によらず、線巻＃１中の電
流の変化こよる相互結合Ｍ　１　ｊによって巻線＃ｊ　
（ｊ≠１）、こ加えられる電圧を保持する事が可能であ
る。代々的に表わすと、 （３） 電圧は時間が変化しても比例したままであるから巻線＃
ｊの電流の変化は必要とされない。この直流は一定値の
直流である。さらにリップルを有場合以上には増大しな
い。

必要とされる相互インダクタンスの値は式（３）からＭ
ｉｊ／Ｌｉ＝Ｖｊ／ｖ１として決定される。同じ事は物
理的にも説明する事が出来る。もし巻線＃ｊがそのフィ
ルタに接続されていないが（即ち解放回路であり）、そ
のままで動作している出力＃１には結合されていると、
−巻線＃ｊに誘導される解放回路電圧は接続されている
時に巻線＃ｊに発生される電圧と同じである。同等な回
路からはずした時の測定も遂行され得る。もし巻線＃１
が既知の電圧振幅の適切なテスト信号で駆動され、巻線
＃ｊ上の誘導解放回路の電圧を測定したとすると、テス
ト電圧に対する＃ｊ上の測定電圧の比は回路中にあって
（動作時に）＃１上に加えられた電圧に対する＃ｊに加
えられた電圧の比に等しい。この基準が満足されると、
巻線＃ｊの電流のリップルは無視可能になる。＃ｊの表
示は任意であるのでこの基準は巻線＃１と相互作用のあ
る任意の番号の他の巻線にも適用され得る。従って一つ
の巻線を除きすべての巻線中のリップル電流を無視可能
にする結合インダクタ磁気素子は、リップルを与えるよ
うに意図されている巻線が駆動されたときに特定の出力
電圧の組をあたえるように構成された変成器と等価であ
る。唯一の付加的要件は、磁気コアが巻線中にながれる
直流によるＤＣ磁束を受け取るに十分おおきくなければ
ならない点にある。

素子の数を減少して、一つの磁気コア上に単一組のイン
ダクタを結合させようとする努力がなされたが、上述の
リップル減少の利点は与えられるにしても、一つの結合
インダクタだけは望ましくない場合がある。多重巻線素
子はそれが変成器もしくは結合インダクタのいずれであ
れ、複雑であり、分割して個別的巻数比にしなければな
らなくなる。従って本発明は結合インダクタの複雑性を
減少し、所望のリップルの減少を与える。さらに、本発
明は各２本だけの巻線を有するいくつかの別個の素子を
使用して無視可能なリップル電流しが与えない技法を与
える。しかしながらこれ等のすべての技法をもってして
も、出力フィルタ＃１のリップルを非結合の場合よりも
悪くしないという条件下では、少なく共いくつかの巻線
にとっては単一素子で必要とされるよりも大きなインダ
クタンス（巻数が多く、磁気コアが大きい）を必要とす
る。

上記問題点を解決するための手段の項で説明された非結
合シャント・インダクタは端に基準点を与えるためにＣ
ｕＫ変換器に使用された非結合直列インダクタに対比さ
れる。実際にシャント・インダクタは結合フィルタ・イ
ンダクタが使用され得る広範囲の電源／変換器回路に適
用され得る。

しかしながらシャント・インダクタもしくは重畳リップ
ル変成器を使用するものは単一素子の多重巻線結合イン
ダクタよりも全インダクタンスが大きくなり、リップル
を有する一つの出力中により大きなリップルを与える。

第１図を参照するに、本発明の電源出力フィルタは結合
インダクタ（誘導子）Ｌｌ及びＲ２並びにコンデンサＣ
Ｉ及びＣ２を含んでいる。−次巻線Ｐ１を有する変成器
Ｔ１は複数の変成器出力Ｓ１及びＳ２を与える。各出力
は夫々整流ダイオードＤ１及びＤ２並びにＬＣフリーホ
イール・ダイオード・フィルタ（Ｌｌ、Ｃ１、Ｒ２、Ｃ
２、Ｄ３、Ｄ４）を有する。２つのインダクタＬ１及び
Ｒ２は一つのフィルタ出力ｖｌ中のリップルのすべて迄
が他方のフィルタ出力ｖ２の動作によって打ち消される
如き自己インダクタンス及び相互結合（Ｍ）を含むパラ
メータを有する。このフィルタの代表的用途は一つの出
力にリップルがない事が望まれ、他の出力がリップルを
許容する負荷に接続される順方向トランジスタ・スイッ
チング調節器（ＴＳＲ）であるか、もしくは第１の出力
だけが動作に使用されるものである。負荷はＲ１及びＲ
２であり、ＴＳＲは変成器Ｔ１の１次巻線Ｐ１に印加さ
れるＤＣ電圧ＶＢを断続して、所望のＴＳＲ調節を与え
るパルス幅変調制御装置ＰＷＭによって動作されるスイ
ッチング・トランジスタＱ１を含んでいる。

第２図の波形は通常の非結合膜ａ１の代表的なインダク
タの電流を示している（ｉは電流、しは時間である）。

第３図は結合インダクタで得ら九得る２つの可能な波形
（実線および破線）を表わしている。第２図及び第３図
でΔＴ及びΔｔは夫々トランジスタＱ１のためのオン及
びオフ時間を表わしている。さらにΔＴはＤｌ及びＤ２
のオン時間並びにΔｔはＤｌ及びＤ２のオフ時間である
。

第２図及び第３図に示されたこれ等の波形が生ずる条件
を簡単に説明するために、結合インダクタを特徴付ける
パラメータを定義しておく必要がある。

インダクタＬ１及びＬ２間の相互作用の程度は結合係数
ｋによって示される。このパラメータは相互インダクタ
ンスを２つの自己インダクタンスの幾何平均で割ったも
の（即ちに＝＝Ｍ／ｑ）として定義される、変成器の通
常の結合係数である。任意の結合インダクタの場合には
ｋの値は１以下でなければならない（極限の場合には１
に等しい）。

必要な他のパラメータは巻数比である。一般的にインダ
クタンスは巻数の二乗に比例して増大する。この法則に
従えば、二乗さ九た巻数比は共通の磁気コア上の巻線の
インダクタンスの比に等しくなる。この等式関係は鉄の
如き高透磁率のコア上の巻数の多い巻線に対して良い近
似を与える。

しかしながら、フェライト・コア上の巻数が少ない巻線
の場合には窓中の位置もしくは平均の巻部の長さの如き
巻線の細部の差によって上記簡単な等式関係から測定可
能な偏差を生ずる。

結合インダクタを説明するために、ここで使用されてい
る、変成器を説明するための一般的な代数式は明らさま
に巻数を含まず、インダクタンスの比の平方根を含むも
のである。従ってここでは巻数比を含まないこのパラメ
ータが使用される。

さらに、第１図の出力電圧ｖ１及びｖ２の比が導入され
ると、この代数式は等しい巻数奈有する変成器の場合の
様に簡単化される。

従って以下の説明では次の如く定義されたパラメータが
使用される。

この式は一般性及び代数的な厳密さを保持しつつ、等電
圧出力のための結合インダクタの巻数比を概念的に表わ
している。不正確であるが、便宜上τを正規化された巻
数比と呼ぶ事にする。

結合インダクタ出力フィルタを使用する他の装置はτ１
２＝１の場合に限定されている。実際τ１２は１に等し
い事が要請されている。この誤まった考えは次の２つの
点に基づいている。即ち（１）フリー・ホイール・ダイ
オードＤ３及びＤ４が導通している時に、出力電圧がイ
ンダクタの巻線にまたがって現われる。（２）変成器（
今の場合は結合インダクタ）の電圧比は巻数比に等しい
、即ち巻線の巻数辺の電圧は等しくなければならなし）
。

（１）の点はダイオードの電圧降下及び巻線中のＩＲ降
下が無視される時には正しい。（２）の点は密に結合さ
れた巻線（ｋ＝１）という極限の場合にだけ正しい。例
えば２つのインダクタが非結合状態（ｋ＝ｏ）にあると
、たとえ一方のインダクタにどの様な振幅及び波形の電
圧が印加されても他方のインダクタには電圧は誘導され
ない。本発明は結合インダクタの巻数比及び結合力の柔
軟性を使用する事によって得られ得る利点に向けられる
。

以下の説明及び解析において、すべての素子は理想的な
ものである（即ちコンデンサには等価直列抵抗がなく、
巻線には抵抗がなく、ダイオードには順方向電圧降下が
ない）と仮定し、すべての電圧波形は完全な方形波で、
出力電圧■１及び■２は一定であると仮定する。これ等
の簡単化された近似に基づく解析から得られる正確な値
は実際の回路では存在し得ないが、この様な値は極めて
近い値である。例えば実際の経済的回路中でＯリップル
を達成する事は不可能であるが、著しい減少が期得され
る。

第４図を参照するに、計算されたインダクタの電流リッ
プルが３種類の正規化された巻数比の場合に、結合係数
の関数として示されている。このリップルは同じ値Ｌ１
及びＬ２の非結合インダクタの場合に対して正規化され
ている。リップル比の負の値は成る時間中の電流の勾配
が非結合の場合の電流の勾配と比較して反対の符号のも
のである事を示している。この様な場合が第３図の破線
の波形１２として示されている。第４図で十を含む曲線
は出力１に対する、Ｏを含む曲線は出力２に対するもの
である。

第４図のプロットは結合インダクタ・フィルタのいくつ
かの特徴を示している。

（Ａ）τ１２〈１ならば、Ｌ２中のリップルがＯになる
ｋの値が存在する。τ１２〉１の場合にはＬｌ中のリッ
プルが除去され得る。この様なｋの臨界値はに＝τ１２
及びに＝１／τ１２である。

（Ｂ）一方のリップルが０になるｋの値で、他方のリッ
プル値は非結合の場合のリップル値に等しい。例えばに
＝τ１２の場合にはΔ１２＝０の時にΔｉ１　（ｋ）＝
Δ１ｎ（ｋ＝ｏ）となる。

（Ｃ）τ１２＝１の場合、最小のリップル比１／２はに
→１の極限で生ずる。０リツプルを得る事は出来ない。

（Ｄ）τ１２が１に近いｋの値でＯリップルが生ずる様
に選択されると、両リップル電流の大きさは０リツプル
の領域の近傍でｋの小さな変動に対して極めて敏感であ
る（第４ａ図と第４ｂ図を参照）。

上述の特徴（Ｄ）は中庸の、緊密でない結合の設計を推
賞している様に解釈される。しかしながらインダクタの
連続的電流を保持するには緊密な結合を必要とする。

第２図の出力フィルタ（Ｌｌ、Ｌ２、Ｃ１及びＣ２）は
連続導通モードで動作している。連続的なインダクタ電
流を補償するためにはインダクタ電流の最大変動は平均
電流ｉ　（ａｖｅ）の２倍を越えてはならない。即ち１
Δｉ　ｌ　＜２　Ｘ　ｉ　（ａｖｅ）でなければならな
い。非結合インダクタの場合には、この条件は次の様に
なる。

Ｌ　＞　１．　／　２　ＲΔｔ＝Ｌ　ｃｒｉｔ　（ｋ＝
ｏ）　（５）最も厳しい制約は軽い負荷（最大のＲ）及
び高いバルク（最大のオフ時間Δｔ）で生ずる。

結合インダクタの場合には、満足されなければならない
２つの条件が存在する。即ち１つは（ｋ≠０の場合に一
般化された式（５）で表わされる）直接条件であり、も
う一つは結合インダクタＬ１及びＬ２によって反射して
戻される、他の出力のための直接条件に基づく反射条件
である。予想される如く、この反射条件は出力によって
供給される相対的電力に依存する。低電力の出力に結合
される高電力出力のリップル電流を最小化する事は反対
の場合よりもより厳密な制約を課す。第５図の直線はΔ
１１＝０の場合に、１２が連続的でなければならないと
いう反射条件によって課せられる計算された最小のＬｌ
を示している。（即ち直線の下の領域は１２が不連続に
なる領域であり、上の領域はＬｌの許容領域である）。

図でＰｌ及びＰ２は夫々出力電圧を示している。Δ１に
〇ならば、Ｌｌに対する直接条件は任意のＬＬ＞０によ
って自動的に満足される。反射条件にとっては大きなイ
ンダクタの使用を避けるために厳密な結合である方が都
合がよい。

以下の説明においては、電力比ＰＬ／Ｐ２は最も厳しい
制限の条件下で評価されたものと仮定する。さらに結合
係数ｋを固定し、正規化された巻数比τ１２を変化させ
る事が都合がよい。これ等のパラメータの相互作用のた
めに、ＰＬ／Ｐ２及びτ１２の両方を一定にする事は非
結合の場合におけるＬがＬ　ｃｒｉｔを越える割合を示
すインダクタの寸法の余地を固定する事と等価である。

この様な解析には幾分恣意的なものが含まれる。なんな
となればこの割合は多くの定義のはつきりしないエンジ
ニアリング上の妥協案のうちから経験則によって選択さ
れるからである。即ちｋを一定にしてτ１２を変化させ
る事はより実際的な調節法である。比較的容易な調液手
段である巻数を変化させる事によってτ１２を変る事が
出来る。ｋを変化させるためには、磁気コア上の巻線の
位置をずらすか、コアのギャップを調節すると言った他
のコアの幾何学的形状を変化させるといった面倒なシフ
トを必要とする。従って計算を行う時にはｋを一定にし
てτ１２を変化させる。

第６図はｋを一定（０，９）にした場合の非結合の場合
に対して正規化された巻数比の関数として計算されたイ
ンダクタ電流リップルを示している。第７図は第６図に
使用されたものと同一パラメータに対する計算されたＬ
　ｃｒｉｔを示している。

直接条件（相対的電力Ｐｉ／Ｐ２に無関係）及び反射的
条件（Ｐ　１／Ｐ　２をパラメータとして使用する）の
両方が示されている。図中−十−−−−十−で示された
曲線はＰｌ／Ｐ２＝２に対応し、−十□千□十−で示さ
れた曲線はＰ］、／Ｐ２＝１に対応し、−＋　−＋　−
＋−＋で示さ九た曲線はＰＬ／Ｐ２＝１／２に対応し、 ｏ　□ｏ−ｏで示された曲線はＰＬ／Ｐ２に無関係な場
合を示している。左のグラフはＬｌ、右のグラフはＬｌ
のためのものである。これ等のグラフでいくつかの特徴
が注目される。

（Ａ）どの電力比の場合にも、必要とされる最小のイン
ダクタンスは両方の出力が同じτ１２を示す場合（直接
条件が反射条件と交差する）に生ずる。例えば、Ｐ　Ｌ
／Ｐ　２二１／２の場合には最小のインダクタンスはτ
１２＝１．０３で生ずる。

Ｌｌ及びＬｌの最小の条件の一致はどの様な一定のＰＬ
／Ｐ２及びｋの場合にも生じ、非結合の場合に対して若
干のりツルの改善を伴って、必要とされる最小の総イン
ダクタンスを与える。

（Ｂ）Ｏリップルにおいて、非結合値を越えるＬｃｒｉ
ｔの著しい増大は０リツプル出力が低い方の電力の出力
に結合される時にのみ生ずる。換言すると、出力１にＯ
リップルを与えるために出力２が処理しなければならな
い電力はＰ２＞１／２Ｖ１Δｉ　１　（ｋ＝ｏ）／に２
で与えられる。この結果はリップルの減少に専用される
出力を設計するのに特に有用である。

（Ｃ）両方のリップル電流を減少し、面出力のために必
要とされるインダクタンスを含む利用可能な効果の範囲
が存在する。

（Ｄ）　τ１２−１の場合にはリップル及び必要とされ
るインダクタンスを略半分にするが、この選択は両方へ
出力に対して最大のりツプル減少を与えず、面出力電力
が等しくない時には最小のＬｃｒｉｔを与えない。

連続条件以外のモードでも同様な汎用性及び制約を期待
する事並びにこの様にして結合インダクタを使用する他
の回路を期待する事も可能である。

しかしながら、これ等の他の場合にはその場合に応じた
研究を必要とする。

結合インダクタを反対向きに結合して、コアのＤＣ磁束
を消去し、これにより必要とされるＡＣインダクタンス
を得るのに必要とされるコアの寸法を減少する事も考え
られ得る。この場合を解析すると、この様な接続はｋの
符号を変化させる事と等価であり、ｋは−１＜ｋ＜Ｏの
範囲内の値を有する。しかしながらこの様な接続は面出
力のリップル及び最小の必要とされるインダクタンスの
両方を著しく増大する。従ってこのＤＣ磁束の消去法は
非現実的である。

上述の論議を要約するに、結合出力インダクタは設計に
新しい柔軟性を与え、一方のインダクタの電流リップル
を著しく減少する能力を与える。

結合係数及び巻数比の所望の値は相対的な出力電圧を考
え、リップルの大きさ、必要とされるインダクタの寸法
及び小さなパラメータの変動（二対する感度の成る折衷
を選択する事によって決定される。

次に第１図乃至第７図に関連する詳細な数学ｔｌす説明
を行う。２つの巻線を有する無損失変成器のための電圧
電流関係は次の２式によって与えられる。

電流の変化をめるために式（６）及び（７）を解くと。

である。

ここで考えている場合には、ｖｌ及びｖ２が一定であり
、従って積分が簡単になる。しかしながら、Ｄ３及びＤ
４がオフの時間中にインダクタにまたがる出力電圧は平
均インダクタ電流の方向と反対方向の極性を有する。従
って次の２式が得られる。

（１２） 式（１２）及び（１３）が第４図及び第６図に描かれて
いる。τ１２＝１にすると、Δ］１／Δ１ｌ（ｋ＝０）
は（１−ｋ）　／　（１−に２）　＝１／　（１＋ｋ）
に等しくなり、Δｉ２／Δ１２（ｋ＝ｏ）も同じ値を有
する。この結合は第４Ｃ図に示されている。リップルを
ゼロにする事は出来ない。

非結合の場合に連続的インダクタ電流を得るための条件
はっぎの２つのいずれかで与えられる。

１Δｉ　１１２Ｘｉ　（ａｖｅ）　（１４）もしくは もしくは Ｌ＞１／２ＲΔｔ　＝　Ｌ　ｃｒｉｔ’　（ｋ＝Ｑ）　
（１６）結合の場合には、式（１４）中のΔｉに式（１
２）及び（１３）を使用する事によって次の直接条件が
与えられる。

（１−に’ン 反射条件は式（１１）を使用して導かれる。

Ｌ１＝　ｃ　１２２（Ｖｌ／Ｖ２）２Ｌ２＞　ｃ　１２
”　（Ｖｌ／Ｖ２）２Ｌ２　ｃｒｉｔ（］９） もしくは （１−に′）　（２０） 同様に 式（１２）及び（１３）から、インダクタの条件は次の
様に表わす事が出来る。

直接条件　反射条件 に＝１／τ１２、Δｉ＝ｏならば、Ｌｌに対する直接条
件は消え、Ｌ２に対する反射条件も同様に消える。さら
にΔ１２は非結合の場合に等しいので、Ｌ２に対する直
接条件は非結合の場合と同じである。しかしながらＬｌ
に対する反射条件は残される。

ＬＬ（Δ１＝Ｏｃ（１／ｋ”）（ＰＩ／Ｐ２）Ｌｌ　ｃ
ｒｉｔ　（ｋ−０）（２４） この結果は第５図に示されている。

最後に、もし非結合インダクタが寸法因子ｆ１及びｆ２
を有し、即ちもし Ｌ１＝ｆｌＬ１　ｃｒｉｔ　（ｋ＝ｏ）及びＬ２＝ｆ２
Ｌ２　ｃｒｉｔ　（ｋ−０）（２５） が成り立つならば（ここでｆｌ、ｆ２〉１とする）、が
成り立つ。

従って、その計算値を与えるのにτ１２及びＰ１／Ｐ２
が一定であるとすると、非結合の場合の寸法因子比が一
定であるという隠された仮定が存在する。

第８図をここで参照するに、第１図に示された本発明の
２つの巻線結合インダクタ・フィルタを多重巻線に拡張
する事によって平均化フィルタ電源の一つの出力を除く
すべての出力の電流リップルを（理想的にはＯに）減少
する事が可能である。

第８図はコイルｎ１乃至ｎＮを互いに磁気的に結合する
複合インダクタＬを使用する試みを示している。ここで
電流主２乃至ｉＮ中のｄ　ｉ　／　ｄ　ｔをなくし、従
って負荷ＲＬ２乃至ＲＬＮにまたがるリップル電圧をな
くする様に設計された結合インダクタＬは多重出力の変
成器Ｔと略同数の巻線を有する。この様な装置は設計が
不当にやっかいで、多重出力変成器Ｔにみられるものと
類似の巻線部の分割及び離散的巻数比にするといった問
題を生ずる。

第９図乃至第１１図を参照するに、本発明は第８図に使
用されているインダクタＬの複雑さを減少するための多
重出力電源にも応用され得る。特に、第９図は４つの出
力段電源の第１の出力段における３つの分離された（即
ち非結合）直列インダクタｎ１２、ｎ１３及びｎ１４を
使用する本発明の実施例を示している（一般に、Ｎ出力
段の電源の場合には第１の段にＮ−１個の直列インダク
タが使用される）。３つのインダクタＬ］、Ｌ２及びＬ
３の各々は出力２乃至４中にＯリップルを与える様に別
個に設計され得る。しかしながら各インダクタは電圧ｖ
０１の一部を使用してこの目的を達成しなければならな
い。従って同等な結合でＯリップルを得るためには、こ
の実施例における巻数比ｎ　１　／　ｎ　１２、ｎ３／
ｎ１３及びｎ　４　／ｎ１４は第８図における比ｎ２／
ｎｌ、ｎ　３　／　ｎｌ、ｎ４／ｎ１等々よりも大きく
なければならない。

第１０図を参照するに、本発明は第１の出力段に３つの
別個の並列（即ち非結合の）インダクタｎ１２、ｎ１３
及びｎ１４を使用しても実施され得る。第９図の場合と
同様に、３個のインダクタの各々は出力段２乃至４にＯ
リップルを与える様に別個に設計される。第９図と比較
して、第１０図における巻数比ｎ　２　／　ｎ　１２、
ｎ　３　／　ｎ　１３．４　／　ｎ　１４は第８図の比
ｎ２／ｎｌ、ｎ３／ｎｌ、ｎ　４　／　ｎ　１に対応し
ている。しかしながら、第１の出力段における実効イン
ダクタンスは巻数ｎ１２、ｎ１３及びｎｌ、４を有する
巻数の並列組み合わせになる。従ってこれ等の巻線の各
々のインダクタンスは第８図の巻線ｎ１のインダクタン
スよりも大きくなければならない。さらに、第１の出力
段中のＤＣ電流は各巻線ｎ１２、ｎ１３及びｎ１４がス
イッチ期間を通して連続的な電流を保持する如く分割さ
れる事を補償する様に注意が払われなくてはならない。

第１１ａ図を参照するに１本発明は２つの並列巻線が互
いに結合されない様な連鎖技法を使用しても実施され得
る。この技法は非結合インダクタと比較してｄ　ｉ　／
　ｄ　ｔの方向が反対になる様に結合インダクタを使用
する。従って出力段２乃至４はリップルが０であるが１
巻線ｎ４たけがリップルが０の電流を流している。出力
段２及び３においては、並列巻線は補償作用を有する変
動を伴う電流が流れ、第１１ｂ−１」ｉ図の概略的波形
に示された如くその和は一定である。０リツプル出力の
並列巻線では、ＤＣ電流の分割を考慮する必要がない。

一つの巻線の電流はｊ″３で示された如く不連続動作を
生ずる事なく方向が逆転され得る。この方法における、
巻数比ｎ”２／ｎ１、ｎ３’　／ｎ２’　、ｎ４／ｎ３
’は第８図の対応比ｎ２／ｎ１、ｎ　３　／　ｎ　２、
ｎ　４　／　ｎ　３よりも、結合が同等であるとして、
大きくなければならないが、その増加は中庸の程度であ
る。さらに巻線ｎ１が第１の出力段に与える実効インダ
クタンスは非結合インダクタンスよりも若干小さくなけ
ればならない（第８図において、実効インダクタンスｎ
　１はその非結合値に等しい）。

電気的、製造上及び実装上の制約の任意の組合せに従い
第９図乃至第１１図に示された実施例の一つを選択し得
、又これ等の実施例から一つの組合せが提案され得る。

これ等の実施例のすへては２つの巻線以上を有さない磁
気構造体を使用してＮ−１個のリップルのない出力を与
える様に設計出来る特徴を有する。第１１図の実施例は
ｄｉ／ｄｔの符号の反転を使用して並列インダクタ中の
通常のリップルを補償するという固有の特徴を有する。

これ等の実施例は順方向平均化電源の出力のために与え
られたものであるが、類似のインダクターコンデンサ平
均化出力段を使用する他のスイッチ回路と共に使用され
得る。さらに、へれ等の実施例は入力が多重出力に磁気
的に結合された結合インダクタ、多重出力変換器でも使
用され得る。さらに、２巻線構造体が上述の方法で適切
に動作するためには、これ等は第１乃至７図に関連して
誘導された適切な結合−巻数比条件を満足しなければな
らない。

第１２ａ図を参照するに、本発明は巻線と並列な非結合
インダクタを使用する事によって実施され得る事は明ら
かであろう。成る従来のＤＣ，−Ｄｒ亦惰唇ＬしＩｊ！
ｉ虫箇躯漣由り一扁ｔｂ六りかｆ押相的にはＯの）電流
リップルを得るために磁気構造体の特性を調節するのに
、別個の非結合インダクタを使用している。第１２ａ図
に示された本発明の実施例は巻線と並列な非結合シャン
１−・インダクタを変わりに使用して同一結果を得る事
が出来る。

並列なシャント・インダクタを使用すると直列なインダ
クタに対して２つの著しい利点が得られる。

先ずＤＣ電流は２つのシャント経路のＤＣ抵抗に依存し
て２つのシャント経路に分割され得る。その機能がリッ
プルを制御する事にある素子からＤＣ電流を分割する能
力は次の２通りに使用され得る。

（１）ＤＣ電流は略全部シャント・インダクタ中しこ流
す事が出来、従って結合巻線がより小さな磁気コア上に
軽い線として構成され得る。

並列シャント・インダクタを使用する第２の利点は変換
器がシャント・インダクタを使用する事なく、もしくは
シャント・インダクタを使用するが結合インダクタを使
用しないで試験のために動作可能な点にある。従って、
リップルの大きさの能動的な調節は高電流路を遮断する
事なく適切なシャント素子を挿入することによって遂行
され得る。

これ等の利点は又結合インダクタ型の順方向変換器及び
平均化ＬＣフィルタを使用する他の変換器に適用され得
る。第１２ｂ図は第１２ａ図の回路中に存在する電流を
示し、ている。

第１．２　ｃ図に示された本発明の実施例は重畳リップ
ル変成器Ｔ２を使用する。この重畳リップル変成器は第
１の出力段（即ちＶＯｌ）におけるわずかな電流の増大
を犠牲として第２の出力段（即ちＶＯ２）中の電流リッ
プルを減少させるために現存の変換器に付加され得る。

ｄｉ、Ｙ’／ｄｔ（即ち通常のリップル）　十ｄ　ｉ２
’　／ｄ　ｔ　（即ち負のリップル）＝０という要請か
ら次の制約が得られる。

ここでσ−４−ｋ”である。

第１の出力段で加えられるリップルは次の如くオフ時間
中にＬｌに加えられる変化によって与えられる。

要約すると、結合インダクタと共に非結合シー＼ント・
インダクタを使用する事によって高ＤＣ電流源路からリ
ップル減少機能を分離する手段が与えられる。即ちこの
手段は低コスＩ〜でリップルを０にする便利な手段を与
える。本発明は又２以上の出力を有する変換器に拡張し
て、一つの出力を除くすべての出力でＯリップルを得る
ことが出来る。

［発明の効果コ 上述された如く、本発明は装置全体をかさばったものに
する事なく、一つの出力を除くすべての出力においてリ
ップル電流のない電源を与える。

【図面の簡単な説明】

第１図は本発明を使用した電源回路の概略図である。第
２図は非結合インダクタを使用する回路中に存在する理
想化された電流リップル波形を示した図である。第３図
は２つの回路パラメータの組を使用した第１図の電流リ
ップル波形の図である。第４図は正規化された巻数比の
異なる値に対してインダクタ結合係数の関数として第１
図の回路のための計算されたリップル電流を示したグラ
フである。第５図は異なる出力電力比に対し、連続的イ
ンダクタ電流を保持するために必要とされる計算された
最小のインダクタンスを示した図である。第６図は結合
された場合の正規化された巻数比の関数として正規化さ
れた計算リップルを示した図である。第７図は連続的な
インダクタ電流を保持するために必要とされる計算され
た最小のインダクタを示した図である。第８図は本発明
に従う、一つの出力を除くすべての出力で減少された電
流リップルを得るための多重出力電源回路を示した図で
ある。第９図は本発明に従う他の多重出力電源回路の図
である。第１０図は本発明に従うさらに他の多重出力電
源回路を示した図である。 第１１図は本発明に従うさらに他の多重出力電源の図で
ある。第１２図は本発明に従う更に他の電源回路を示し
た図である。 Ｃ１、Ｃ２・・・・コンデンサ、Ｌｌ、Ｒ２・・・・結
合インダクタ、Ｔ１・・・・変成器、Ｐｌ・・・・−次
巻線、Ｓｌ、Ｓ２・・・・変成器の出方、ＤＪ、Ｄ２−
・・整流ダイオード、Ｄ３、Ｄ４・・・・ダイオード、
Ｒ１、Ｒ２・・・・抵抗器、Ｑｌ・・・・スイッチング
・ダイオード、＋ＶＢ・・・・ＤＣ電源、ＰＷＮ・・・
パルス幅変調制御装置。 第２図 第３図 第５図 △１２＝０　△１１＝０ 第７ ΔＩ２−０　Δ１ド０ 図 １ 耶８図 第１Ｚａ図 にΔＴ川用△四− 第１２ｂ図

Claims (1)

1. 【特許請求の範囲】 電圧源と、 上記電圧源に接続された一次入力コイルと、第１の入力
   電圧を与える第１の二次出力コイル及び第２の入力電圧
   を与える第２の二次出力コイルを有する変成器と、 上記第１の入力電圧を整流するために上記第１の二次出
   力コイルに接続された第１のダイオードと、 上記第２の入力電圧を整流するために上記第２の二次出
   力コイルに接続された第２のダイオードと、 上記第１の二次出力コイル及び上記第１のダイオードに
   接続された、第１のインダクタを含む第１のフィルタ装
   置と。 上記第２の二次出力コイル及び上記第２のダイオードに
   接続された、上記第１のインダクタに磁気的に結合され
   た第２のインダクタを含む第２のフィルタ装置を含み、 上記第２のインダクタを流れる電流中のリップル成分が
   上記第１のインダクタを流れる電流中のリップル成分よ
   りもはるかに低くなる様に上記第１のインダクタ及び第
   ２のインダクタの特性が選択されている事を特徴とする
   リップル成分を抑制された第１及び第２の出方を有する
   電源回路。