JPS607568Y2 - スイツチング回路 - Google Patents
スイツチング回路Info
- Publication number
- JPS607568Y2 JPS607568Y2 JP17690780U JP17690780U JPS607568Y2 JP S607568 Y2 JPS607568 Y2 JP S607568Y2 JP 17690780 U JP17690780 U JP 17690780U JP 17690780 U JP17690780 U JP 17690780U JP S607568 Y2 JPS607568 Y2 JP S607568Y2
- Authority
- JP
- Japan
- Prior art keywords
- load
- transistor
- resistor
- power
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electronic Switches (AREA)
Description
【考案の詳細な説明】
この考案は、電源供給される2つの負荷のうち、他方の
負荷へは一方の負荷への電源供給に遅れて電源供給され
るようにしたスイッチング回路に関するものである。
負荷へは一方の負荷への電源供給に遅れて電源供給され
るようにしたスイッチング回路に関するものである。
従来から、2つの負荷を備えた回路において何らかの理
由により、他方の負荷へは一方の負荷への電源供給に遅
れて電源供給するように要求されることがある。
由により、他方の負荷へは一方の負荷への電源供給に遅
れて電源供給するように要求されることがある。
従来、このような場合には、単にCR回路で時定数をも
たせて行う方法があったが、このような従来方法では動
作が不安定で確実性がないという欠点があった。
たせて行う方法があったが、このような従来方法では動
作が不安定で確実性がないという欠点があった。
この考案は上記のような欠点を除去するためになされた
もので、動作が安定で、一方の負荷への電源供給後の他
方の負荷への電源供給が、設定された遅れ時間で確実に
行うことができるスイッチング回路を提供することを目
的とする。
もので、動作が安定で、一方の負荷への電源供給後の他
方の負荷への電源供給が、設定された遅れ時間で確実に
行うことができるスイッチング回路を提供することを目
的とする。
以下第1図ないし第4図を参照してこの考案の実施例を
説明する。
説明する。
第1図はこの考案によるスイッチング回路の一実施例を
示す図で、1は電源プラグ、2は電源トランス、3は電
源スィッチ、4は整流回路、LlおよびL2は整流回路
4からの電源が供給される第1および第2の負荷、TR
1は第1および第2の負荷Ll、L2間に設けられたベ
ース接地のPNP形トランジスタである。
示す図で、1は電源プラグ、2は電源トランス、3は電
源スィッチ、4は整流回路、LlおよびL2は整流回路
4からの電源が供給される第1および第2の負荷、TR
1は第1および第2の負荷Ll、L2間に設けられたベ
ース接地のPNP形トランジスタである。
このトランジスタTRIは、エミッタEが、第1の抵抗
R1を介して、一端が接地された上記第1の負荷L1の
他端、すなわち整流回路4の正極に接続されると共に、
コレクタCが、一端が接地された上記第2の負荷L2の
他端に直結され、さらにベースBがベース抵抗RBを介
して接地される。
R1を介して、一端が接地された上記第1の負荷L1の
他端、すなわち整流回路4の正極に接続されると共に、
コレクタCが、一端が接地された上記第2の負荷L2の
他端に直結され、さらにベースBがベース抵抗RBを介
して接地される。
Dlは上記第1の抵抗R1に並列接続された逆方向ダイ
オード、R2は、このダイオードD1および上記第1の
負荷L1他端の接続点、すなわち整流回路4の正極とト
ランジスタTR1のベースとの間に接続された第2の抵
抗、C1はトランジスタTR1のエミッタと接地間に接
続されたコンデンサである。
オード、R2は、このダイオードD1および上記第1の
負荷L1他端の接続点、すなわち整流回路4の正極とト
ランジスタTR1のベースとの間に接続された第2の抵
抗、C1はトランジスタTR1のエミッタと接地間に接
続されたコンデンサである。
次に上述この考案回路の動作について説明する。
すなわち、いま、スイッチ3をオンすると、まず第1の
負荷L1に電源供給されると共に、抵抗R1を通してコ
ンデンサC1が充電開始する。
負荷L1に電源供給されると共に、抵抗R1を通してコ
ンデンサC1が充電開始する。
このコンデンサC1の充電は、第1の抵抗R1との時定
数による時間(CIXRI)後に完了し、トランジスタ
TRlのエミッタEの電位を上昇させる。
数による時間(CIXRI)後に完了し、トランジスタ
TRlのエミッタEの電位を上昇させる。
従って、トランジスタTR1が導通し、第2の負荷L2
への電源供給が開始されるものである。
への電源供給が開始されるものである。
第2図は上述回路中のトランジスタTRlのコレクタ電
圧特性図で、時点もでスイッチ3がオンされ、時点t□
(=CIXR1)でトランジスタTRlが導通し、時点
桜でスイッチ3がオフされた場合を示す。
圧特性図で、時点もでスイッチ3がオンされ、時点t□
(=CIXR1)でトランジスタTRlが導通し、時点
桜でスイッチ3がオフされた場合を示す。
この第2図から分かるように、上述回路によれば、トラ
ンジスタTR1のコレクタ電圧、換言すれば第2の負荷
L2の印加電圧の立ち上がり急峻に行われる。
ンジスタTR1のコレクタ電圧、換言すれば第2の負荷
L2の印加電圧の立ち上がり急峻に行われる。
従って動作が安定で、第1の負荷L1への電源供給後の
第2の負荷L2への電源供給が、設定された遅れ時間で
ばらつきなく実に行われる。
第2の負荷L2への電源供給が、設定された遅れ時間で
ばらつきなく実に行われる。
もつとも第1図に例示の回路では、スイッチ3オフ(時
点t2)後の立ち下がり特性は第2図に示すように緩慢
になる。
点t2)後の立ち下がり特性は第2図に示すように緩慢
になる。
すなわち、スイッチ3をオフすると、それまでコンデン
サC1に充電されている電荷が第2の負荷L2に供給さ
れ、またダイオードD1を介して第1の負荷L1に供給
されるので、トランジスタTR1のコレクタ電圧は図中
A点における電圧の過渡特性と同様の特性で下がり、第
2図に示すようになるものである。
サC1に充電されている電荷が第2の負荷L2に供給さ
れ、またダイオードD1を介して第1の負荷L1に供給
されるので、トランジスタTR1のコレクタ電圧は図中
A点における電圧の過渡特性と同様の特性で下がり、第
2図に示すようになるものである。
第3図はこの考案回路の他の実施例を示す図で、ここで
は上記コレクタ電圧の立ち下がりをも急峻に行われるよ
うにしたものである。
は上記コレクタ電圧の立ち下がりをも急峻に行われるよ
うにしたものである。
すなわちここでは、第1図に示した回路のダイオードD
1および第1の負荷L1他端の接続点と第2の抵抗R2
との間に順方向ダイオードD2を接続すると共に、第2
の抵抗R2および順方向ダイオードD2と接地間に第2
のコンデンサC2を接続したものである。
1および第1の負荷L1他端の接続点と第2の抵抗R2
との間に順方向ダイオードD2を接続すると共に、第2
の抵抗R2および順方向ダイオードD2と接地間に第2
のコンデンサC2を接続したものである。
次にこのような回路の動作について説明するが、スイッ
チ3のオンから第2の負荷L2へ電源供給されるまで、
換言すればトランジスタTRlのコレクタ電圧の立ち上
がり動作については第1図の場合とほぼ同様であるので
、スイッチ3のオフ時の動作についてのみ述べる。
チ3のオンから第2の負荷L2へ電源供給されるまで、
換言すればトランジスタTRlのコレクタ電圧の立ち上
がり動作については第1図の場合とほぼ同様であるので
、スイッチ3のオフ時の動作についてのみ述べる。
すなわち、いま、スイッチ3をオフすると、同時にコン
デンサC1の放電が開始し、トランジスタTR1のエミ
ッタE電位が下がり始める。
デンサC1の放電が開始し、トランジスタTR1のエミ
ッタE電位が下がり始める。
このとき、第2のコンデンサC2に充電されていた電荷
は抵抗R2゜RBを介して放電することになる。
は抵抗R2゜RBを介して放電することになる。
従って、ここで、抵抗R2,RBを大きく設定しておけ
ば、スイッチ3オフ後、トランジスタTRlのベース、
エミッタ電圧■BEハ直ちニvBE〉−〇、6V(PN
P形トランジスタTRIの動作電圧より正側に大)とな
る。
ば、スイッチ3オフ後、トランジスタTRlのベース、
エミッタ電圧■BEハ直ちニvBE〉−〇、6V(PN
P形トランジスタTRIの動作電圧より正側に大)とな
る。
すなわちトランジスタTR1は、スイッチ3オフと同時
に非導通となり、そのコレクタ電圧は第4図に示すよう
に急峻に立ち下がることになる。
に非導通となり、そのコレクタ電圧は第4図に示すよう
に急峻に立ち下がることになる。
以上述べたようにこの考案によれば、トランジスタTR
1を用いて第2の負荷L2の印加電圧の立ち上がりが急
峻に行われるようにしたので、単にCR回路を用いて行
行う従来方法に比べて動作が安定で、第1の負荷L1へ
の電源供給後の第2の負荷L2への電源供給が設定され
た遅れ時間でばらつきなく確実に行われるという効果が
ある。
1を用いて第2の負荷L2の印加電圧の立ち上がりが急
峻に行われるようにしたので、単にCR回路を用いて行
行う従来方法に比べて動作が安定で、第1の負荷L1へ
の電源供給後の第2の負荷L2への電源供給が設定され
た遅れ時間でばらつきなく確実に行われるという効果が
ある。
第1図はこの考案によるスイッチング回路の一実施例を
示す図、第2図は第1図に示した回路中のトランジスタ
のコレクタ電圧特性図、第3図はこの考案回路の他の実
施例を示す図、第4図は第3図に示した回路中のトラン
ジスタのコレクタ電圧特性図である。 Ll、L2・・・・・・負荷、TR1・・・・・・トラ
ンジスタ、R1,R2・・・・・・抵抗、C1,C2・
・・・・・コンデンサ、DI、D2・・・・・・ダイオ
ード。 なお、図中同一符号は同一または相当部分を示す。
示す図、第2図は第1図に示した回路中のトランジスタ
のコレクタ電圧特性図、第3図はこの考案回路の他の実
施例を示す図、第4図は第3図に示した回路中のトラン
ジスタのコレクタ電圧特性図である。 Ll、L2・・・・・・負荷、TR1・・・・・・トラ
ンジスタ、R1,R2・・・・・・抵抗、C1,C2・
・・・・・コンデンサ、DI、D2・・・・・・ダイオ
ード。 なお、図中同一符号は同一または相当部分を示す。
Claims (2)
- (1)電源供給される2つの負荷のうち、他方の負荷へ
は一方の負荷への電源供給に遅れて電源供給されるよう
にしたスイッチング回路において、両負荷間に設けられ
たベース接地のトランジスタと、このトランジスタおよ
び上記一方の負荷間に接続された第1の抵抗と、この第
1の抵抗に並列接続された逆方向ダイオードと、このダ
イオードおよび上記一方の負荷間と上記トランジスタの
ベースとの間に接続された第2の抵抗と、上記トランジ
スタおよび第1の抵抗間と接地との間に接続されたコン
デンサとを具備することを特徴するスイッチング回路。 - (2)逆方向ダイオードおよび一方の負荷間と第2の抵
抗との間に順方向ダイオードを接続すると共に、第2の
抵抗および順方向ダイオード間と接地との間に第2のコ
ンデンサを接続した実用新案登録請求の範囲第1項記載
のスイッチング回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17690780U JPS607568Y2 (ja) | 1980-12-10 | 1980-12-10 | スイツチング回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17690780U JPS607568Y2 (ja) | 1980-12-10 | 1980-12-10 | スイツチング回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS57100330U JPS57100330U (ja) | 1982-06-21 |
JPS607568Y2 true JPS607568Y2 (ja) | 1985-03-14 |
Family
ID=29970296
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17690780U Expired JPS607568Y2 (ja) | 1980-12-10 | 1980-12-10 | スイツチング回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS607568Y2 (ja) |
-
1980
- 1980-12-10 JP JP17690780U patent/JPS607568Y2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS57100330U (ja) | 1982-06-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS607568Y2 (ja) | スイツチング回路 | |
JPS5921555Y2 (ja) | タイマ装置 | |
US4712026A (en) | Delay circuit | |
JPS617128U (ja) | 発振回路 | |
JPS635296Y2 (ja) | ||
JPH0238509Y2 (ja) | ||
JPS5838435Y2 (ja) | リセット信号発生回路 | |
JPS6181328U (ja) | ||
JPS5857243U (ja) | 電源回路 | |
JPS5824257Y2 (ja) | ミュ−テイング回路 | |
KR960007922Y1 (ko) | 충전전지를 이용한 보조전원회로 | |
JPS59195815U (ja) | 過渡雑音防止装置 | |
JPS5821234Y2 (ja) | タンアンテイマルチバイブレ−タ | |
JPS6138290Y2 (ja) | ||
JPS6016983Y2 (ja) | リセツト回路 | |
JPS60116714U (ja) | ミユ−テイング回路 | |
JPS6389915A (ja) | 電子回路用電源装置 | |
JPS6137454B2 (ja) | ||
JPS6137515U (ja) | 定電圧電源回路 | |
JPS5917862U (ja) | 電圧低下検出回路 | |
JPH0419837U (ja) | ||
JPS5881634U (ja) | マイクロブロセツサ等のイニシヤル回路 | |
JPS6030515U (ja) | プランジャ−駆動回路 | |
JPS59119643U (ja) | 初期設定用パルス発生回路 | |
JPS63133731U (ja) |