JPS607547A - Double structure system of microcomputer system - Google Patents
Double structure system of microcomputer systemInfo
- Publication number
- JPS607547A JPS607547A JP58115219A JP11521983A JPS607547A JP S607547 A JPS607547 A JP S607547A JP 58115219 A JP58115219 A JP 58115219A JP 11521983 A JP11521983 A JP 11521983A JP S607547 A JPS607547 A JP S607547A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- microcomputer
- output signal
- microcomputer system
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
Abstract
Description
【発明の詳細な説明】
本発明は、マイクロコンピュータシステムの二重化方式
に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a duplex system for microcomputer systems.
従来のマイクロコンピュータシステムは、上位コンピュ
ータとは異なり、二重化されていない。Conventional microcomputer systems are not duplicated, unlike host computers.
従って、ハードウェアが故障した場合はシステム断とな
り、高信頼度を要求されるシステムには使用することが
できないという欠点がある。Therefore, if the hardware fails, the system will be disconnected, and this has the disadvantage that it cannot be used in systems that require high reliability.
本発明の目的は、上述の従来の欠点を解決し、高信頼度
を得ることができるマイクロコンピュータシスチムニ重
化方式を提供することにある。SUMMARY OF THE INVENTION An object of the present invention is to provide a microcomputer system duplication method that can solve the above-mentioned conventional drawbacks and achieve high reliability.
本発明の二重化方式は、２つのマイクロコンピュータシ
ステムの入力および出力を並列に接続し、それぞれの前
記マイクロコンピュータシステムは、ハードウェア故障
検出回路と、電源リセット回路と、これらの出力を入力
するＮＡＮＤｕ路とを備えて、該ＮＡＮＤ回路の出力を
、相互に他方ノマイクロコンピュータシステムのＩｌ’
Ｉ Ｅ Ｎ Ａ Ｎ０回路の１つの人力に接続してフリ
ップフロップ回路を構成し、該フリップフロップ回路の
出力をマイクロコンピュータシステム選］Ｒ信けとした
ことを特徴とする。In the duplex system of the present invention, the inputs and outputs of two microcomputer systems are connected in parallel, and each microcomputer system has a hardware failure detection circuit, a power supply reset circuit, and a NANDu path for inputting these outputs. The outputs of the NAND circuits are mutually connected to the Il' of the other microcomputer system.
The present invention is characterized in that a flip-flop circuit is formed by connecting to one of the IENANO circuits, and the output of the flip-flop circuit is input to a microcomputer system.
次に、本発明について、図面を参照して詳細に説明する
。Next, the present invention will be explained in detail with reference to the drawings.
図は、本発明の一実施例を示すブロック図である。すな
わち、２つのマイクロコンピュータシステムｌ、１′は
、それぞれ、処理装置（ＣＰＵ）２、ランダムアクセス
メモリ（ＲＡＭ）３ 、読出し専用メモリ（ＲＯＭ）４
．入力ボート５．出力ホ−１・６．出力信号制御回路７
．ハードウェア故障検出回路８．電源リセット回路９２
允光ダイオ−１’ １０ 、３人力ＮＡＮＤ回路１１．
パス１２等から構成される。２つのマイクロコンピュー
タシステム１および１′の３人力ＮＡＮＤＨ路１１の出
力は、相互に他方のマイクロコンピュータシステムの３
人力ＮＡＮＤ回路１１の入力に接続されていて、フリッ
プフロップ回路を構成する。該フリップフロップ回路の
出力、すなわち、３人力ＮＡＮＤ回路１１の出力は、マ
イクロコンピュータシステム選択信号１３とされて、出
力信号制御回路７．処理装置２７発光ダイオード１０に
供給される。今、一方のマイクロコンピュータシステム
１のマイクロコンピュータシステムＪ４ｊｉ’信号１３
がハイレベルであるときは、他方のマイクロコンピュー
タシステム１′の３人力ＮＡＮＤ回路工１はローレベル
を出力している。出力信号制御回路７は、マイクロコン
ピュータシステム選択（ｉｉ ”＋１３が“１゛の場合
は、出力ポートロの出力信号を外部バス１４に送出し、
マイクロコンピュータシステム選択信号１３が” ｏ
”の場合は、ハイインピーダンスで外部パス１４に接続
される。すなわち、マイクロコンピュータシステム選択
信号１３が“′１″である方のマイクロコンピュータシ
ステムが現用とされ、他方のマイクロコンピュータシス
テムは予備とされる。３人力ＮＡＮ、Ｄ回路１１の他の
２つの入力には、電源リセット回路９の出力およびハー
ドウェア故障検出回路８の出、力が入力されている。The figure is a block diagram showing one embodiment of the present invention. That is, the two microcomputer systems l and 1' each include a processing unit (CPU) 2, a random access memory (RAM) 3, and a read-only memory (ROM) 4.
．． Input boat5. Output hose 1/6. Output signal control circuit 7
．． Hardware failure detection circuit 8. Power reset circuit 92
Yuko diode 1' 10, 3-person NAND circuit 11.
It is composed of paths 12, etc. The outputs of the three NANDH paths 11 of the two microcomputer systems 1 and 1' are mutually connected to the three NANDH paths 11 of the other microcomputer system.
It is connected to the input of the human-powered NAND circuit 11 and forms a flip-flop circuit. The output of the flip-flop circuit, that is, the output of the three-man NAND circuit 11, is used as the microcomputer system selection signal 13, and is sent to the output signal control circuit 7. The processing device 27 is supplied to the light emitting diode 10. Now, microcomputer system J4ji' signal 13 of one microcomputer system 1
When is at a high level, the three-man NAND circuit engineer 1 of the other microcomputer system 1' outputs a low level. When the microcomputer system selection (ii"+13 is "1"), the output signal control circuit 7 sends the output signal of the output port to the external bus 14,
Microcomputer system selection signal 13 is "o"
”, the microcomputer system is connected to the external path 14 with high impedance. In other words, the microcomputer system whose microcomputer system selection signal 13 is “1” is used as the current one, and the other microcomputer system is used as a backup. The output of the power supply reset circuit 9 and the output of the hardware failure detection circuit 8 are input to the other two inputs of the three-manpower NAN, D circuit 11.
次に、動作について説明する。電源投入時、２つのマイ
クロコンピュータシステムｌ、１′の電源リセット回路
９が作動して、それぞれ３人力ＮＡＮＤ回路１１に電源
リセット信号を送り、３人力Ｎ Ａ Ｎ Ｄ回路ｌｌの
出力をローレベルにリセットする。そして、電源リセッ
ト信号が先にオフした方の３人力ＮＡＮＤ回路１工の出
力、すなわち、マ・ｆクロコンピユータシステム選択信
号１３が“１″となり、発光ダイオードｌＯが点灯し、
例えば、マイクロコンピュータシステム１が現用として
動作する。他方のマイクロコンピュータシステム１′は
マイクロコンピュータシステム選択信号１３が“０″と
なり、発光タイオードｌＯは点灯しない。現用および予
備のマイクロコンピュータシステムｌ、１′は、それぞ
れ入力ポート５で入力信号１５を受信し、同じ動作を行
なうが、予備として動作しているマイクロコンピュータ
システム１′からは、出力信号制御回路７により出力信
号は送出されない。Next, the operation will be explained. When the power is turned on, the power reset circuits 9 of the two microcomputer systems 1 and 1' are activated, sending power reset signals to the 3-person NAND circuits 11, respectively, and setting the output of the 3-person NAND circuit 11 to a low level. Reset. Then, the output of the three-man power NAND circuit 1 whose power supply reset signal was turned off first, that is, the macro computer system selection signal 13 becomes "1", and the light emitting diode IO lights up.
For example, the microcomputer system 1 operates as the current system. In the other microcomputer system 1', the microcomputer system selection signal 13 becomes "0", and the light emitting diode IO does not light up. The active and backup microcomputer systems l and 1' each receive an input signal 15 at an input port 5 and perform the same operation, but from the microcomputer system 1' operating as a backup, the output signal control circuit 7 Therefore, no output signal is sent out.
次にシステム連用中に、現用のマイクロコンピュータシ
ステムｌに故障が生じ、ハードウェア故障検出回路８に
よって検出されると、その出力信号により３人力ＮＡＮ
Ｄ回路１１の出力が′°Ｏ”となり、フリップフロップ
回路が反転する。その射、果マイクロコンピュータシス
テム１の発光タイオードｌＯは消灯し、発光ダイオード
１６が点灯して故障を表示する。また、出力信号ｎツノ
御回路７により出力信号が送出されなくなる。一方、マ
・イクロコンピュータシステム１′はマイクロコンピュ
ータシステム選択信号１３か“１°′となったことによ
り、現用状態に移行し発光ダイオード１０が点灯し、出
力信号制御回路７から出力信号が送出される。従って、
システム断が発生しないという効果がある。なお、故障
したほうのマイクロコンピュータシステム１を修理のた
めに取外しても他方のマイクロコンピュータシステム１
′の３人力ＮＡＮＤ回路１１の出力は、“１°′のまま
であり、フリップフロップは反転しない。すなわち、シ
ステム運用には何ら影響を与えない。Next, during continuous use of the system, when a failure occurs in the current microcomputer system l and is detected by the hardware failure detection circuit 8, the output signal is used to
The output of the D circuit 11 becomes '°O', and the flip-flop circuit is inverted.As a result, the light emitting diode 10 of the microcomputer system 1 goes out, and the light emitting diode 16 lights up to indicate a failure. The output signal is no longer sent by the signal n horn control circuit 7. On the other hand, the microcomputer system 1' shifts to the active state as the microcomputer system selection signal 13 becomes "1°", and the light emitting diode 10 switches on. It lights up, and the output signal control circuit 7 sends out an output signal. Therefore,
This has the effect of preventing system interruptions. Note that even if the failed microcomputer system 1 is removed for repair, the other microcomputer system 1
The output of the three-man power NAND circuit 11 remains at "1°", and the flip-flop is not inverted. That is, it has no effect on system operation.
以上のように、木発ｒｇｌにおいては、２つのマイクロ
コンピュータシステムのそれぞれに、ハードウェア故障
検出回路と、電源リセット回路９と、これらの出力を入
力する３人力ＮＡＮＤ回路１１とを備えて、２つのマイ
クロコンピュータシステムの前記３人力ＮＡＮＤ回路の
出力を相互に他方のシステムの前記３人力ＮＡＮＤ回路
の入力に接続してフリップフロップ回路を構成し、該フ
リツプフロツプ回路の出力を、マイクロコンピュータシ
ステム選択イ１−）吟として出力信号を制御するように
構成したから、−力のマイクロコンピュータシステムが
故障のときは、他方のマイクロコンピュータシステムに
よって処理を続行することが可能である。すなわち、シ
ステムの信頼度を向上するという効果を有する。As described above, in the Kihatsu RGL, each of the two microcomputer systems is equipped with a hardware failure detection circuit, a power supply reset circuit 9, and a three-way NAND circuit 11 that inputs the outputs of these circuits. A flip-flop circuit is constructed by connecting the outputs of the three-person NAND circuits of one microcomputer system to the inputs of the three-person NAND circuit of the other system, and the output of the flip-flop circuit is connected to the input of the three-person NAND circuit of the other system. Since the second microcomputer system is configured to control the output signal, if the first microcomputer system fails, the other microcomputer system can continue processing. That is, it has the effect of improving the reliability of the system.
図は本発明の一実施例を示すブロック図である。
図において、■：マ４イクロコンピュータシステム、２
：処理装置、３：ランダムアクセスメモリ、４：読出し
専用メモリ、５：入力ポート、６：出力ポート、７：出
力信号制御回路、８ニハ一ドウエア故障検出回路、９二
重源リセット回路、１０：発光ダイオード、１１：３人
力ＮＡＮＤ回路、１２：パス、１３：マイクロコンピュ
ータシステム選択信号、１４：外部／ヘス、１５：入力
信５；、１６：発光ダイオード。
代理人 弁理士 住田俊宗The figure is a block diagram showing one embodiment of the present invention. In the figure, ■: Microcomputer system, 2
: Processing device, 3: Random access memory, 4: Read-only memory, 5: Input port, 6: Output port, 7: Output signal control circuit, 8 Nih-doware failure detection circuit, 9 Dual source reset circuit, 10: Light emitting diode, 11: 3 manual NAND circuit, 12: pass, 13: microcomputer system selection signal, 14: external/Hess, 15: input signal 5;, 16: light emitting diode. Agent Patent Attorney Toshimune Sumita
Claims (1)
を並列に接続し、それぞれの前記マイクロコンピュータ
システムは、ハードウェア故障検出回路と、電源リセツ
１回路と、これらの出力を人力するＮＡＮＤ回路とを備
えて、Ｑ、４ＮＡＮＤ回路の出力を、相互に他方のマイ
クロコンピュータシステムの前記ＮＡＮＤＵ路の１つの
入力に接続してフリップフロップ回路を構成し、該フリ
ップフロップ回路の出力をマイクロコンピュータシステ
ム選択信号としたことを４￥徴とするマイクロコンピュ
ータシスチムニ重化方式。The inputs and outputs of two microcomputer systems are connected in parallel, and each microcomputer system is provided with a hardware failure detection circuit, a power reset circuit, and a NAND circuit for manually controlling these outputs. , 4 NAND circuits are connected to one input of the NANDU path of the other microcomputer system to form a flip-flop circuit, and the output of the flip-flop circuit is used as a microcomputer system selection signal. Microcomputer system dual system.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58115219A JPS607547A (en) | 1983-06-28 | 1983-06-28 | Double structure system of microcomputer system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58115219A JPS607547A (en) | 1983-06-28 | 1983-06-28 | Double structure system of microcomputer system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS607547A true JPS607547A (en) | 1985-01-16 |
| JPS6351295B2 JPS6351295B2 (en) | 1988-10-13 |
Family
ID=14657308
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58115219A Granted JPS607547A (en) | 1983-06-28 | 1983-06-28 | Double structure system of microcomputer system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS607547A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0236429A (en) * | 1988-07-26 | 1990-02-06 | Yokogawa Electric Corp | Duplication processor system |
| JP2008305076A (en) * | 2007-06-06 | 2008-12-18 | Toshiba Corp | Digital controller |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0441687U (en) * | 1990-08-03 | 1992-04-08 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5720848A (en) * | 1980-07-14 | 1982-02-03 | Nissin Electric Co Ltd | Automatic switching device for double system device |
| JPS57211650A (en) * | 1981-06-23 | 1982-12-25 | Fujitsu Ltd | Act designation controlling system |
-
1983
- 1983-06-28 JP JP58115219A patent/JPS607547A/en active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5720848A (en) * | 1980-07-14 | 1982-02-03 | Nissin Electric Co Ltd | Automatic switching device for double system device |
| JPS57211650A (en) * | 1981-06-23 | 1982-12-25 | Fujitsu Ltd | Act designation controlling system |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0236429A (en) * | 1988-07-26 | 1990-02-06 | Yokogawa Electric Corp | Duplication processor system |
| JP2008305076A (en) * | 2007-06-06 | 2008-12-18 | Toshiba Corp | Digital controller |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6351295B2 (en) | 1988-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS607547A (en) | Double structure system of microcomputer system | |
| JPH05233579A (en) | Hot standby duplex system | |
| JPS58112159A (en) | Control switching method of redundant system | |
| JPS58203561A (en) | Controlling device of external storage | |
| JPH0695903A (en) | Fault resisting computer system | |
| JP2731594B2 (en) | Parity error detection monitoring system | |
| JPS62140155A (en) | Automatic switching circuit for data bus of device | |
| JPH05241875A (en) | Switch control device of redundant conversion cpu unit | |
| JPH05257725A (en) | Error transmitter for cpu unit | |
| JPH04322138A (en) | Ac power supply system | |
| JP2892821B2 (en) | Data transfer device | |
| JPS60136452A (en) | Stand-by switching control system | |
| JPH0298747A (en) | Multiple controller | |
| KR0161133B1 (en) | Duplexing control circuit | |
| JPS61134846A (en) | Electronic computer system | |
| JPS6350740B2 (en) | ||
| JPS5920056A (en) | Setting system of unit in use in duplicated constituting device | |
| KR20000009164A (en) | Clock duplex managing apparatus and method of network system | |
| JPS62160540A (en) | Duplex information processor | |
| JPS6212537B2 (en) | ||
| KR20000042702A (en) | Circuit for controlling duplexing device access bus in exchange | |
| JPH0588926A (en) | Automatic switching circuit for monitor and control system | |
| JPH04112630A (en) | Battery backup unit | |
| JPS5930102A (en) | Malfunction preventing circuit of electronic control device | |
| JPS59200531A (en) | Dual switching system |