JPS6074556A - キヤパシタ - Google Patents

キヤパシタ

Info

Publication number
JPS6074556A
JPS6074556A JP58181956A JP18195683A JPS6074556A JP S6074556 A JPS6074556 A JP S6074556A JP 58181956 A JP58181956 A JP 58181956A JP 18195683 A JP18195683 A JP 18195683A JP S6074556 A JPS6074556 A JP S6074556A
Authority
JP
Japan
Prior art keywords
capacitor
layer
film
nitride
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58181956A
Other languages
English (en)
Inventor
Tsutomu Ogawa
力 小川
Nobuo Niwayama
庭山 信夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP58181956A priority Critical patent/JPS6074556A/ja
Publication of JPS6074556A publication Critical patent/JPS6074556A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92Capacitors having potential barriers
    • H01L29/94Metal-insulator-semiconductors, e.g. MOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 +11発明の技術分野 本発明はキャパシタ(Capacitor ) %詳し
くは半導体記憶装置などのキャパシタ絶縁膜として五酸
化タンタル(Ta2’s )膜を用いたキャパシタの構
造に関する。
(2)技術の背景 例えばダイナミック・ランダムアクセスメモリ(RAM
)セルなどの回路素子として用いられている従来のキャ
パシタは、第1図に断面図で示す如く二酸化シリコン<
 5iO2) Ill 2をキャパシタ絶(1) 縁膜とし、当該二酸化シリコン膜2とキャパシタ電極で
あるポリシリコン層6およびn+拡散層5からなる構造
のものであった。なお図において符号1はシリコン(S
t)基板、3はトランスファーゲート、4はn+拡散層
、7は厚いフィールド酸化膜を示す。
しかし、上記キャパシタは形成領域が大きく高集積化に
不適当である欠点があったため第2図に断面図で示すス
タックドゲート(Stacked Gate)構造のキ
ャパシタが開発された。図を参照して説明すると、当該
キャパシタは二酸化シリコン膜2にn+拡散層10との
コンタクトをとるための窓9を開け、この上にポリシリ
コン層6およびポリシリコン層8を順次形成した構造で
あり、第1図に示すキャパシタに比べ素子領域が狭くな
り高集積化に適している。なお同図および以下の図にお
いて第1図と同じ部分は同じ符号を付して示す。
ところで、上述した構造のキャパシタのn+拡散層にお
ける電荷蓄積密度はキャパシタ絶縁膜の比誘電率が大き
いほど濃くなるため、より大きな(2) 比誘電率のキャパシタ絶縁膜を用いたほうが同し膜厚で
大きい容量を達成することができる。
そのため最近は、比誘電率が3.9である二酸化シリコ
ン膜にかわって例えば比誘電率が20以−ヒと大きい五
酸化タンタル(Ta20s )などのキャパシタ絶縁膜
が用いられる傾向にある。この場合、キャパシタは第2
図に示す構造と同じであるが、符号2で示す二酸化シリ
コン層の代りに五酸化タンタル膜を用いることが異なる
(3)従来技術と問題点 従来、五酸化タンタル膜の形成は第3図の断面図により
説明すると、下地となるポリシリコン層11を200〜
300℃に加熱しながら蒸着によりタンタル膜12を形
成し、次いで600〜700℃の温度で上記タンタル膜
12を熱酸化して五酸化タンタル膜とする方法で行われ
ていた。
しかし、上述した方法によるとタンタルの蒸着時に加熱
された下地のポリシリコン膜11からシリコン原子がタ
ンタル膜12中に図に実線矢印で示す如く拡散し、その
結果熱酸化で形成される五酸化(3) タンタル膜の比誘電率が低下して目的とする容量のキャ
パシタを形成できない問題があった。
例えば第4図は本願の発明者らによって得られた上記五
酸化タンタル膜の比誘電率の低下を示す線図で、横軸に
示す拡散シリコン濃度(下地層に対する比で示す)が増
加するにつれて縦軸に示す比誘電率εが低下することを
示す(白丸は測定値を示す)。
(4)発明の目的 本発明は上記従来の問題点に鑑み、タンタルの熱酸化に
より五酸化タンタルのキャパシタ絶縁膜を形成する時、
下地層の金属原子の拡散防止構造をもったキャパシタの
提供を目的とする。
(5)発明の構成 そしてこの目的は本発明によれば、下地層の上の五酸化
タンタル膜をキャパシタ絶縁膜とし、当該絶縁膜上に対
向キャパシタ電極が設けられたキャパシタにして、上記
キャパシタ絶縁膜と下地層との間に遷移金属の窒化物層
を介在させた構造とすることを特徴とするキャパシタを
提供すること(4) によって達成される。
(6)発明の実施例 以下本発明実施例を図面により説明する。
例えば窒化チタン(TiN ) 、窒化タンクlしくT
aN)、窒化クロム(CrN )などの遷移金属の窒化
物はキャパシタ絶縁膜である五酸化タンタル膜とシリコ
ンなどの下地層との間に形成されると、下地層からの金
属原子の拡散を防止するバリアメタルとしての働きをな
す。
そこで第3図に断面図で示す如く、例えばシリコン層1
1の上に先ず蒸着によりバリアメタルとなる窒化チタン
膜13を厚さ約500人に形成し、次いで従来と同様に
して五酸化タンタルN12を熱酸化により形成してキャ
パシタ絶縁膜とする。
上述した構造とすることによりシリコンの拡散の結果と
して五酸化タンタル層の比誘電率の低下が防止でき、ま
た遷移金属の窒化物は導電性をもつため電極としても使
用できる利点がある。
なお上記実施例において下地層はシリコンに限るもので
はなく、また遷移金属の窒化物において(5) も窒化チタンに限るものではなく、また本発明は築積回
路以外のキャパシタにも応用できるものである。
第5図は上記遷移金属の窒化物層を用いたスタックドゲ
ート構造のキャパシタの断面図で、同図に示す如く、ポ
リシリコン膜6の上に窒化チタン膜14、その上に五酸
化タンタル膜7、最後に対向電極用のアルミニウム膜が
設けられた容量が大きく、かつ高集積化に適したキャパ
シタが提供される。
(7)発明の効果 以上詳細に説明した如く本発明によれば、下地層の上に
遷移金属の窒化物層を介してキャパシタ絶縁膜を設ける
ことにより下地層材料か、らの拡散が防止される構造の
キャパシタ絶縁膜のもつ本来の比誘電率の低下が防止さ
れ、所望の容量をもつキャパシタを提供することができ
、半導体記憶装置などを高集積化しつつそのキャパシタ
容量を増大することが可能になる。
【図面の簡単な説明】
(6) 第1図は従来のキャパシタの断面図、第2図は従来のス
タックドゲート構造のキャパシタの断面図、第3図は従
来のキャパシタ絶縁膜要部の断面図、第4図は従来のキ
ャパシタ膜中の拡散シリコン原子による比誘電率の低下
を示す線図、第5図は本発明に係わるキャパシタ絶縁膜
要部の断面図、第6図は本発明に係わるキャパシタ絶縁
膜を用いたキャパシタの断面図である。 1−・・シリコン基板、2.7−二酸化シリコン膜、3
−1−ランスファー ゲート、4.5.10・・・n+拡散層、6、8. 1
1・・・ポリシリコン膜、9−コンタクト窓、12−・
五酸化タンタル膜、13、14−−一窒化チタン膜、1
5−アルミニウム膜 (7) 第1図 第2図 只 第3図

Claims (1)

    【特許請求の範囲】
  1. 下地層の上の五酸化タンタル膜をキャパシタ絶縁膜とし
    、当該絶縁膜上に対向キャパシタ電極が設けられたキャ
    パシタにして、上記キャパシタ絶縁膜と下地層との間に
    遷移金属の窒化物層を介在させた構造とすることを特徴
    とするキャパシタ。
JP58181956A 1983-09-30 1983-09-30 キヤパシタ Pending JPS6074556A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58181956A JPS6074556A (ja) 1983-09-30 1983-09-30 キヤパシタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58181956A JPS6074556A (ja) 1983-09-30 1983-09-30 キヤパシタ

Publications (1)

Publication Number Publication Date
JPS6074556A true JPS6074556A (ja) 1985-04-26

Family

ID=16109808

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58181956A Pending JPS6074556A (ja) 1983-09-30 1983-09-30 キヤパシタ

Country Status (1)

Country Link
JP (1) JPS6074556A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS629666A (ja) * 1985-07-05 1987-01-17 Nec Corp 半導体装置
JPS62136035A (ja) * 1985-12-10 1987-06-19 Fujitsu Ltd 半導体装置の製造方法
JPH01264258A (ja) * 1988-04-15 1989-10-20 Hitachi Ltd 半導体装置およびその製造方法
JPH0260157A (ja) * 1988-08-25 1990-02-28 Nec Corp 半導体装置
JPH02134804A (ja) * 1988-11-15 1990-05-23 Nec Corp 容量素子
US5005102A (en) * 1989-06-20 1991-04-02 Ramtron Corporation Multilayer electrodes for integrated circuit capacitors
JPH0443674A (ja) * 1990-06-11 1992-02-13 Matsushita Electron Corp 半導体記憶装置およびその製造方法
JPH06326269A (ja) * 1993-04-22 1994-11-25 Internatl Business Mach Corp <Ibm> メモリ・セル
JPH08279601A (ja) * 1996-02-14 1996-10-22 Hitachi Ltd 半導体装置の製造方法
JPH0917791A (ja) * 1996-08-02 1997-01-17 Hitachi Ltd 半導体装置の製造方法
KR100325967B1 (ko) * 1992-04-20 2002-06-20 윌리엄 비. 켐플러 유전체 물질에의 전기 접속부

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS629666A (ja) * 1985-07-05 1987-01-17 Nec Corp 半導体装置
JPS62136035A (ja) * 1985-12-10 1987-06-19 Fujitsu Ltd 半導体装置の製造方法
JPH01264258A (ja) * 1988-04-15 1989-10-20 Hitachi Ltd 半導体装置およびその製造方法
JPH0260157A (ja) * 1988-08-25 1990-02-28 Nec Corp 半導体装置
JPH02134804A (ja) * 1988-11-15 1990-05-23 Nec Corp 容量素子
US5005102A (en) * 1989-06-20 1991-04-02 Ramtron Corporation Multilayer electrodes for integrated circuit capacitors
JPH0443674A (ja) * 1990-06-11 1992-02-13 Matsushita Electron Corp 半導体記憶装置およびその製造方法
KR100325967B1 (ko) * 1992-04-20 2002-06-20 윌리엄 비. 켐플러 유전체 물질에의 전기 접속부
EP0800187A3 (en) * 1992-04-20 2005-09-14 Texas Instruments Incorporated Electrodes for high dielectric constant materials
JPH06326269A (ja) * 1993-04-22 1994-11-25 Internatl Business Mach Corp <Ibm> メモリ・セル
JPH08279601A (ja) * 1996-02-14 1996-10-22 Hitachi Ltd 半導体装置の製造方法
JPH0917791A (ja) * 1996-08-02 1997-01-17 Hitachi Ltd 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US5383088A (en) Storage capacitor with a conducting oxide electrode for metal-oxide dielectrics
US4907046A (en) Semiconductor device with multilayer silicon oxide silicon nitride dielectric
KR960011653B1 (ko) 디램 셀 및 그 제조방법
JP2731611B2 (ja) キャパシタと集積回路の製法
JPS60153158A (ja) キャパシタ誘電体膜の製造方法
JP3197782B2 (ja) 半導体集積回路コンデンサおよびその電極構造
JPS6074556A (ja) キヤパシタ
US5568352A (en) Capacitor and manufacturing method thereof
JP2601022B2 (ja) 半導体装置の製造方法
KR20010021015A (ko) 반도체 장치 및 집적회로 장치의 제조 방법
US5492848A (en) Stacked capacitor process using silicon nodules
JPH04598B2 (ja)
US5847424A (en) Capacitor of semiconductor memory device and manufacturing method thereof
US6482694B2 (en) Semiconductor device structure including a tantalum pentoxide layer sandwiched between silicon nitride layers
US6235571B1 (en) Uniform dielectric layer and method to form same
US6090658A (en) Method of forming a capacitor including a bottom silicon diffusion barrier layer and a top oxygen diffusion barrier layer
JPS6262472B2 (ja)
US5424237A (en) Method of producing semiconductor device having a side wall film
JPH05190797A (ja) 半導体記憶装置
JP3106620B2 (ja) 誘電体薄膜の製造方法及び容量素子の製造方法
JP3164685B2 (ja) 半導体記憶装置の製造方法
JPS61265856A (ja) キャパシタおよびその製造方法
JPH09129849A (ja) 半導体素子のキャパシター及びその製造方法
KR100365102B1 (ko) 유전체 조성물 및 이를 이용한 dram셀의 캐패시터제조방법
JPH0736438B2 (ja) 半導体装置