JPS60690A - 書込み信号発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 この発明は、情報記憶回路に適用して特に有効な技術に
関するもので、たとえば、随時読出し、書込み可能な半
導体記憶装置における内部書込み信号の発生回路に利用
して有効な技術に関するものである。

〔背景技術〕

本発明者が検討したところに従って、本発明の詳細な説
明する。

スタティックＲＡＭ　（ランダム・アクセス・メモリ）
のような読出し自書込み可能なメモリにおいては、読出
し動作をするのか書込み動作をするのかを指輩するため
に、ライトイネーブル信号（ＷＥ倍信号が外部からメモ
リに対して与えられるようにされる。この場合、ライト
イネーブル信号がハイレベルのときは読出し動作を行な
い、ロウレベルのときは書込み動作を行なうようにされ
る。

しかしながら、本発明者が明らかにしたところによると
、このように、外部から与えらｆ′Ｌるライトイネーブ
ル信号によって読出しと書込みを区別する場合、読出し
時は特罠支障はないが、■込み時にライトイネーブル信
号をロウレベルに固定したｔｉ、アドレス信号のみを変
化さ、ぜて次々とデータをメモリに書込んで行くように
すると、アドレス信号の変化のタイミングと入力データ
信号の変化のタイミングがずれた場合に、あるアドレス
位置に次のデータが書き込まれたり、データが完全に書
き込まれる前にアドレスが変化して充分に書込みが行な
われないような状態が生じたりするおそれがある。

このような連続書込み時におけるデータの誤書込みを防
止するには、第１図［ｂ）に示すように、アドレス信号
ＡＤが変化する前にライトイネーブル信号ＷＥを一旦ハ
イレベルにさせ〜アドレス信号ＡＤが変化してから再び
ロウレベルに戻してやって、同図＋（Ｊに示すような内
部書込み信号（パルス）φＷＥを形成する必要がある＠ しかしながら、このような方法では、書込み時にライト
イネーブル信号をデータごとにいちいちロウレベルとノ
・イレベルに変化させてやらなければならないため、使
いにくいという欠点があるとともに、アドレス信号やラ
イトイネーブル信号およびデータ信号のタイミング関係
を考慮した設計を行なう必要があるためシステム設計が
面倒となることがわかった。

〔発明の目的〕

本発明の一つの目的は、外部からメモリに供給するライ
トイネーブル信号を書込み時にいちい）ち変化させるこ
となく連続してロウ１／ぺ〃に固定しＣおいても、自動
的に適切な内部書込み信号が形成されて曹込みが行なわ
れるメモリ回路を提供することにある。本発明の一つの
目的は、誤書込みを確実に防止できるメモリ回路を提供
することにある。また、アト１／ス信号等の信号のタイ
ミング関係にそれほど苦慮することなくシステム股引を
行なえるようにすることを目的とする。

不発明の前記ならびにそのほかの目的と新規な特徴ｎ本
明細書の記述および添附図面からあきらかになるであろ
う。

〔発明の概要〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のと丸・リ−Ｃ−ある。

すなわちこの発明は、メモリ内部にアドレス信号の変化
を検出する回路を設け、この検出回路によってアドレス
信号の変化を検出して自動的に例えばアドレスクロック
信号を発生させ、このアドレスクロック信号に基づいて
内部の書込み信号を形成させるようにすることによって
、アドレスクロック信号のタイミングを適切に設定して
やるだけで内部の信号のタイミング関係を適正化させる
ことができ、かつ外部から与えるライトイネーブル信号
をいちいち変化させる必要がないようにして、上記目的
を達成するものである。

以下図面を用いてこの発明を具体的に説明するっ〔実施
例〕 第３図は本発明をスタティックＲＡＭに適用した場合の
一実施例を示す。

外部より供給されるアドレス信号ＡＤ（Ａｘ。

Ａｙ）　は、アドレスバッファ回路工に取り込まれて、
内部アドレス信号が形成され、デコーダ回路２に供給さ
れる。デコーダ回路２はアドレス信号Ａｘ、Ａｙに対応
する一本のワード線と一対のデータ線を選択するような
信号を形成してメモリアレイ３に出力する。

このときライトイネーブル信号ＷＥが・・イレベル（リ
ード状態）にされていると、メモリアレイ３内の選択さ
れた一対のデータ線には、選択されたワード線とデータ
線の交点に位置するメモリセルに保持されているデータ
に応じてレベル差が生じる。このデータ線のレベル差が
センスアンプ４によって増幅されることＫよりデータが
読み出され、読み出されたデータＤｏｕ　ｔは出力バッ
ファ５により外部へ出力される。

一方、外部より供給されるライトイネーブル信号ＷＥが
ロウレベルにされると、ライトイネーブルバッファ６か
ら書込み回路７に対して信号が送られて、そのとき外部
より入カバンファ８に入力されているデータＤｉｎが、
デコーダ回路２によって選択されているメモリセルに書
き込まれるようにされる。

しかして、この実施例では、外部より上記アドレスバッ
ファ１に供給されるアドレス信号Ａｘ。

Ａｙの変化を検出するアドレス変化検出回路９が設けら
れている。このアドレス変化検出回路９は、アドレス信
号Ａｘ、Ａｙが変化すると、これを検出して適当な検知
信号φゎを形成し、出力する。この検知信号φＤは、特
に制限されないが、タイミングジェネレータ１０のよう
な信号形成回路に供給されて、第２図（ｂＪに示すよう
に適当なパルス幅を有するアドレスクロック信号φＡＴ
Ｄが形成され出力される。このアドレスクロック信号φ
ＡＴＤはインバータ１１によって反転されて、ライトイ
ネープルバヴファ６から出力される内部書込み制御信号
φｗ、Ｆ、が入力されているＡＮＤゲート回路１２の他
方の入力端子に供給される。

データの書込みに際して、ライトイネーブル信号ＷＥが
ロウレベルにされると、ライトイネーブルバッファ６か
らＡＮＤゲート回路１２に供給される内部書込み制御信
号φＷＥが）・イレペルにされるため、上記タイミング
ジェネレータ１０から出力されたアドレスクロック信号
φＡＴＤの反転信号”ＡＴＤがＡＮＤゲート回路１２に
入力されると、アドレスクロック信号φＡＴＤがロウレ
ベルにされている期間だけハイレベルにされる第２図Ｉ
ｆ）　Ｋ示すような内部書込み信号φＷつ、が形成さｉ
ｔで、貢込み回路７に供給される。

そして、書込み回路７Ｆｉこ　内部書込み（ｉ号φＷＥ
ｔ　がハイレベルにされている期間にデータの書込みを
行なうようにされている。

従って、上記実施例においては、アドレス信号が変化し
た時点でタイミングジェネレータ１０から出力されるア
ドレスクロック信号φＡＴＤの立下がりのタイミングを
適切に設定しておくことにより、アドレス信号が変化し
てから必ず一定時間後に内部書込み信号φｗＥ、が）・
イレベルに変化され、かつ次にアドレス信号が変化され
たときは速やかに内部書込み信号−ｗｇｔがロウレベル
に変化されるようになる。

そのため、アドレス信号が変化するときは必ず内部書込
み信号φＷＦｉ！　がロウレベルにされてｎ込み回路７
による書込み動作が停止されるため、前データが次のア
ドレス位置に書き込まれる誤貫込みが確実に防止される
。

また、タイミングジェネレータ１０によってアドレスク
ロック信号φＡＴＤの立下がりのタイミングすなわちφ
ＡＴＤのパルス幅を適当に設定することにより、アドレ
ス信号が変化してから内部書込み信号φＷＥ２が立ち上
がるまでの時間すなわち内部書込み信号φＷＥｔのハイ
レベルの期間を適切な値に設定できるので、タイミング
関係の調整が容易となる。

さらに・アドレス信号が次に変化するぎりぎりのところ
まで内部書込み信号φＷ）Ｊをノ・イレペルにさせてお
くことができるため、データを書き込むのに必要な時間
だけ内部書込み信号φＷつ、を確実にハイレベルにさせ
ておくことができ、これによって書込みが不充分になさ
れるようなこともなくなる。

なお、上記実施例の回路では、アドレス位置が変化しな
いで入力データのみが変化された場合には、内部書込み
信号φＷＥ□が引き延ばされるため、同一のアドレス位
置に後のデータが書き込まれるようになる。従って、こ
の場合、アドレス変化検出回路９を設けないでライトイ
ネーブル信号ＷＥを変化させて連続書き込みを行なうよ
う処されたメモリと同一の動作が保証される。

〔効　果〕

アドレス信号の変化を検出して適当な信号を形成するア
ドレス変化検出回路を設け、このアドレス変化検出回路
からの信号と読出し書込み制御用信号（ライトイネーブ
ル信号）とに基づいて、有込み回路に対して適当な内部
書込み信号を形成して出力させるようにしたので、外部
からメモリに供給する胱出し書込みをコントロールする
ためのライトイネーブル信号を連続書込み時にいちいち
ロウレベルからハイレベルに変化させることなく、連続
してロウレベルに固定しておいても、アドレス信号の変
化を検出して自動的に適切な内部書込み信号が形成され
て書込みが行なわれるようにすることができる。そのた
め、メモリが非常に使い易くなる。

アドレス変化検出回路によって形成されるアドレスクロ
ックのような信号のタイミングを適切に設定してやるこ
とにより内部の信号のタイミング関係を適正化すること
ができるので、データの誤書込みや不充分な書込み動作
を防止できるとともに、システム設計が容易に行なえる
ようになる。

さらに、連続書込み時にライトイネーブル信号をいちい
ち変化させてやる必要がないため、書込み速度を向上さ
せることができる。

以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。

〔利用分野〕

以上の説明では本発明を主としてスタティックＲＡＭに
適用した場合について説明したが、この発明は、これに
限定されるものではなく、例えば、内部のメモリアレイ
や周辺回路の基本構成はダイナミックＲＡＭと同じであ
るが、メモリ外部から見るとスタティックＲＡＭと同じ
動作をするように構成された擬似スタテイ・ツクＲＡＭ
や、゛ｒドレスマルチ方式のダイナミックＲＡＭであ、
て、行アドレス・ストローブ信号（ＲＡＳ）によって取
す込ムが、列アドレスはスタティック動作を行なうよう
にされているものや、列アドレスはライトイネーブル信
号のノ・イ、ロウの変化によって取り込むようにされて
いるようなものにも利用できるものである。

における４８号のタイミング関係を示すタイミングチャ
ート、 （ｏｌへ（？ン 第２１ＦＵＸ発明をスタティックＲＡＭに適用した場合
の一実施例を示すブロック図、 第３図は本発明における信号のタイミング関係を示すタ
イミングチャートである。

３・・・メモリアレイ、７・・・書込み回路、９・・・
アドレス変化検出回路、１０・・タイミングジェネレー
タ、ＷＥ・・・読出し書込み制御用信号（ライトイネー
ブル信号）、φＡＴＤ・・・アドレスクロック信号、φ
ｗｉｌｔ　・・・内部書込み信号。

代理人　弁理士　高　橋　明　失 策　１　図 （１）　ム 第　２　図 （幻ム 第　３　図 Ｄ （Ａｔ。

Claims (1)

【特許請求の範囲】
1. ■、外部から供給される読出し書込み制御用信号に基づ
   いて、そのとき外部から供給されているアドレス信号に
   対応した番地のメモリセルから所望のデータが読み出さ
   れ、あるいは書き込まれるようにされた半導体記憶装置
   において、上記アドレス信号の変化を検出して適当な信
   号を形成するアドレス変化検出回路を設け、このアドレ
   ス変化検出回路からの信号と読出し書込み制御用信号と
   に基づいて、書込み回路に対して適当な内部礪、込み信
   号を形成して出力するようにされてなる。−き込み信号
   発生回路。