JPS6068418A - 電源起動装置 - Google Patents
電源起動装置Info
- Publication number
- JPS6068418A JPS6068418A JP58177473A JP17747383A JPS6068418A JP S6068418 A JPS6068418 A JP S6068418A JP 58177473 A JP58177473 A JP 58177473A JP 17747383 A JP17747383 A JP 17747383A JP S6068418 A JPS6068418 A JP S6068418A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- circuit
- signal
- main body
- battery
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Sources (AREA)
- Direct Current Feeding And Distribution (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
く技術分野〉
本発明はポータプルコンピュータ等の情報処理機器に於
ける電源起動装置に関するものである。
ける電源起動装置に関するものである。
〈従来技術〉
従来、ポータプルコンピュータ等の情報処理機器を他の
コンピュータや情報処理機器と接続することによって、
データの伝送及びそれによるデータ管理やプログラム管
理等を行うことができるか、この場合、相手方のコンピ
ュータや情報処理機器とデータ伝送を行うためには両方
の機器の電源がオンされていて作動可能な状態になけれ
ばならず、そのため通常電源をオンにしておかなければ
使用できなかった。
コンピュータや情報処理機器と接続することによって、
データの伝送及びそれによるデータ管理やプログラム管
理等を行うことができるか、この場合、相手方のコンピ
ュータや情報処理機器とデータ伝送を行うためには両方
の機器の電源がオンされていて作動可能な状態になけれ
ばならず、そのため通常電源をオンにしておかなければ
使用できなかった。
しかしながら、ポータプルコンピュータのように電池駆
動の機器に於いては、常時電源をオンしておくことは、
電池容量の制限から問題があった。
動の機器に於いては、常時電源をオンしておくことは、
電池容量の制限から問題があった。
〈目 的〉
本発明は上記従来の問題点を解消するためになされたも
ので、電源がオフされている状態でも、相手方の機器か
らの要求に応じて電源が起動さり。
ので、電源がオフされている状態でも、相手方の機器か
らの要求に応じて電源が起動さり。
データ伝送等を行うことができる電源起動装置を提供す
ることを目的とする。
ることを目的とする。
〈実施例〉
第１図は本発明の一例の電源起動装置を実施したポータ
プルコンピュータのシステムブロック図である。図にお
いて、２はポータブルコンビュー夕本体、２は電源回路
ＴＬを介してデータ伝送を行うだめのモデムである。３
は二次電源より電池電源、４はＡＣアダプターであり、
商用電源使用の除用いる。１００は電源供給回路、１０
１はメインＣＰＵであり、ＮチャンネルＭＯＳトランジ
スタよりなる１６ビノトのＣＰＵで高速処理の必要な処
理を行う。１０２はローカルＣＰＵであり、ＣＭＯ８８
ビットＣＰＵよりなり、低消費電力処理の必要な処理を
行う。１０３はキー人力装置であり、後述のＯＮ／ＢＲ
（オンブレイク）キーを含んでいる。１０４はメインＣ
ＰＵｌ０ＩとローカルＣＰＵＩ Ｏ２がシステムバスを
共用するだめのマルチプレクザ回路、１０５はＲＥＡＤ
Ｙ制御や割込制御回路であり、時計回路１０６からのア
クジョン信号が入力される。１０６は時計回路、１０７
はアテンション制御回路、１０８はメモリー、１０９は
周辺機器制御回路、１１０は入出力バッファ、１１１は
周辺機器制御回路であり、アテンション制御回路１０７
よりアテンション信号が入力される。１１２は液晶ドツ
トマトリックス表示装置、１１３はプリンター制御回路
、１１４はプリンター、ＥＸＴＢは外部バスであり、フ
ロッピーディスクドライブ装置等の周辺装置が接続され
る。５ＬＯＴＩ及び２は拡張用メモリー等を接続するだ
めのスロットである。
プルコンピュータのシステムブロック図である。図にお
いて、２はポータブルコンビュー夕本体、２は電源回路
ＴＬを介してデータ伝送を行うだめのモデムである。３
は二次電源より電池電源、４はＡＣアダプターであり、
商用電源使用の除用いる。１００は電源供給回路、１０
１はメインＣＰＵであり、ＮチャンネルＭＯＳトランジ
スタよりなる１６ビノトのＣＰＵで高速処理の必要な処
理を行う。１０２はローカルＣＰＵであり、ＣＭＯ８８
ビットＣＰＵよりなり、低消費電力処理の必要な処理を
行う。１０３はキー人力装置であり、後述のＯＮ／ＢＲ
（オンブレイク）キーを含んでいる。１０４はメインＣ
ＰＵｌ０ＩとローカルＣＰＵＩ Ｏ２がシステムバスを
共用するだめのマルチプレクザ回路、１０５はＲＥＡＤ
Ｙ制御や割込制御回路であり、時計回路１０６からのア
クジョン信号が入力される。１０６は時計回路、１０７
はアテンション制御回路、１０８はメモリー、１０９は
周辺機器制御回路、１１０は入出力バッファ、１１１は
周辺機器制御回路であり、アテンション制御回路１０７
よりアテンション信号が入力される。１１２は液晶ドツ
トマトリックス表示装置、１１３はプリンター制御回路
、１１４はプリンター、ＥＸＴＢは外部バスであり、フ
ロッピーディスクドライブ装置等の周辺装置が接続され
る。５ＬＯＴＩ及び２は拡張用メモリー等を接続するだ
めのスロットである。
同図において電話口、ｉｌｉ！ＴＬからリングシグナル
が入力されると、モデム２はそれを検出し、本体１に対
してアクション信号を出力する。アクション制御回路１
０７はこの信号により電源供給回路１００を起動させる
。以下その詳細を説明する。
が入力されると、モデム２はそれを検出し、本体１に対
してアクション信号を出力する。アクション制御回路１
０７はこの信号により電源供給回路１００を起動させる
。以下その詳細を説明する。
第２図はモデム２の構成を示すものであり、２０はモデ
ム用制御回路、２１は変調復調回路、２２はフィルター
、２３は電話ｌ線インターフェース、２４はり／グシグ
ナル検出器、２５は電話回想インターフェース２３への
出力とこのインターフェース２３からの入力を選択的に
接続するスイッチ回路、２６はマイク、２７はスピーカ
である。電話回線ＴＬからリングシグナルが人力される
と、リングシグナル検出器２４はこれを検出し、モチ１
．ム用制御回路２０はこれに基づいて本体１へＡＴＴＭ
信号を出力する。
ム用制御回路、２１は変調復調回路、２２はフィルター
、２３は電話ｌ線インターフェース、２４はり／グシグ
ナル検出器、２５は電話回想インターフェース２３への
出力とこのインターフェース２３からの入力を選択的に
接続するスイッチ回路、２６はマイク、２７はスピーカ
である。電話回線ＴＬからリングシグナルが人力される
と、リングシグナル検出器２４はこれを検出し、モチ１
．ム用制御回路２０はこれに基づいて本体１へＡＴＴＭ
信号を出力する。
第３図は電源供給回路１００について示したものである
。５０はチョッパー回路、５１は電源メインスイッチ、
５２はブレイク信号が“Ｌ“の状態でオンするスイッチ
回路、５３はコンバータ回路、５４はコンバータ回路の
制御回路、５５は他励用発振回路、５６は時計回路１０
６用の電池電源、ＶＣＣはシステムの論理電源、ＶＰは
プリンター駆動用電源、ＶＣＨＰＰはアテンション制御
回路１０７等のスタンバイ状態で作動する回路用電源、
Ｖ Ｄ Ｉ Ｓ Ｐは液晶表示装置１１２用電源である
。
。５０はチョッパー回路、５１は電源メインスイッチ、
５２はブレイク信号が“Ｌ“の状態でオンするスイッチ
回路、５３はコンバータ回路、５４はコンバータ回路の
制御回路、５５は他励用発振回路、５６は時計回路１０
６用の電池電源、ＶＣＣはシステムの論理電源、ＶＰは
プリンター駆動用電源、ＶＣＨＰＰはアテンション制御
回路１０７等のスタンバイ状態で作動する回路用電源、
Ｖ Ｄ Ｉ Ｓ Ｐは液晶表示装置１１２用電源である
。
電源メインスイッチ５１がオン状態でＢＲＫ信号が１Ｌ
″に々ればスイッチ回路５２はオン、従ってプリンター
駆動用電源ＶＰが出力され、また他励用発振回路５５が
発振するため、コンバータ回路５３が作動を開始し、シ
ステムの論理電源ｖＣＣ及び液晶表示装置用電源ＶＤＩ
ＳＦが出力される。
″に々ればスイッチ回路５２はオン、従ってプリンター
駆動用電源ＶＰが出力され、また他励用発振回路５５が
発振するため、コンバータ回路５３が作動を開始し、シ
ステムの論理電源ｖＣＣ及び液晶表示装置用電源ＶＤＩ
ＳＦが出力される。
第４図はアテンション制御回路４の具体的回路構成を示
したものである。
したものである。
今、ＡＴ’Ｌａ信号が“Ｈ”、つまりモデム２からの起
動要求があれば、トランジスタＴｒｌがＯＮＬ。
動要求があれば、トランジスタＴｒｌがＯＮＬ。
ＮＯＲゲートＮ０Ｒ１の一方の入力はゝゝＬ“となる１
、他方の入力も９Ｌ”であるため、Ｎ０ＲＩ出力はゝＨ
“となり、フリップフロップＦＦがセットされる。
、他方の入力も９Ｌ”であるため、Ｎ０ＲＩ出力はゝＨ
“となり、フリップフロップＦＦがセットされる。
これによりトランジスタＴｒ２とＴｒ３がオンされ、Ｂ
ＲＫ信号はゝＬ“となる１、前述の如く、ＢＲＫ信号が
１Ｌ”になれば電源回路が起動開始される。
ＲＫ信号はゝＬ“となる１、前述の如く、ＢＲＫ信号が
１Ｌ”になれば電源回路が起動開始される。
ＲＥＳ信号はシステムリセット信号であり、スタンバイ
状態ではフリップフロップＦＦの互がゝゝ■（“である
だめ、ＲＥＳは１Ｌ“となっている。従って、スタンバ
イ状態では常にシステムリセットがかけられている。従
って該動作することがない。上述の如く、起動要求があ
ってフリップフロップＦＦがセントされると、モノマル
チパイプソータＭＭ２はＱの出力があった後、一定時間
ゝゝＨ“を出力する。
状態ではフリップフロップＦＦの互がゝゝ■（“である
だめ、ＲＥＳは１Ｌ“となっている。従って、スタンバ
イ状態では常にシステムリセットがかけられている。従
って該動作することがない。上述の如く、起動要求があ
ってフリップフロップＦＦがセントされると、モノマル
チパイプソータＭＭ２はＱの出力があった後、一定時間
ゝゝＨ“を出力する。
従って、その時間ＲＥＳは“Ｌ”となり、システムリセ
ットがかけられる。この時間は、電源回路が起動開始し
、正常電圧に安定する寸での時間、例えば５０ｍ５であ
る。従って、システムリセットが解除された後は所定の
プログラムの実行が開始される。先ず、その起動要因の
有無が周辺機器制御回路１１２を介してローカルＣＰＵ
１０２により判別される。有ればローカルＣＰＵ１０２
はＭＢＲ信号をゝＨ“とし、また、その起動要因を判別
し、システム内に記憶する。そして、その起動要因に応
じた処理が実行される。ここでアテンション信号が既に
なればＭＢＲ信号はゝゝＬ“のままとする。
ットがかけられる。この時間は、電源回路が起動開始し
、正常電圧に安定する寸での時間、例えば５０ｍ５であ
る。従って、システムリセットが解除された後は所定の
プログラムの実行が開始される。先ず、その起動要因の
有無が周辺機器制御回路１１２を介してローカルＣＰＵ
１０２により判別される。有ればローカルＣＰＵ１０２
はＭＢＲ信号をゝＨ“とし、また、その起動要因を判別
し、システム内に記憶する。そして、その起動要因に応
じた処理が実行される。ここでアテンション信号が既に
なればＭＢＲ信号はゝゝＬ“のままとする。
この場合、ノイズによる起動と判断される。従って、こ
の場合、フリップフロップＦＦはリセットされ、ＢＲＫ
信号はフロート状態となり、電源がオフされる。同時に
ＲＥＳ信号はゝＬ″となる。このときモノマルチバイブ
レータＭＭ２は動作しない。
の場合、フリップフロップＦＦはリセットされ、ＢＲＫ
信号はフロート状態となり、電源がオフされる。同時に
ＲＥＳ信号はゝＬ″となる。このときモノマルチバイブ
レータＭＭ２は動作しない。
また、−族フリップフロップＦＦがリセットされるとＭ
Ｂ’Ｉ（信号にかかわらずリセットのま＼であり確実に
電源がオフのままとなる。
Ｂ’Ｉ（信号にかかわらずリセットのま＼であり確実に
電源がオフのままとなる。
上記説明はモデム２からの要求について説明したが、こ
のほか例えばローカルエリアネットワークからの起動要
求を受け付けることもできる。
のほか例えばローカルエリアネットワークからの起動要
求を受け付けることもできる。
ＡＴＴＬＮ はそのアテンション信号である。
また、Ａ Ｔ ＴＴは時計回路１０６より予め設定して
あった時間に出力されるアテンション信号である。つま
り、予め定めた時刻に自動的に起動させることができる
。ＯＮ／ＢＲ信号はキーボード中のＯＮ／ＢＲ（オンブ
レイク）キーの操作により発生する信号であり、スタン
バイ状態でこのキーを操作することにより起動する。
あった時間に出力されるアテンション信号である。つま
り、予め定めた時刻に自動的に起動させることができる
。ＯＮ／ＢＲ信号はキーボード中のＯＮ／ＢＲ（オンブ
レイク）キーの操作により発生する信号であり、スタン
バイ状態でこのキーを操作することにより起動する。
なお、電源メインスイッチ５１がオフ状態からオン状態
にされた場合、ＶＣＨ’ＰＰが立上がるだめ、第４図の
如＜ＣＲ回路、インバータ■■■、モノマルチバイブレ
ータＭＭ、により起動要求信号が出力される。この起動
要求信号はＯＮ／ＢＲ信号と同じ信号となる。また、イ
ンバータ■ｖ２の出力がＮＯＲ，に入力されているだめ
ＶＣＨＰ Ｐが立上った直後は７リツプフロツプＦＦが
セットされず、ＣＲ時定数により決する時間経過した後
、インバータＩＶ２出力が１Ｌ“どなる。このため上記
起動要求信号によりフリップフロップＦＦがセットされ
る０従って、電源メインスイッチ５１０投入後、Ｖｃ＋
ｐｐ電源が安定した後起動される。各種起動要求信号に
１、よって、電源が起動され、その起動要因に応じだ処
理が行われるが、装置が伺らかの処理を行っている状態
で起動要求信号が入力された場合、第４図におけるフリ
ップフロップＦＦはセソ）のままであるから、電源の制
御は変化しないが、この起動要求信号は周辺機器制御回
路１１１に入力され、割込み要求処理が行われる。つま
り装置が動作している状態では、アテンション信号は単
純なインフラブト信号として作用する。
にされた場合、ＶＣＨ’ＰＰが立上がるだめ、第４図の
如＜ＣＲ回路、インバータ■■■、モノマルチバイブレ
ータＭＭ、により起動要求信号が出力される。この起動
要求信号はＯＮ／ＢＲ信号と同じ信号となる。また、イ
ンバータ■ｖ２の出力がＮＯＲ，に入力されているだめ
ＶＣＨＰ Ｐが立上った直後は７リツプフロツプＦＦが
セットされず、ＣＲ時定数により決する時間経過した後
、インバータＩＶ２出力が１Ｌ“どなる。このため上記
起動要求信号によりフリップフロップＦＦがセットされ
る０従って、電源メインスイッチ５１０投入後、Ｖｃ＋
ｐｐ電源が安定した後起動される。各種起動要求信号に
１、よって、電源が起動され、その起動要因に応じだ処
理が行われるが、装置が伺らかの処理を行っている状態
で起動要求信号が入力された場合、第４図におけるフリ
ップフロップＦＦはセソ）のままであるから、電源の制
御は変化しないが、この起動要求信号は周辺機器制御回
路１１１に入力され、割込み要求処理が行われる。つま
り装置が動作している状態では、アテンション信号は単
純なインフラブト信号として作用する。
く効果〉
以上説明したように本発明の電源起動装置によれば、常
時、電源をオンしておく必要がなく、電池を電源とする
装置において、その使用可能な時間を実質的に延ばすこ
とができる。
時、電源をオンしておく必要がなく、電池を電源とする
装置において、その使用可能な時間を実質的に延ばすこ
とができる。
第１図は本発明の一例の電源起動装置を実施しだポータ
プルコンピュータのシステムブロック図、第２図はモデ
ムの構成図、第３図は電源供給回路の構成図、第４図は
アテンション制御回路の構成図である。 符号の説明 １：ポータプルコンピュータ本体、２：モデム、１００
：電源供給回路、１０７：アテンション制御回路
プルコンピュータのシステムブロック図、第２図はモデ
ムの構成図、第３図は電源供給回路の構成図、第４図は
アテンション制御回路の構成図である。 符号の説明 １：ポータプルコンピュータ本体、２：モデム、１００
：電源供給回路、１０７：アテンション制御回路
Claims (1)
- １、他のコンピュータ或いはポータプルコンピュータと
通信する機能を有するポータプルコンピュータ等の情報
処理機器において、電源起動要求信号を検出する手段と
、この検出手段の出力゛ 信号により電源回路の作動を
開始する手段と、上記電源回路の作動に伴ない所定のプ
ログラム処理を実行する手段とからなる事を特徴とする
電源起動装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58177473A JPS6068418A (ja) | 1983-09-24 | 1983-09-24 | 電源起動装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58177473A JPS6068418A (ja) | 1983-09-24 | 1983-09-24 | 電源起動装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6068418A true JPS6068418A (ja) | 1985-04-19 |
Family
ID=16031529
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58177473A Pending JPS6068418A (ja) | 1983-09-24 | 1983-09-24 | 電源起動装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6068418A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09233563A (ja) * | 1996-02-22 | 1997-09-05 | Nec Home Electron Ltd | 携帯情報端末及び本体情報機器並びにこれらの通信システム |
-
1983
- 1983-09-24 JP JP58177473A patent/JPS6068418A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09233563A (ja) * | 1996-02-22 | 1997-09-05 | Nec Home Electron Ltd | 携帯情報端末及び本体情報機器並びにこれらの通信システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4870570A (en) | Control system for multi-processor | |
| US6349386B1 (en) | Launch key, low power CD-ROM player for portable computers | |
| EP0889387B1 (en) | Controlling a power state of a computer | |
| US7117377B2 (en) | Computer apparatus, power supply control method and program for reducing the standby power requirement in a computer supporting a wake-up function | |
| JP4164073B2 (ja) | 多機能電源ボタンを有するコンピューター及び関連方法 | |
| JP3974510B2 (ja) | コンピュータ装置、電力管理方法、およびプログラム | |
| JP2004140503A (ja) | 電子機器と電力供給方法 | |
| JPH04362717A (ja) | システム再起動装置 | |
| JPH07101376B2 (ja) | システム再起動装置 | |
| JP2005528664A (ja) | Ｃｐｕのパワーダウン方法及びそのための装置 | |
| JPH07182073A (ja) | コンピュータシステムにおけるユーザ入力デバイス存在のエミュレート方法、スタンバイ中のデバイス構成のロス防止方法、デバイス存在のエミュレートのためのコントローラ回路およびデバイス構成の捕捉のためのコントローラ回路 | |
| US5867718A (en) | Method and apparatus for waking up a computer system via a parallel port | |
| WO2002003182A2 (en) | A method and apparatus for power management | |
| JP4421704B2 (ja) | コンピュータのパワーオン方法及びコンピュータ | |
| JPS61288725A (ja) | 電子機器の電源制御方式 | |
| JP2000183894A (ja) | 伝送制御装置 | |
| US6065125A (en) | SMM power management circuits, systems, and methods | |
| JPS6068418A (ja) | 電源起動装置 | |
| JP2002324012A (ja) | 情報処理システム | |
| JP2006338204A (ja) | 情報処理装置、および省電力制御方法 | |
| JPH10268981A (ja) | コンピュータシステムの電源遮断装置及び方法 | |
| US7243250B2 (en) | Electronic apparatus and method for controlling semiconductor integrated circuit | |
| JPH08297530A (ja) | コンピュータシステム、そのサスペンド方法およびそのレジューム方法 | |
| JP2535532Y2 (ja) | マイコンダイアラ | |
| JPH10254590A (ja) | 集積回路および情報処理装置 |