JPS6066541A

JPS6066541A - デ−タリンク通信回路

Info

Publication number: JPS6066541A
Application number: JP17563183A
Authority: JP
Inventors: Tsutomu Yamamoto; 勉山本; Shizue Kimura; 木村　静江
Original assignee: Niles Parts Co Ltd
Current assignee: Niles Parts Co Ltd
Priority date: 1983-09-21
Filing date: 1983-09-21
Publication date: 1985-04-16

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明の技術分野本発明は多重通信におけるデータリンク通信回路に関す
るものである。更に評言すれば、複数の端局なリング構
造のネットワーク網で結びデータ信号の送受信を行なう
データリンク通信回路において、送受信に係わる周辺機
構、例えば、マイクロコンピュータのプログラム及び回
路構成の１）′ｉ″１素化を図ったデータリンク通信回
路に関するものである。

従来技術とその問題点従来から、マイクロコンピュータの低価格化等にともな
い、例えば、車両等に多数のマイクロコンピュータが搭
載されるようになって来た。あるいはまた、比較的近距
離間の地域に設置されたマイークロコ／ピューク等乞端
局として結ぷネソ［・ワーク通信網がはじまっている。

これ等ネットワーク通信網の１つにリングネットワーク
網かあり、通信手順としては、例えは、送信権集中管理
方式と送信権順送り方式等が知られている。これ等伝来
の通信機構は、例えば、送信権、自己割当コードの判別
、宛先コードの転送機能等が必要とな１）、回路構成が
複雑化されていた。また、マイクロコンピュータで構成
する賜金にはプログラムが複仰になり、更に、各端局の
自己割当コードかそれぞれ異なるため同一回路あるいは
同一プロクラムを全ての端局に流用することができない
等の欠点を有していた。

本発明の目的本発明は、蒸上の欠点に鑑み発明したものであり、即ち
、それぞれの端局が自局の情報を発信するスイッチ入力
及び他局から送信されるデータ信号とを入力とし所定信
号を送出する論理回路及び自局のデータ信号を発信する
スイッチ入力に変更が生じた場合、この変化を検出して
所定のデータ信号のみを送信する修正回路等を設置する
ことにより、送信権、自己割肖コード及び宛先コード等
を不要とすることが出来、しかして簡素な回路構成ある
いはプログラムで全ての端局に流用出来るデータリンク
通信回路を安価に提供することを目的と１〜だものであ
る。

本発明の構成本発明の好適な実施例である第１図乃至第２図に基づき
説明する。

第１図は本発明に係るデータリンク通信回路における一
端局の構成を示すブロック図であり、１は端局である。

該端局１は、第２図に示す一実施例の如く、例えば、複
数の端局１　ａ　、　１１〕及び１Ｃを光ファイバー１
５でリングネットワーク網を形成して構成されるそれぞ
れの端局の機構を示すものである。しかして、該端局１
は、次の如く構成されている。２は第１のバッファメモ
リである。

該第１のバッファメモリ２は、例えば、端局１が自局の
データ信号としてスイッチ１０及び１１の操作で発信す
るスイッチ入力を受けて記憶し、データ信号の形成やタ
イミングを調整し、該データ信号を論理和回路３及び比
較回路７へ送出するものである。更に、該第１のバッフ
ァメモリ２は、所定時間経過後スイッチ１０及び１１の
スイッチ入力によるデータ信号を第２のバッファメモリ
６へ転送する。３は論理和回路である。該論理和回路３
は、前記第１のバッファメモリ２から送出されるデータ
信号及びシリアルパラレル変換回路（以下ｒＳ−Ｐ変換
回路」という。）４に介して他局から送信されるデータ
信号とを入力とし、ノくラレルな所定のデータ信号に合
成し、次の修正ノくソファノモリ５に送出する。４ばＳ
−Ｐ変換回路である。１．曳８−］’変換回路４ば、リ
ングネットワーク網で接続された他局から送信されるシ
リアルな戸−り信号をパラレルなデータ信号に変換する
ものである。５は修正バッファメモリである。該修正バ
ッフアノモリ５は、比較回路７から送出されるデータ信
号に基づき、前記論理和回路３から送出されるデータ信
号乞所定の設定条件に基づき、即し、自局のスイッチ１
０及び１１の操作で発信するデータ信号のスイッチ入力
に変更があり、発１゛ｈするチータイＭ号を変えたとき
例えば、スイッチ人力が１−１」から１−ＯＪ　Ｋ変っ
たとき、該変更内容を反映さぜるべ（修正されたデータ
信号を送出するものであり、変更がない場合は論理和回
路３から送出されるデータ信号ケそのまま出力）くツフ
ァに転送する。更に、修正バッファメモリ５は、前記の
９１区所定のデータ信号を送出すると共に第１のバッフ
アノモリ２に入力され、記憶されたデータ信号を第２の
バッファメモリ６へ転送させるべくタイミング信号を第
１のバッファメモリ２へ導出する。６は第２のバッファ
メモリである。該第２のバッファメモリ６は所定のタイ
ミングで第１のバッファメモリ２から転送される自局の
データ信号を記憶すると共に該信号を比較回路７へ送出
する。７は比較回路である。

該比較回路γは第１のバッフアノモリ２及Ｏ・第２のバ
ッファメモリ６から送出さハる２つのデータ信号を入力
とし、比ｉｌ＆するものである。即ち、第２のバッファ
メモリ６から送出されるデータ信号が「１」で第１のバ
ッファメモリ２から送出さ、１１゜るデータ信号が「０
」に変ったときのみ該変化を検出し、修正バッファメモ
リ５のデータ信号の対応するビットの信号を「１」から
［−〇」に修正するものである。８は出カバソファであ
る。該出力バノノア８は、前記修正バッファメモリ５か
ら導出さ、ｌＬるデータ信号を増幅し、所望する負荷１
２を作動させるべく出力するものである。−力゛出カバ
ソファ８から送出さｉするデータ信号はパラレルーンリ
アル変換回路（以下ｒｐ−ｓ変換回路」と言う。）９を
介してシリアル信号とし、更に、光送信回路１３を介し
て電気信号から光信号に変換し、他局に送信するもので
ある。１０．１１は端局１が自局のデータ信号を所望に
より発信すべく設置したスイッチである。尚、１４は光
送信回路であり、他局から光信号で送信されるテーク信
号を電気信号に変換する回路である。１５はデータ信号
を光信号で伝送する光ファイバーである。

次に第２図に基づきその構成を説明する。

第２図は第１図のブロック図で示す端局１の構成をそれ
ぞれ具４Ｍｆ　Ｌ、た複数の端局、例えば、端局１ａ、
１ｂ、及び１ｃをリングネットワーク網に構成した一実
施例である。

しかして、１０ａ　、　１１ａはスイッチであり、端局
１ａが発信する自局のデータ信号をスイッチ入力づ−る
ものである。

１０ｂ、１１ｂ、及び１０ｃ　、　１１ｃもスイッチで
あり、それぞれ端局１１）及び１ｃが自局のデータ信号
をスイッチ入力づ−るものである。１６ａ　、　１６ｂ
及び１６ｃはマイクロコンピュータであり、該マイクロ
コンピュータ１６ａ　、　ｉ６１〕及び１６ｃば、それ
ぞれの婦局１ａ、１ｂ及び１ｃの主体を構成するもので
あり、前記第１図のブロック図で示づ一機能を具備して
いる。１７ａ　、　１７ｂ及び１７ｃはそれぞれ抵抗で
あり、マイクロコンピュータ１６ａ、１６ｂ及び１６ｃ
のそれぞれの入力端子ａｌ　、ａ２・ａｓ　＋　ａ１＊
　２５＊　ａａ　＋　’）＋　＋１）２　、　ｂ３　＋
　ｂ４　＊　ｌ）５−　Ｃ１＋　Ｃ２＋　Ｃ３ｒ　Ｃ４
１Ｃ５＋　ＣｏＶｃ接続されている。１８ａ　、　１８
１）及び１８ｃはバッファアンプであり、それぞれの端
局１　ａ　、　１１）及び１ｃのマイクロコンピュータ
１６ａ　、　１６１）及び１６ｃが自局の負荷１２ａ　
、　１２ｂ及び１２ｃを作動さぜるためのものである。

１２ａ　、　１２＋）及び１２ｃは、負荷であり、例え
ば、発光ダイオード乞使用し、他局のテーク信号の発信
の確認等を行なうことが出来る。

本発明の作用本発明に係るデータリンク通信回路の好適な一実施例で
ある第１図及び第２図に基づき説明する。

第２図に示す如くネットワーク網に接続さノシた錦（局
１　ａ　、　１１）　、　１　ｃにおいて、今例えば、
端局１ａが当該通信回路を作動させるべく電源スィッチ
（図示せず）を投入づ−るとトリガー時に各端局がデー
タ信号を発信送出するためのスタートビットとしてシリ
アルデータがネットワーク網に送出され該通信回路の発
信可能体制が整う。

ここで、端局１ａのスイッチ１０ａ　、　１１ａをＯＮ
状態に操作し、自局のデータ信号を発信すべくスイッチ
入力すると、例えばｒｌｌｏｏｏｏＪのデータ信号がマ
イクロコンピュータ１６ａに入力される。

しかして該データ信号「ｊｊｏｏｏｏ」はマイクロコン
ピュータ１６ａの第１のバッファメモリ２に記憶される
と共に論理和回路３及び比較回路７へ送出される。論理
和回路３は自局が発信するテーク信号ｒｌｌｏｏ００ｊ
と他局から送信されるデータ信号即ち、光受信回路１４
及びＳ−Ｐ変換回路４を介して受信されるデータ信号、
例えば、ｒｏ　ＯＯ０００」　とを人力として加算し、
ｒｌ、１００００ｊ信号を（順正バッファメモリ５へ送
出する。一方第１のバッファメモリ２から比較回路７に
送られたデータ信号「１］００００」は、第２のバッフ
ァメモリ６に蓄偕されて送出されるデータ信月、例えば
、［−〇０００００Ｊ　と比較し、それぞれ、対応する
ビットの信号が「１」から「０」への変化が有る場合の
み、前記修正バッファメモリ５のテーク（ｇ　号Ｆ　］
　］、　００００」の対応するビットの信号を１−］Ｊ
から「０」にイ：′−正するものであるが、今は該条件
が満足されないため、修正バッファメモリ５は、論理和
回路３から送出されるデータ信号ｒ１．　］、　０００
０Ｊ　？、ｒそのまま出力バッファ８へ送出１−る。そ
して、同時に修正シ９　ッ　、　ア　、　、　リ　５　
、よ、　第　１−　０’：）　／＜　ッ　、　ア　、　
エ　リ　２　が蓄積しているデータ信号Ｉ１．　］、　
０　（１００Ｊを第２の・・ソファメモリ６へ送出し、
蓄積せしめろ−（く信月を出し、ｒ１１００００］−の
データ信号か第２のノ・ソファメモリ６に転送される。

出カッ・ソファ８−＼送出されたデータ信号は増幅され
、更に、Ｐ　−Ｓ変換回路９及び光送信回路１３を介し
てグ１！、１局１　ａａ）データ信号ｒ１１．ｏｏ００
Ｊか端局１１〕へ送化さｈろ。

一方マイクロコンピュータ１６ａの出力端子ａ、′、８
４′＋　２５’　＋　８６’に接続されている負荷、例
えは、発光夕′イオード１２ａは、端局１ａが送出する
データ信号ｒ１．］、ｏ０００ｊに基づき点灯されず、
他局からのデータ信号が送信されていないことが視認さ
れる。

次に、端局１ａかも発信さ」ｔたデータ信号［１１００
００Ｊ　を受けた端局１１〕ば、続℃・て例えば、自局
のデータ信号を発信すべく、マイクロコンピュータ１６
１〕のスイッチ入力端子ｂ３．　ｂ４に接続されたスイ
ッチ１０１）　、　１１１）　’？：　ＯＮ状態に操作
すると、マイクロコンピュータ１６１）は前記端局１ａ
のマイクロコンピュータ１６ａと同等に作動する。即ち
、スイッチ１０１）　、　１１１）のスイッチ入力によ
り自局のデータ信号ｒ００］１００Ｊがマイクロコンピ
ュータ１６１〕へ入力される。しかしてデータ信号［０
０１］００」　は第１のバッファメモリ２に記憶される
と共に論理和回路３及び比較回路７へ送出される。

論理和回路３は自局のデータ信号「０Ｏ１１００」と他
局から送信されるデータ信号、即ち、端局１ａから送信
される前記データ信号ｒｌｌｏｏｏｏｊとを人力として
加算しｒｌｌｌｌｏＯｊのデータ信号を修止バッファ５
に送出する。一方第１のバッファメモリ２から比較回路
７へ送出された信号（・士、第２のバッファメモリ６の
蓄積データ信号がｌ−ｏ　ｏ　ｏ　（１００１であるた
め「１」がらｒＯＪへの変化の条件が満足されず、即ち
、修正バッファメモリ５による修正は行なわれず、デー
タ信号［ｚ１＋ｏｏＪはそのまま出力バッファ８へ送出
される。と同時に修正バッファメモリ５は第１のバッフ
アノモリ２のデータ信号［００１１００，Ｊｖ第２のバ
ッフアノモリ６へ蓄積すべ（指令する。更（（、出力バ
ソノア８で増ｒ許されたデータ信号ｒｊｌ　］　１００
Ｊｔ４、Ｐ−８変換回路９及び光送信回路１３を介し−
ご端局１ｃ合送信される。

一方、マイクロコンピュータ１６１〕の出力端子１）１
′、　ｌ）２’　、　ｂ、’　、　ｌ）６’に接続され
ている負荷、例えば、発光ダイオード１２１〕は、出力
端子１）、’、　ｌ）、、’に接わ１：さＡした発光ダ
イオード１２ｂのみ点灯され、端局１ａからのデータ信
号が送信され受信していることが視認出来る。

更に続いて、端局１１〕から送信されるデータ信号ｒ１
１．］、１００Ｊを受けた端局１Ｃが自局のデータ信号
を発信ずべく、マイクロコンピュータ１６ｃのスイッチ
入力端子Ｃ５＋　Ｃ１１に接続されたスイッチ１０Ｃ２
１１ＣなＯＮ状態に操作すると、マイクロコンピュータ
１６ｃは前記端局１ａ及び１１）と同等に作動する。即
ち、スイッチ１０ｃ　、　１１ｃのスイッチ入力により
自局のデータ信号「００００１１」がマイクロコンピュ
ータ１６ｂへ入力されろと、前記端局１ａ。

１１）のマイクロコンピュータ１６ａ　、　１６１）と
同等に作動し、肖該端局ＩＣはデータ信号ｒｌｌ１１１
１Ｊを端局１ａに発信−づ−る。以下、同様にして端局
１　ａ　、　１１）及び１Ｃが受信し発信するデータは
号は全て［１１］］１］」となり、各端局１ａ、１ｂ及
び１Ｃのデータ信号はそ」′シそれ相互に他局に送信さ
れ、またこのパラレルなデータ信号は、対応する各マイ
クロコンピュータ１Ｇ；＋　、　１６１）及びｉ６ｃの
出力端子に出力される。即ち、端局１ａにおいては出力
端子；Ｊ３Ｚ　２４’　、ａ５’、及びａ６′にそれぞ
れ接続されている例えば、発光ダイオード１２ａを点灯
せしめる。

更に、端局１１）においては出力端子ｂ＋’　＋　ｂ２
’　ｇ　ｂ５’及び１〕６′にそれぞれ接続されている
例えば、発光ダイオード１２ｂを点灯ぜしめる。

更にまた、端局１ｃにおいては出力端子Ｃ１’　＋　Ｃ
２’＋Ｃ１′及び０４′にそれぞれ接続されている例え
ば、発光ダイオード１２ｃを点灯せしめる。つまり、こ
れは端局１ａのデータ信号が端局１１〕及び１Ｃへ、端
局１ｂのデータ信号は端局１ｃ、及び１ａへ、更に端局
１ｃのデータ信号は端局１ａ及び１１〕へそれぞれ伝達
されたことである。。

次に、ここでリングネットワーク網に接続さ」１゜た端
局の１つが、例えば、端局１　ａ　（７，）　］つのス
イッチ入力であるスイッチ１０ａをＯＦＦへ操作した場
合について説明する。

端局１ａのスイッチ１０ａをＯＦＦに１−ろとマイクロ
コンピュータ１６ａに入力さ」Ｌろデータ信号はｒ（ｌ
　ｉ　Ｏ０００Ｊとなる。該チータイ１−ンシじ？受け
たマ・ｆクロコンピユータ１６ａは次の如く作動する。

即ち、第１のバッファメモリ２はデータ信号１−ｏＪｏ
ｏｏｏｊを前記と同様に論理和回路３及び１比較回路７
に送出する。論理和回路３は、該データ信号［０］　０
０００」と端局１Ｃから送信されているデータ信号「］
　］　Ｉ　＋、　１．　］　Ｊとを加算してｒ　１　］
、　］　１　］、　］、　Ｊのデータ信号を修正バッフ
ァメモリ５に送出する。一方比較回路７は第】のバッフ
ァメモリから送出されるデータ信号ｒＯＪ００００Ｊ’
Ｌスイッチ１０ａをＯＦＦ操作１−る面前まで蓄積し送
出しているデータ信号［１ｏｏｏｏＪと比較し「１」が
ｒＯＪに変化したことを検出し、修正バッファメモリ５
へ論理和回路３から送出されたデータ信号ｒｌ１１．１
１１Ｊの１ビット目の信号「］」を「０」に修正する。

即ち、修正バッファメモリ５はデータ信号ｒｏ１．ｘｔ
ｘｘｊを出力バッファ８に送出１−る。かくして、デー
タ信号ｒ０１１１］、］、Ｊが端局１１）及び１ｃヘシ
リアル信号に変換されて送信される。しかして端局ｉｂ
、１ｃの出力端子］〕１′及びｃｌ′に接続されている
発光ダイオード１２ＩＯ及び１２ｃのみ消え、端局１ａ
のスイッチ１０ａに係わるデータ信号が停止したことが
確認出来、データ［言分の伝達が行なわれる。

以下、同様にして各端局でスイッチ入力がＯＦＦ状態に
操作され該スイッチ入力に係るデータ信号が「１」から
「０」に変更されると、比較回路７及び修正バッファメ
モリ５の作動により、当該端局の該スイッチ入力に係る
データ信号は送信されず、所望するデータ信号のみをリ
ングネットワーク網で接続さり、た他の端局へ発信、ま
たは他局からのデータ信号をそのまま転送すること等の
作動が行なわれる。

以上説明の如（、各端局１　ａ　＋　１１１及び１Ｃは
互に共通する回路構成及びプログラム等で且つ、権めて
簡素な機構で構成され、それぞれ自局及び他局のデータ
信号を自在に伝達出来る機能を有１−るものである。

尚、第３図は各端局のマイクロコンピュータ１６ａ　、
　１６ｂ及び１６ｃの作動を示すフローチャー１・であ
る。以下段階を追って説明づ−る。

第１段階は、各端局のそれぞれのデータ信号の発信送出
を可能とするためにスタートビットをり／グネノトワー
ク網に送出するスイッチング操作であり、端局１ａ、ｉ
ｂ、１ｃのいずれかが最初の電源投入時に行なう。第２
段階はスタートビットの確認と共に、自局のスイッチ操
作で第１のバッファメモリＶこ記１．ハさぜたデータ信
号を送出する。第３段階は、他局から送信されたシリア
ルなデータ信号をパラレルなデータ信号に変換１−る。

第４段階は、第２段階で送出された自局のデータ信号と
、第３段階の他局のデータ信号とを加算したデータ信号
を送出させる。第５段階は、自局が発信する゛データ信
号のスイッチ入力に変更があったとき、第４段階で送出
されるデータ信号を所定の条件なイ１ｊヘシた時だけ修
正する。即ち、自局のスイッチ入力がＯＮからＯＦＦに
変更され、データ信号が「１」から「０」に変つγこと
き修正される。変更がないときは、第４段階で送出され
たデータ信号はそのまま転送されろ。第６段階は、第２
段階で送出される自局のデータ信号の発信状態を常時記
憶している第１のバッファメモリのデータ信号を所定の
タイミング、即ち１次の尚該転送タイミングまでの一定
時間だけ蓄積させるべく第２のバッファメモリへ転送さ
せる。第７段階は、第５段階で処理され送出されたパラ
レルなデータ信号を増幅し、自局の負荷等を作動させる
べくパラレル出力信号な導出する。第８段階は、第７段
階で出力され１こ／ζラレルなデータ信号をシリアルな
データ信号に変換して次の端局へ送信する。

以上が１サイクルとして順次繰返される。

本発明の効果（イ）　リングネットワーク網に接続さ）する各端局は
、全て共通ずる電気回路で構成することカー出来、且つ
簡単なプログラムで容易に構成することが出来る１こめ
、安価な小型マイクロコンピュータを利用することが出
来る等で応用範囲が広く、安価に設置出来るデータリン
ク通信回路を提供出来る。

（ロ）　各端局の入出力の割肖が任意に決めることが出
来、汎用性の高いデータリ／り通信回ｒｔを提供出来る
。

【図面の簡単な説明】

第１図は本発明に係るデータリ／り通信回ｌｌ！名σ）
端局の構成を示すブロック図である。第２図は本発明に係るデータリンク通信回Ｗ各の一実施
例を示す結線図である。第；（図は本発明に係るデータリンク通信回路の各埒ｌ
■局をマイクロコンピュータで構成したときのプログラ
ムフローチャートである。

Claims

【特許請求の範囲】

リングネットワーク網を構成するデータリンク通信回路
において、それぞれ自局のデータ信号を発信するスイツ
ヂ入力及び他局から送信され受信するデータ信号とを入
力とし所定の信号を導出する論理回路と、前記ヌイツチ
入力の変化を所定の条件で検出し所定のデータ信号に修
正する修正回路とを具備した端局で構成したことを特徴
とするデータリンク通信回路。