JPS60644U - デ−タ入力回路 - Google Patents
デ−タ入力回路Info
- Publication number
- JPS60644U JPS60644U JP8674183U JP8674183U JPS60644U JP S60644 U JPS60644 U JP S60644U JP 8674183 U JP8674183 U JP 8674183U JP 8674183 U JP8674183 U JP 8674183U JP S60644 U JPS60644 U JP S60644U
- Authority
- JP
- Japan
- Prior art keywords
- input
- flip
- terminal
- switching signal
- flop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Information Transfer Systems (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第1図は従来のデータ入力回路の一例の回路図、第2図
は同上の他の例の回路図、第3図a〜dはそれぞれ第2
図の特性図、第4図は本考案の一実施例の回路図、第5
図a、 bは同上のクロック波形図である。 1・・・・・・入力端子、3・・・・・・3ステートバ
ツプア、6・・・・・・Dフリップフロップ、7・・・
・・・切換回路、Rp・・・・・・入力プルダウン抵抗
。
は同上の他の例の回路図、第3図a〜dはそれぞれ第2
図の特性図、第4図は本考案の一実施例の回路図、第5
図a、 bは同上のクロック波形図である。 1・・・・・・入力端子、3・・・・・・3ステートバ
ツプア、6・・・・・・Dフリップフロップ、7・・・
・・・切換回路、Rp・・・・・・入力プルダウン抵抗
。
Claims (1)
- 入力端子をD端子に入力するとともにCK端子に入力切
換信号により切換えられる複数種のサンプリングクロッ
クを入力するようにしたDフリップフロップと、前記入
力端子に入力プルダウン抵抗を介して接続した3ステー
トバツフアとより成り、一般入力時は入力切換信号をL
レベルにして通常のサンプリングクロックでDフリップ
フロップをサンプリングするとともに3ステートバツフ
アをオンにし、高速応答が必要な入力時はへ力切換信号
をHレベルにして高速サンプリングクロックでDフリッ
プフロップをサンプリングするとともに3ステートバツ
フアをオフにする如くして成るデータ入力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8674183U JPS60644U (ja) | 1983-06-07 | 1983-06-07 | デ−タ入力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8674183U JPS60644U (ja) | 1983-06-07 | 1983-06-07 | デ−タ入力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60644U true JPS60644U (ja) | 1985-01-07 |
| JPH049641Y2 JPH049641Y2 (ja) | 1992-03-10 |
Family
ID=30216665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8674183U Granted JPS60644U (ja) | 1983-06-07 | 1983-06-07 | デ−タ入力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60644U (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5884330A (ja) * | 1981-11-13 | 1983-05-20 | Canon Inc | マイクロプロセツサの入力回路 |
-
1983
- 1983-06-07 JP JP8674183U patent/JPS60644U/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5884330A (ja) * | 1981-11-13 | 1983-05-20 | Canon Inc | マイクロプロセツサの入力回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH049641Y2 (ja) | 1992-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60644U (ja) | デ−タ入力回路 | |
| JPS5837229U (ja) | 論理回路 | |
| JPS61334U (ja) | トライステ−トゲ−ト素子チツプ | |
| JPS5922533U (ja) | フリツプフロツプ回路 | |
| JPS59118036U (ja) | デ−タ入力回路 | |
| JPS59140534U (ja) | パルス駆動回路 | |
| JPS60109102U (ja) | デジタル制御回路 | |
| JPS6027905U (ja) | 心電図信号記録装置 | |
| JPS60181926U (ja) | 信号発生回路 | |
| JPS6077071U (ja) | レコ−ドプレ−ヤの演奏終了検出回路 | |
| JPS5885220U (ja) | デ−タ読み取り回路 | |
| JPS58161335U (ja) | 単安定マルチバイブレ−タ | |
| JPS58139743U (ja) | 信号出力回路 | |
| JPS59187254U (ja) | インタフエ−ス回路 | |
| JPS60116527U (ja) | タイマ | |
| JPS58522U (ja) | パルス幅整形回路 | |
| JPS5893046U (ja) | 半導体論理回路 | |
| JPS6140800U (ja) | サンプル・ホ−ルド回路 | |
| JPS58107633U (ja) | 出力回路 | |
| JPS6055125U (ja) | 反転信号発生回路 | |
| JPS5882039U (ja) | 位相比較回路 | |
| JPS58129744U (ja) | 優先回路を有するtフリツプフロツプ回路 | |
| JPS60129722U (ja) | 信号発生回路 | |
| JPS6399363U (ja) | ||
| JPS6051486U (ja) | 電子時計 |