JPS6062259A - Data transmission equipment - Google Patents

Data transmission equipment

Info

Publication number
JPS6062259A
JPS6062259A JP58169162A JP16916283A JPS6062259A JP S6062259 A JPS6062259 A JP S6062259A JP 58169162 A JP58169162 A JP 58169162A JP 16916283 A JP16916283 A JP 16916283A JP S6062259 A JPS6062259 A JP S6062259A
Authority
JP
Japan
Prior art keywords
latch
circuit
output
outputs
counter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58169162A
Other languages
Japanese (ja)
Inventor
Masayoshi Kimura
木村 穣良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP58169162A priority Critical patent/JPS6062259A/en
Publication of JPS6062259A publication Critical patent/JPS6062259A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To simplify a data transmission equipment and to improve its operability by allowing a parallel system separation type keyboard peripheral circuit to control plural LEDs through one connection line when the output of a D latch coincides with the output of a counter. CONSTITUTION:A coincidence signal generating circuit 20 consists of exclusive OR circuits 13-15, intervals 16-18, and a 3-input AND circuit 19. Only when outputs 1Q, 2Q, and 3Q of the D latch coincide with outputs QB, QC, and QD of the counter 2, the output of the 3-input AND circuit 19 goes up to a high level. Its coincidence signal is transmitted to a keyboard side through only one connection line to latch the outputs of the counter 3 in the D latch 21, and consequently the outputs 1Q, 2Q, and 3Q of the D latch 9 are placed in the same state, thereby driving LEDs 10-12.

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、パーソナルコンピュータ(以下パソコンと略
す)のキーボード周辺回路に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Application of the Invention] The present invention relates to a keyboard peripheral circuit for a personal computer (hereinafter abbreviated as a personal computer).

〔発明の背景〕[Background of the invention]

第1図に従来のキーボード分離形パソコンのキーボード
周辺回路の一実施例のブロック図?示す。
Figure 1 is a block diagram of one embodiment of the keyboard peripheral circuit of a conventional keyboard-separated personal computer. show.

第1図にシーて1はキーボードとパソコン本体とを結ぶ
接続線であ漫、この接続線数低減がパラレル伝送方式に
おけるコスト低減のカギとhる。2,6は2進カウンタ
であり、同じクロック信号CK1によりカウントアツプ
する。4はデータデコーダで、入力する4ピツトの信号
により出力パルスが出力端子Q0〜<’tsを走査し繰
り返す。5はキーボードマトリクスで、X@、Y軸の各
父点にあるキースイッチにより構成される。6はデータ
セレクタで、入力する6ビツトの信号により、入力端子
Do−D7のうち1つの信号を選択してY端子より出力
する。
In Figure 1, reference numeral 1 is a connection line connecting the keyboard and the computer body, and reducing the number of connection lines is the key to cost reduction in the parallel transmission system. 2 and 6 are binary counters, which are counted up by the same clock signal CK1. Reference numeral 4 denotes a data decoder, and output pulses scan output terminals Q0 to <'ts in response to input 4-pit signals and repeat the same. 5 is a keyboard matrix, which is composed of key switches located at each father point of the X@ and Y axes. Reference numeral 6 denotes a data selector which selects one signal from the input terminals Do to D7 according to an input 6-bit signal and outputs it from the Y terminal.

(八ま、キーマトリクス5のキース・インチを1つ押す
と、キースイッチの位置に対応するカウンタ3の出力端
子QB−QHの特定のタイミングの一致信号をデータセ
レクタ6のY端子より出力する。この一致信号によシ、
Dラッチ7がブリ七ットされ、この出力端子Qより信号
が出力され、この信号がキーボードのキーが押されたこ
とを判断するIRQ I!I !D込み信号となシ、中
央演算処理装置(以下MPUと略す)に入力すると同時
にデータの最上位ビットの信号と々る。MPUはIRQ
信号が入力されたことにより、KBR信号とKBW信号
とを異方ったタイミングで出力し、KBR信号によりス
リーステートバッファ8を導通状態にし、カウンタ2の
出力データを出力させる。このとき、カウンタ2と3は
互しに同期して因るので、カウンタ2の出力データはカ
ウンタ3の出力データと同一であり、すなわちキーマ)
 IJクス土のキースイッチの位置に対応したデータが
MPUに入力される。さらにMPUによりこのデータは
コード変換され、どの文字、数字−またけ記号のキーが
押されたかを判別し、データとして取シ込む。一方、K
BW信号によりDラッチ9の入力信号がラッチされる。
(If you press one key inch on the key matrix 5, a match signal at a specific timing of the output terminals QB-QH of the counter 3 corresponding to the position of the key switch is output from the Y terminal of the data selector 6. According to this match signal,
D latch 7 is turned on, a signal is output from output terminal Q, and this signal is IRQ I! which determines that a key on the keyboard has been pressed. I! The most significant bit signal of the data is input to the central processing unit (hereinafter abbreviated as MPU) at the same time as the D-inclusive signal. MPU is IRQ
When the signal is input, the KBR signal and the KBW signal are outputted at different timings, the three-state buffer 8 is made conductive by the KBR signal, and the output data of the counter 2 is outputted. At this time, since counters 2 and 3 are counted in synchronization with each other, the output data of counter 2 is the same as the output data of counter 3, that is, the schema)
Data corresponding to the position of the key switch of the IJ clay is input to the MPU. Furthermore, this data is code-converted by the MPU, and it is determined which character, number, or symbol key was pressed, and the data is input as data. On the other hand, K
The input signal of the D latch 9 is latched by the BW signal.

ここでDラッチ9はLED駆動用であり、1Q出力はC
X5−LOCK”モード表示用、2Q出力は”カタカナ
”モード表示用、−13Q出力は6ひらがな”モード表
示用である。IQ、 2Q、 30出力の全てがノ・イ
レベルであればLEDは点灯しないが、キーマトリクス
上のCAPS−LOCK”のキーを押すことにょ如、D
ラッチ9の1Q出力がローレベルになり、CAPS−L
OCK”表示用LED 10が点灯する。Dラッチ9の
1D〜3D入力はソフトウェアによりコントロールされ
ている。
Here, the D latch 9 is for driving the LED, and the 1Q output is C
The 2Q output is for "Katakana" mode display, and the -13Q output is for 6-Hiragana mode display. If all of the IQ, 2Q, and 30 outputs are at zero level, the LED will not light up, but if you press the "CAPS-LOCK" key on the key matrix, the D
The 1Q output of latch 9 becomes low level, and CAPS-L
"OCK" display LED 10 lights up. 1D to 3D inputs of the D latch 9 are controlled by software.

かかる構成においてLEDは3個あるため、接続線1の
中にも独立してLED用に3本の接続線が必要となり、
接続線数が増大することにより線材、コネクタのコスト
アップを招き、回路構成コストの安価である利点を持つ
パラレル形方式に好ましくない欠点を有していた。
Since there are three LEDs in such a configuration, three connection lines for the LEDs are required independently within the connection line 1.
The increase in the number of connected wires increases the cost of wires and connectors, which is a drawback that is undesirable compared to the parallel type system, which has the advantage of low circuit construction costs.

〔発明の目的〕[Purpose of the invention]

本発明の目的は、パラレル方式分離形キーボード周辺回
路において、キーボード、パソコン本体間接続用線数の
低減を図り、コストパーフォーマンスの優れたパソコン
を提供するコトニある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a computer with excellent cost performance by reducing the number of connecting lines between the keyboard and the computer main body in a parallel type separate keyboard peripheral circuit.

〔発明の概要〕[Summary of the invention]

カウンタがパソコン本体側、キーボード側の両方に同期
しであることを利用し、LED点灯用データと一致した
デーぞをカウンタのタイミングの甲から選択12て一致
信号を作り、この信号を一本の接続線でキーボード側に
伝送して、この一致信号により、キーボード側のカウン
タの出力をランチして複ム個のLED ’fコントロー
ルする。
Taking advantage of the fact that the counter is synchronized with both the computer side and the keyboard side, select the data that matches the LED lighting data from the counter timing 12 to create a matching signal, and then convert this signal into one line. It is transmitted to the keyboard side through a connection line, and the match signal launches the output of the counter on the keyboard side to control multiple LED'f.

〔発明の実施例〕[Embodiments of the invention]

第2図に本発明の一実施例を示す。 FIG. 2 shows an embodiment of the present invention.

13、14.15はエクスクル−シフOR(以下Ex0
Rと略す)回路、16.17.18はインバータ、19
けろ人力アンド回路である。以上で構成された回路を一
致信号発生回路20と呼ぶこととする。
13, 14.15 is Exclusif OR (hereinafter Ex0
abbreviated as R) circuit, 16.17.18 is an inverter, 19
Kero human power and circuit. The circuit configured as described above will be referred to as a coincidence signal generation circuit 20.

EXOR13では、Dラッチ9の1Q出力とカウンタ2
のQD出が一致したとのみ出力がローレベルとなり、イ
ンバータ16でEXOR13の出力信号は反転され、3
人カアンド回路19へ入力される。EXOR14、およ
び15についても同様である。す庁わち、Dラッチ9の
出力’Q* 2Q、 ”Qとカウンタ2の出力QB、 
QC,QDが各々一致したときのみ3人カアンド回路1
9の出力がハイレベルとなる。この一致信号を一本の接
続線によりキーボード側に伝送し、この信号でカウンタ
3の出力をDラッチ21によりラッチするとDラッチ2
1の出力’Q+ 2Q+3Qは、Dラッチ9の出力IQ
、 2Q、 30と同じ状態となり、第1図で示した従
来例と同じようにLEDlo、 11.12を駆動する
ことが可能となるc、笛2図では3個のLEDをコント
ロールしたが、一致信号発生回路20の中を増設するこ
とにより、接続線Vを増加することなく7個のLEDの
コントロールが可能である( LED点灯以外の情報伝
送に利用できることはいうまでもなIA)。さらにノイ
ズマージンを上げるためTTLで回路を構成する場合に
は、6人カアンド回路19の出力を反転させて伝送した
方がさらに良い。また、カウンタ3の出力が確定してか
らDラッチ21によりラッチがかかるように3人カアン
ド回路19の出力を遅延させても食込。
In EXOR13, the 1Q output of D latch 9 and counter 2
The output becomes low level only when the QD outputs of
The signal is input to the human input circuit 19. The same applies to EXOR14 and EXOR15. That is, the output of D latch 9 is 'Q*2Q,' and the output of counter 2 is QB.
Three-person AND circuit 1 only when QC and QD match each other
The output of No. 9 becomes high level. This coincidence signal is transmitted to the keyboard side through one connection line, and when the output of the counter 3 is latched by the D latch 21 with this signal, the D latch 2
1's output 'Q+ 2Q+3Q is the output IQ of D latch 9
, 2Q, becomes the same state as 30, and it becomes possible to drive LEDlo, 11.12 in the same way as the conventional example shown in Figure 1. By adding more parts in the signal generation circuit 20, it is possible to control seven LEDs without increasing the number of connection lines V (it goes without saying that IA can be used for information transmission other than LED lighting). When configuring a TTL circuit to further increase the noise margin, it is even better to invert the output of the six-man AND circuit 19 and transmit it. Further, even if the output of the three-person AND circuit 19 is delayed so that the D latch 21 is latched after the output of the counter 3 has been determined, the problem still exists.

本実施例によれば、以上示したように1本の接続線によ
り、複数個のLEDのコントロールが可能となる。
According to this embodiment, as shown above, it is possible to control a plurality of LEDs using one connection line.

〔発明の効果〕〔Effect of the invention〕

本発明によれば、キーボード分離形パソコンにおけるパ
ラレル形キーボード周辺回路で、キーボードとパソコン
本体間の接続用線砂の低減が図れ、8本以下とすること
が可能であることから、接続用コネクタに汎用のDIN
コネクタ。
According to the present invention, in the parallel keyboard peripheral circuit of a keyboard-separated personal computer, it is possible to reduce the number of connecting wires between the keyboard and the computer main body, and the number of wires can be reduced to eight or less. General purpose DIN
connector.

DINジャックが適用可能とLLコネクタ、線材のコス
ト低減が可能と々る。捷だ、接続線Vの低減により、キ
ーボードをパソコン本体と離して使用するときの操作性
が同上する。
DIN jacks can be used, making it possible to reduce the cost of LL connectors and wires. By reducing the number of connection lines V, the operability when using the keyboard separated from the computer body is improved.

なお、一致信号発生回路20は、バソーコン本体内のゲ
ートアレイの中に組み込めば、この部分のコストアンプ
は実質的に考慮しなくて良く、従って、Dラッチ21の
増加と接続線斂、コネクタ芯数の低減とのコスト比較に
bt、>では後者の方が絶対値が太きい。
Note that if the coincidence signal generation circuit 20 is incorporated into the gate array in the main body of the switchboard, there is no need to consider the cost amplifier of this part, and therefore, the increase in the number of D-latches 21, connection wires, and connector cores can be avoided. When comparing the cost of reducing the number of bt, the latter has a larger absolute value.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、従来のキーボード分離形パソコンのキーボー
ド周辺回路の一央養例を示すブロック図1.第2図は、
本発明の一実施例を示すキーボード分離形パソコンのキ
ーボード周辺回路のブロック図でもる。 1・・・キーボードとパソコン本体を結ぶ接続線2.3
・・・カウンタ 4・・・データデコーダ5・・・キー
ボードマトリクス 6・・・データセレクタ 7・・・Dラッチ8・・・ス
リーステートバッファ 9 ・Dラッチ 10.11.1:2 ・LED13、
14.15・・・エクスクル−シブOR回路16、17
.18・・・インバ〜り 19・・・3人カアンド回路 2o・・・一致信号発生
回路21・・・Dラッチ
FIG. 1 is a block diagram illustrating an example of the integrated keyboard peripheral circuit of a conventional keyboard-separated personal computer. Figure 2 shows
1 is a block diagram of a keyboard peripheral circuit of a keyboard-separated personal computer showing an embodiment of the present invention. 1... Connection line connecting the keyboard and the computer body 2.3
... Counter 4 ... Data decoder 5 ... Keyboard matrix 6 ... Data selector 7 ... D latch 8 ... Three-state buffer 9 ・D latch 10.11.1:2 ・LED 13,
14.15... Exclusive OR circuit 16, 17
.. 18... Inverter 19... 3 person AND circuit 2o... Coincidence signal generation circuit 21... D latch

Claims (1)

【特許請求の範囲】[Claims] 互いに同期したmピントカウンタ會データの送受信を行
なう装置1.装置2に具備し、各々の装置に、nビット
(−>−)データとmビットカウンタ出力のnビットが
一致したときのみパルスケ出力する回路と該パルスによ
シ謀ビットカウンタ出力のnビットをラッチしてルビッ
トデータ會テコードする回路?具備したことを特徴とす
るデータ伝送装置。
Device for transmitting and receiving mutually synchronized m focus counter data 1. The device 2 is equipped with a circuit that outputs a pulse signal only when n bits (->-) data and n bits of the m-bit counter output match, and a circuit that outputs a pulse signal only when n-bit (->-) data and n bits of the m-bit counter output match, and a circuit that outputs a pulse signal by the pulse. A circuit that latches and codes rubit data? A data transmission device characterized by comprising:
JP58169162A 1983-09-16 1983-09-16 Data transmission equipment Pending JPS6062259A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58169162A JPS6062259A (en) 1983-09-16 1983-09-16 Data transmission equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58169162A JPS6062259A (en) 1983-09-16 1983-09-16 Data transmission equipment

Publications (1)

Publication Number Publication Date
JPS6062259A true JPS6062259A (en) 1985-04-10

Family

ID=15881417

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58169162A Pending JPS6062259A (en) 1983-09-16 1983-09-16 Data transmission equipment

Country Status (1)

Country Link
JP (1) JPS6062259A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108874167A (en) * 2016-01-05 2018-11-23 湖南工业大学 A kind of keyboard state change pulse generation circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108874167A (en) * 2016-01-05 2018-11-23 湖南工业大学 A kind of keyboard state change pulse generation circuit
CN108874167B (en) * 2016-01-05 2021-02-26 湖南工业大学 Keyboard state change pulse generating circuit

Similar Documents

Publication Publication Date Title
JPH0678019A (en) Interface device
US6269138B1 (en) Low power counters
JPS6062259A (en) Data transmission equipment
GB2052818A (en) Digital information transmission system
EP1911164A2 (en) 4-level logic decoder
US5481753A (en) I/O device having identification register and data register where identification register indicates output from the data register to be an identifier or normal data
EP1403775A1 (en) Process and devices for transmiting digital signals over buses and computer program product therefor
US4875043A (en) Bi-directional keyboard interface circuit
CN217933125U (en) LED sending card device with cascaded HDMI
KR880000422B1 (en) Matrix key and data selector
JPH02179122A (en) Programmable control circuit and method for generating control signal
JPH0754452B2 (en) Data converter
JPS62233931A (en) Parallel serial converter
US3423577A (en) Full adder stage utilizing dual-threshold logic
KR950009531B1 (en) Compact type display device driving circuit
KR100470950B1 (en) Keyboard instrument for personal computer
SU888138A1 (en) Device for switching problems on analogue computers
EP0234124A2 (en) A bidirectional keyboard interface circuit
KR20000020724A (en) Data transmission circuit using multiple voltage level
JPH05173955A (en) Control signal input circuit
JP2940509B2 (en) Data detection circuit
JPS62187886A (en) Planer display system
JPS63261420A (en) Digital comparator
JPS6263328A (en) Key input device
JPH02226936A (en) Digital signal input/output circuit