JPS6061673A - 報時時計 - Google Patents
報時時計Info
- Publication number
- JPS6061673A JPS6061673A JP17047183A JP17047183A JPS6061673A JP S6061673 A JPS6061673 A JP S6061673A JP 17047183 A JP17047183 A JP 17047183A JP 17047183 A JP17047183 A JP 17047183A JP S6061673 A JPS6061673 A JP S6061673A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- time
- hour
- signalling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04C—ELECTROMECHANICAL CLOCKS OR WATCHES
- G04C21/00—Producing acoustic time signals by electrical means
- G04C21/04—Indicating the time of the day
- G04C21/12—Indicating the time of the day by electro-acoustic means
Landscapes
- Physics & Mathematics (AREA)
- Acoustics & Sound (AREA)
- General Physics & Mathematics (AREA)
- Transmission And Conversion Of Sensor Element Output (AREA)
- Electromechanical Clocks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明に報時時計に関するものである。
例えば円板に告時のコードを表わすパターン電極を形成
し、この電極上を接片を摺動させて時を検出し、このコ
ード出力に基づいて報時を行なうものがある。この報時
時計においては、分針カムによって毎正時に接点を閉じ
、この接点信号によって報時をスタートさせている。と
ころがこの接点信号にはチャタリングが多く含まれ、特
にオフになる際にに徐々に接点が開かれていくため数秒
以上にわたってチャタリングが発生する場合がある。そ
のため時計用集積回路内にチャタリング除去回路を構成
したのでは上記チャタリング全除去し切れず、外部にコ
ンデンサお９よび抵抗を付加してチャタリング除去回路
を構成しなければならない。この場合の欠点とじてはコ
ンデンサおよび抵抗を外付けしなければならないことと
その時足載が大きいため、手動で針回しを早くしたとき
に正時をす早く通過したときに上記接点信号が正時入力
と見做されず報時が行なわれないことがあった。
し、この電極上を接片を摺動させて時を検出し、このコ
ード出力に基づいて報時を行なうものがある。この報時
時計においては、分針カムによって毎正時に接点を閉じ
、この接点信号によって報時をスタートさせている。と
ころがこの接点信号にはチャタリングが多く含まれ、特
にオフになる際にに徐々に接点が開かれていくため数秒
以上にわたってチャタリングが発生する場合がある。そ
のため時計用集積回路内にチャタリング除去回路を構成
したのでは上記チャタリング全除去し切れず、外部にコ
ンデンサお９よび抵抗を付加してチャタリング除去回路
を構成しなければならない。この場合の欠点とじてはコ
ンデンサおよび抵抗を外付けしなければならないことと
その時足載が大きいため、手動で針回しを早くしたとき
に正時をす早く通過したときに上記接点信号が正時入力
と見做されず報時が行なわれないことがあった。
そこで本発明に外付けのチャタリング除去回路が不要で
、しかもす早く針回しを行なっても正常に報時が行なえ
る報時時計を提供するものである。
、しかもす早く針回しを行なっても正常に報時が行なえ
る報時時計を提供するものである。
以下本発明の一実施例を図面に基づいて説明する。第１
図において、円板ＤＫＨ同心円状に２列に複数の電極Ｆ
ｉＦＩ、〜ｇＳ４ 、 Ｆｉｇ、 −Ｆｔ、３ を形成
しである。Ａ［時針（図示せず。）に連動して回転する
接片で、移動装置である時計軸ＢＫ固庸しである。接片
Ａの接点ａ１は外側の電極上を摺動し、接点ａ２は内側
の電極上全摺動する。この摺動によって、外側の４種類
の電極用８１〜ｍｓ４と内側の３種類の電極Ｆｉｇ、〜
ＥＣ，との導通がとられ、その組合せに１〜１２時の位
置においてそれぞれ異なり、この組合せを識別すること
により時針の表示位置全検出することができるのである
。
図において、円板ＤＫＨ同心円状に２列に複数の電極Ｆ
ｉＦＩ、〜ｇＳ４ 、 Ｆｉｇ、 −Ｆｔ、３ を形成
しである。Ａ［時針（図示せず。）に連動して回転する
接片で、移動装置である時計軸ＢＫ固庸しである。接片
Ａの接点ａ１は外側の電極上を摺動し、接点ａ２は内側
の電極上全摺動する。この摺動によって、外側の４種類
の電極用８１〜ｍｓ４と内側の３種類の電極Ｆｉｇ、〜
ＥＣ，との導通がとられ、その組合せに１〜１２時の位
置においてそれぞれ異なり、この組合せを識別すること
により時針の表示位置全検出することができるのである
。
この検出が正時より充分前に行なわれるように、各電極
は正時の位置より延長して形成しである。
は正時の位置より延長して形成しである。
この検出を行なって報時を行なう回路構成を示したのが
第２図で、同図においてＱは発振および分周回路、ＰＧ
、ｉパルス発生回路で、その出力端子Ｐ１〜Ｐ３からは
順欠位相のずれた３系統のパルスが生じそれぞれバッフ
ァＦｌ−Ｆｓｋ介してリード端子０． ％ ｃ、に供給
されている。リード端子０１〜０３はそれぞれ第１図の
電極ＥＣ６〜ＥＣ３に接続したものである。
第２図で、同図においてＱは発振および分周回路、ＰＧ
、ｉパルス発生回路で、その出力端子Ｐ１〜Ｐ３からは
順欠位相のずれた３系統のパルスが生じそれぞれバッフ
ァＦｌ−Ｆｓｋ介してリード端子０． ％ ｃ、に供給
されている。リード端子０１〜０３はそれぞれ第１図の
電極ＥＣ６〜ＥＣ３に接続したものである。
またリード端子Ｓ、〜Ｓ４はそｎぞれ電極ＺＳ。
〜ｇｓ、から引き出したもので、これらからの出力にバ
ッファＦ４〜Ｆ７ ｋ介して出力回路ＥＮ。
ッファＦ４〜Ｆ７ ｋ介して出力回路ＥＮ。
に供給される。出力ＬＬ２１＊ＫＮｓＨエンコーダ等か
らなり、パルス発生回路ＰＧＸからのパルスおよヒハツ
ファＦ番〜Ｆ？からのパルスによって４ビツトの２進コ
ード出力を生じるものである。この具体的構成について
に後述する。Ｌ、 、 Ｌ、はラッチ回路、ＯＭｉ比較
回路で、ラッチ回路ＬＨ。
らなり、パルス発生回路ＰＧＸからのパルスおよヒハツ
ファＦ番〜Ｆ？からのパルスによって４ビツトの２進コ
ード出力を生じるものである。この具体的構成について
に後述する。Ｌ、 、 Ｌ、はラッチ回路、ＯＭｉ比較
回路で、ラッチ回路ＬＨ。
Ｌ２の内容が不一致のとき出力が１”になる。
ＭｆｄＯ検出回路で、ラッチ回路り、の出力がＯのとき
出力が°′０”になる。Ｎは報時回路で、ランチ回路Ｌ
２の内容に応じた回数だけ報時音全発生する。Ｋは制御
回路で、ゲート回路Ｇ２の出力全僅かに遅延するもので
ある。Ｆｌ’）準備回路を構成するフリップフロッグ回
路、ＧＩ Ｉ Ｇｌ ＊ゲート回路で、ゲート回路Ｇ２
の入力端子ｔＫｆｄ分針カムに連動して毎正時に閉成す
るスイッチＳからの接点信号が供給されている。
出力が°′０”になる。Ｎは報時回路で、ランチ回路Ｌ
２の内容に応じた回数だけ報時音全発生する。Ｋは制御
回路で、ゲート回路Ｇ２の出力全僅かに遅延するもので
ある。Ｆｌ’）準備回路を構成するフリップフロッグ回
路、ＧＩ Ｉ Ｇｌ ＊ゲート回路で、ゲート回路Ｇ２
の入力端子ｔＫｆｄ分針カムに連動して毎正時に閉成す
るスイッチＳからの接点信号が供給されている。
第５図は第２図の出力回路ＩＮ１の一例を示し庭もので
、Ｇ３〜ＧｘｓＵゲート回路で、ゲート回路Ｇ１う〜Ｇ
１１１の出力から４ビツトのコード出力が生じる。
、Ｇ３〜ＧｘｓＵゲート回路で、ゲート回路Ｇ１う〜Ｇ
１１１の出力から４ビツトのコード出力が生じる。
つぎに動作について説明する。第１図の接片Ａが図示の
状態から時針に連動して回転していき約２時１５分前に
なると接点ａｌ＋ ａ２がそれぞれ電極ＫＳ２．ＫＯ，
に弾接する。そのため第２図の端子８２：Ｃ１間が接片
Ａによって導通される。
状態から時針に連動して回転していき約２時１５分前に
なると接点ａｌ＋ ａ２がそれぞれ電極ＫＳ２．ＫＯ，
に弾接する。そのため第２図の端子８２：Ｃ１間が接片
Ａによって導通される。
そこでパルス発生回路ＰＧ１の端子Ｐ、からパルスが発
生すると、これがバッファＦ１ ＋ Ｆｓ ｅ介して出
力回路Ｎ、に供給され、このときのバッファＦ４〜Ｆフ
の出力ａそれぞれ（０１００）となる。また端子ｐ、
＊ Ｉ’ｓからパルスが発生してもこれら゛はバッファ
Ｆ４〜Ｆ７には伝達されず、各出力は１”に保持される
。上記各パルスが繰り返し発生し、接片Ａが電極Ｆｉｇ
、、ＥｊＯ，に接している間上記各出力が繰り返し発生
する。この出力によって出力回Ｗ＆ｌｌｉ Ｎ ｓから
は以下のような出力が生じる。端子Ｐ、からのパルスに
第３図のゲート回路（）ｔｔ −０１４に供給されると
ともにバラグアＦ１１を介してゲート回路０４ ＋ ０
８ ｒ ＧＩ！ に供給される。そのためゲート回路０
１１の出力が１”になり、他のゲート回路の出力は０”
に保持さｎる。したがってゲート回路ＧＩ５〜Ｇ１♂か
らは２時のコード出力（０１００）が生じる。また端子
Ｐ２＋ Ｐ３からのパルスの発生時にはバッファＦ４〜
Ｆヮ の出力が総て”１″に保持されているためゲート
回路０３〜Ｇ１４の出力が総て“０”。
生すると、これがバッファＦ１ ＋ Ｆｓ ｅ介して出
力回路Ｎ、に供給され、このときのバッファＦ４〜Ｆフ
の出力ａそれぞれ（０１００）となる。また端子ｐ、
＊ Ｉ’ｓからパルスが発生してもこれら゛はバッファ
Ｆ４〜Ｆ７には伝達されず、各出力は１”に保持される
。上記各パルスが繰り返し発生し、接片Ａが電極Ｆｉｇ
、、ＥｊＯ，に接している間上記各出力が繰り返し発生
する。この出力によって出力回Ｗ＆ｌｌｉ Ｎ ｓから
は以下のような出力が生じる。端子Ｐ、からのパルスに
第３図のゲート回路（）ｔｔ −０１４に供給されると
ともにバラグアＦ１１を介してゲート回路０４ ＋ ０
８ ｒ ＧＩ！ に供給される。そのためゲート回路０
１１の出力が１”になり、他のゲート回路の出力は０”
に保持さｎる。したがってゲート回路ＧＩ５〜Ｇ１♂か
らは２時のコード出力（０１００）が生じる。また端子
Ｐ２＋ Ｐ３からのパルスの発生時にはバッファＦ４〜
Ｆヮ の出力が総て”１″に保持されているためゲート
回路０３〜Ｇ１４の出力が総て“０”。
したがってゲート回路ＧＩ５〜ＧＩＩＩの出力も総て０
”に保持される。
”に保持される。
こうして端子ｐ、ｊ ｐ、ｔ ”Ｂからのパルスの発生
ごとに出力回路ＫＮ１からはそれぞれ（ｏｉｏｏ）、（
ｏｏｏ、、、ｏ）、（ｏｏ、ｏｏ）が発生しランチ回路
Ｌｌに供給される。このラッチ回路り、にばパルス発生
回路ＰＧ１の端子Ｐ４から、端子ｐ、ｌ ｐ、ｅ Ｐ＆
からのパルスの発生中において狭幅のパルスが供給され
ている。したがって端子Ｐｌ ＋ Ｐｌｌ ＊ ”８か
らのパルスの発生ごとに・おける出力回路ＥＮ、の出力
がランチ回路Ｌ１にラッチされる。ランチ回路Ｌ１ に
２時のコード出力（０１００）がラッチされると、比較
回路ＣＭによってラッチ回路り、の出力（今、前回の正
時である１時のコード出力が記憶されている。）（１０
００）と比較され、両者が不一致のため出力が１”にな
る。また０検出回路Ｍの出力も′１”になりゲート回路
Ｇ１が開く。ゲート回路（）ｌ ｖＣ，ｉｑパルス発生
回路ＰＧの端子Ｐ、から、端子Ｐ４からのパルスと位相
のずれたパルスを供給してあり、これがゲート回路０皿
を通過する。このパルスによってランチ回路り、の２時
のコード出力がラッチ回路Ｌ２にラッチされるとともに
フリップフロップ回路Ｆがセットされて報時準備状態に
なる。
ごとに出力回路ＫＮ１からはそれぞれ（ｏｉｏｏ）、（
ｏｏｏ、、、ｏ）、（ｏｏ、ｏｏ）が発生しランチ回路
Ｌｌに供給される。このラッチ回路り、にばパルス発生
回路ＰＧ１の端子Ｐ４から、端子ｐ、ｌ ｐ、ｅ Ｐ＆
からのパルスの発生中において狭幅のパルスが供給され
ている。したがって端子Ｐｌ ＋ Ｐｌｌ ＊ ”８か
らのパルスの発生ごとに・おける出力回路ＥＮ、の出力
がランチ回路Ｌ１にラッチされる。ランチ回路Ｌ１ に
２時のコード出力（０１００）がラッチされると、比較
回路ＣＭによってラッチ回路り、の出力（今、前回の正
時である１時のコード出力が記憶されている。）（１０
００）と比較され、両者が不一致のため出力が１”にな
る。また０検出回路Ｍの出力も′１”になりゲート回路
Ｇ１が開く。ゲート回路（）ｌ ｖＣ，ｉｑパルス発生
回路ＰＧの端子Ｐ、から、端子Ｐ４からのパルスと位相
のずれたパルスを供給してあり、これがゲート回路０皿
を通過する。このパルスによってランチ回路り、の２時
のコード出力がラッチ回路Ｌ２にラッチされるとともに
フリップフロップ回路Ｆがセットされて報時準備状態に
なる。
なお端子Ｐ！＋ＰＩＩからのパルスの発生時にラッチ回
路Ｌ１ に（ｏｏｏｏ）がラッチされた場合にｒｃｏ検
出検出回路用力が０”になりゲート回路ＧＩが閉じるた
めラッチ回路Ｌ！にはラッチされない。
路Ｌ１ に（ｏｏｏｏ）がラッチされた場合にｒｃｏ検
出検出回路用力が０”になりゲート回路ＧＩが閉じるた
めラッチ回路Ｌ！にはラッチされない。
また一旦、ラッチ回路Ｌ２に２時のコード出力がランチ
された後ハ、ラッチ回路り、に２時のコード出力がラッ
チされたとき両者が一致するため比較回路ＣＭの出力が
０”になりゲート回路Ｇ１からパルスは発生しない。す
なわちランチ回路り、に一旦、２時のコード出力がラン
チされた後につぎの３時のコード出力がランチ回路り、
にラッチさ扛るまで変化しない。
された後ハ、ラッチ回路り、に２時のコード出力がラッ
チされたとき両者が一致するため比較回路ＣＭの出力が
０”になりゲート回路Ｇ１からパルスは発生しない。す
なわちランチ回路り、に一旦、２時のコード出力がラン
チされた後につぎの３時のコード出力がランチ回路り、
にラッチさ扛るまで変化しない。
以上のように正時の１５分程度前にその正時のコード出
力がラッチ回路Ｌ２にラッチされるとともにゲート回路
Ｇ２が開いて報時の準備状態となる。
力がラッチ回路Ｌ２にラッチされるとともにゲート回路
Ｇ２が開いて報時の準備状態となる。
そこで正時になって分針カムによるスイッチＳからの接
点信号が第４図Ｂのように端子ｔに供給されると、これ
がゲート回路０２を介して報時回路Ｎに供給され正時の
報時が行なわれる。ゲート回路Ｇ２からのパルスによっ
て僅かに遅れて制御回路Ｋから第４図Ｃのパルス？生じ
フリップフロップ回路Ｐｉ第４図Ａのようにリセットす
る。したがって端子ｔからの接点信号にチャタリングが
生じてもゲート回路ａｘ ｋ通過しえず報時回路Ｎが誤
動作することはない。分針カムによって閉じられるスイ
ッチＢ’ｆｌ約１０分後から徐々に開かれていき、特に
このときに第４図Ｂのように激しいチャタリングが生じ
るものであるが、これによる誤動作を完全に排除できる
のである。
点信号が第４図Ｂのように端子ｔに供給されると、これ
がゲート回路０２を介して報時回路Ｎに供給され正時の
報時が行なわれる。ゲート回路Ｇ２からのパルスによっ
て僅かに遅れて制御回路Ｋから第４図Ｃのパルス？生じ
フリップフロップ回路Ｐｉ第４図Ａのようにリセットす
る。したがって端子ｔからの接点信号にチャタリングが
生じてもゲート回路ａｘ ｋ通過しえず報時回路Ｎが誤
動作することはない。分針カムによって閉じられるスイ
ッチＢ’ｆｌ約１０分後から徐々に開かれていき、特に
このときに第４図Ｂのように激しいチャタリングが生じ
るものであるが、これによる誤動作を完全に排除できる
のである。
なお第１図の接片Ａと電極間にもチャタリングが生じる
が、これによる悪影響も伺ら生じないのである。例えば
接点’１ ＋ ａｌｌが電極ＦｊＳ、。
が、これによる悪影響も伺ら生じないのである。例えば
接点’１ ＋ ａｌｌが電極ＦｊＳ、。
ＢＣｌに徐々に接していくときのチャタリングでは第２
図の端子Ｓ！＋ Ｃ１間が導通したり非導通になったり
する。導通状態においてパルス発生回路ＰＧ、の端子Ｐ
４からパルスが発生すれば、２時のコード出力がラッチ
回路Ｌｌにラッチされて問題は生じない６また非導通状
態では（ｏｏｏｏ）がラッチ回路り、にラッチされるた
め、この場合にも誤動作に生じない。
図の端子Ｓ！＋ Ｃ１間が導通したり非導通になったり
する。導通状態においてパルス発生回路ＰＧ、の端子Ｐ
４からパルスが発生すれば、２時のコード出力がラッチ
回路Ｌｌにラッチされて問題は生じない６また非導通状
態では（ｏｏｏｏ）がラッチ回路り、にラッチされるた
め、この場合にも誤動作に生じない。
以上のようにして、接片Ａの回転に従って外側の電極Ｆ
ｉｇ、、ＩＣ８，と内側の電極ＥＣ８〜ＥＣ３が順次閉
成していく。これによって出力回路ＥＮ。
ｉｇ、、ＩＣ８，と内側の電極ＥＣ８〜ＥＣ３が順次閉
成していく。これによって出力回路ＥＮ。
からは告時のコード出力が順次発生し、これに基づいて
報時回路Ｎによって表示時刻に対応した回数だけ報時が
行なわれる。
報時回路Ｎによって表示時刻に対応した回数だけ報時が
行なわれる。
第５図は外側に６種類のｔ極ＺＳ、〜’ｋｆｊ Ｓ Ｉ
ｏ全形成し、内側に２種類の電極ＫＣ４ｓ Ｅｃｓｋ形
成したもので、上記と同様に１〜１２時の位置において
それぞれ異なった組合せの電極間が導通され、告時が検
出されるものである。
ｏ全形成し、内側に２種類の電極ＫＣ４ｓ Ｅｃｓｋ形
成したもので、上記と同様に１〜１２時の位置において
それぞれ異なった組合せの電極間が導通され、告時が検
出されるものである。
この場合には第６図のようにパルス発生回路ＰＧ、から
２系統の位相のずれたパルスを発生し、バッファＦＦｌ
＋ ’Ｆ１１ を介してリード端子ｃ４ ｅ ”６に
供給する。リード端子Ｃ４＋ Ｃ１＋はそれぞれ電極Ｅ
Ｃ，］ｌＣＱ、に接続したものである。また電極Ｅ８６
〜Ｂ５ｌ０にはそれぞれリード端子Ｓ、〜Ｓ、。全接続
してあり、この各端子Ｓ、〜ＢＩＧはそれぞれバッファ
Ｆ１゜〜Ｆ１５の入力側に接続しである。バッファＦｔ
ｏ〜Ｆ’ｔｓの出力に出力回路ＫＮ。
２系統の位相のずれたパルスを発生し、バッファＦＦｌ
＋ ’Ｆ１１ を介してリード端子ｃ４ ｅ ”６に
供給する。リード端子Ｃ４＋ Ｃ１＋はそれぞれ電極Ｅ
Ｃ，］ｌＣＱ、に接続したものである。また電極Ｅ８６
〜Ｂ５ｌ０にはそれぞれリード端子Ｓ、〜Ｓ、。全接続
してあり、この各端子Ｓ、〜ＢＩＧはそれぞれバッファ
Ｆ１゜〜Ｆ１５の入力側に接続しである。バッファＦｔ
ｏ〜Ｆ’ｔｓの出力に出力回路ＫＮ。
に供給してあり、他の構成に上６作と同様である。
動作に上記の例と同様で、各電極からなるマトリクスの
交点が接片Ａによってｌ１ｌｉｌ閉成され、バグファＦ
ｉｎ””’Ｆ１５からのパルスおよびパルス発生回路Ｐ
Ｇ、からのパルスによって出力回路ＩＮ。
交点が接片Ａによってｌ１ｌｉｌ閉成され、バグファＦ
ｉｎ””’Ｆ１５からのパルスおよびパルス発生回路Ｐ
Ｇ、からのパルスによって出力回路ＩＮ。
からσ告時を表わすコード出力が発生し、これに基づい
て報時が行なわれる。
て報時が行なわれる。
なお上記の実施例でげ電極を固定しておき接片を回転さ
せたが、逆に接片全固定しておいて電極側を回転させる
ようにしてもよい。
せたが、逆に接片全固定しておいて電極側を回転させる
ようにしてもよい。
以上のように本発明によれば、正時のコード出力の変化
を検出して報時準備状態にし正時に動作するスイッチの
接点信号によって報時を行なうとともに報時準備出力を
停止するようにしたので、スイッチのチャタリングによ
る影響を受けず外付け＼のチャタリング除去回路が不費
となり、早く針回しを行なっても正常に報時が行なわれ
る。
を検出して報時準備状態にし正時に動作するスイッチの
接点信号によって報時を行なうとともに報時準備出力を
停止するようにしたので、スイッチのチャタリングによ
る影響を受けず外付け＼のチャタリング除去回路が不費
となり、早く針回しを行なっても正常に報時が行なわれ
る。
第１図に本発明の一天施例を示した正面図、第２図は回
路構成の一例を示した論理回路図、第３図は第２図の一
部を詳細に示した論理回路図、第４図に動作説明のため
のタイムチャート、第５図に他の実施例を示した正面図
、第６図ａ第５図の′例における回路構成の一例を示し
た論理回路図である。 ＦｉＳ、〜ＦｉＳ、、ｇｃ１〜ｇｃ３・・・電極Ａ・・
・接点 Ｂ・・・移動装置 ＰＧ、・・・パルス発生回路 ＫＮ、・・・出力回路り
、 、 ’Ｌ、・・・ラッチ回路 ＣＭ・・・比較回路
Ｇ、 、 Ｇ、・・・ゲート回路 Ｆ・・・準備回路Ｋ
・・・制御回路 Ｎ・・・報時回路 Ｅ ８１１”” Ｋ Ｆ３１６ ｇ Ｆｆ ０４ ＋
”１１・・・電極ＰＧ、・・・パルス発生回路 ＢＮ、
・・・出力回路以 上 特許出願人 株式会社 精工舎 代理人 弁理士 最 上 務
路構成の一例を示した論理回路図、第３図は第２図の一
部を詳細に示した論理回路図、第４図に動作説明のため
のタイムチャート、第５図に他の実施例を示した正面図
、第６図ａ第５図の′例における回路構成の一例を示し
た論理回路図である。 ＦｉＳ、〜ＦｉＳ、、ｇｃ１〜ｇｃ３・・・電極Ａ・・
・接点 Ｂ・・・移動装置 ＰＧ、・・・パルス発生回路 ＫＮ、・・・出力回路り
、 、 ’Ｌ、・・・ラッチ回路 ＣＭ・・・比較回路
Ｇ、 、 Ｇ、・・・ゲート回路 Ｆ・・・準備回路Ｋ
・・・制御回路 Ｎ・・・報時回路 Ｅ ８１１”” Ｋ Ｆ３１６ ｇ Ｆｆ ０４ ＋
”１１・・・電極ＰＧ、・・・パルス発生回路 ＢＮ、
・・・出力回路以 上 特許出願人 株式会社 精工舎 代理人 弁理士 最 上 務
Claims (1)
- 正時の所定時間前からその正時のコード出力音生じる出
力発生装置と、この出力発生装置からのコード出力の変
化を検出する検出回路と、この検出回路の出力によって
変化後のコード出力を記憶する記憶回路と、上記検出回
路の出力によって報時準備出力を発生する準備回路と、
分針軸に連動して毎正時に動作するスイッチと、このス
イッチの接点信号と上記報時準備出力との協働出力によ
って報時を行なう報時回路と、上記協働出力によって上
記報時準備出力を停止せしめる制御回路とからなる報時
時計。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17047183A JPS6061673A (ja) | 1983-09-14 | 1983-09-14 | 報時時計 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17047183A JPS6061673A (ja) | 1983-09-14 | 1983-09-14 | 報時時計 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6061673A true JPS6061673A (ja) | 1985-04-09 |
| JPS6253073B2 JPS6253073B2 (ja) | 1987-11-09 |
Family
ID=15905553
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17047183A Granted JPS6061673A (ja) | 1983-09-14 | 1983-09-14 | 報時時計 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6061673A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61173091U (ja) * | 1985-04-17 | 1986-10-28 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5243336U (ja) * | 1975-09-22 | 1977-03-28 | ||
| JPS5372663A (en) * | 1976-12-09 | 1978-06-28 | Seikosha Kk | Timepiece device |
| JPS54103636A (en) * | 1977-12-29 | 1979-08-15 | Centre Electron Horloger | Data input mutually operating device |
| JPS5542127U (ja) * | 1978-09-11 | 1980-03-18 | ||
| JPS5573898U (ja) * | 1978-11-16 | 1980-05-21 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE350416B (ja) * | 1971-08-24 | 1972-10-30 | Stora Kopparbergs Bergslags Ab |
-
1983
- 1983-09-14 JP JP17047183A patent/JPS6061673A/ja active Granted
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5243336U (ja) * | 1975-09-22 | 1977-03-28 | ||
| JPS5372663A (en) * | 1976-12-09 | 1978-06-28 | Seikosha Kk | Timepiece device |
| JPS54103636A (en) * | 1977-12-29 | 1979-08-15 | Centre Electron Horloger | Data input mutually operating device |
| JPS5542127U (ja) * | 1978-09-11 | 1980-03-18 | ||
| JPS5573898U (ja) * | 1978-11-16 | 1980-05-21 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61173091U (ja) * | 1985-04-17 | 1986-10-28 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6253073B2 (ja) | 1987-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100196091B1 (ko) | 주변장치 선택 시스템 | |
| EP2779548B1 (en) | Isolator-based transmission system with side isolator channel for refresh signals | |
| Kim et al. | A hierarchical self-repairing architecture for fast fault recovery of digital systems inspired from paralogous gene regulatory circuits | |
| JP2006197564A (ja) | 信号選択回路およびリアルタイムクロック装置 | |
| EP0358955B1 (en) | Microprocessor in a redundant configuration with a monitoring mode of operation | |
| JPH0122595B2 (ja) | ||
| JPS6061673A (ja) | 報時時計 | |
| JPS6211540B2 (ja) | ||
| US3708791A (en) | Sequential monitor | |
| US8335277B2 (en) | Method and apparatus for checking asynchronous transmission of control signals | |
| US20200348716A1 (en) | Method for configuring master/slave in double board, and board thereof | |
| JPS5919373B2 (ja) | クロツク切替方式 | |
| US11527271B2 (en) | Self-correcting modular-redundancy-memory device | |
| US6108301A (en) | Circuit, architecture and method for redundant data communications links | |
| JPS6040048B2 (ja) | キ−ボ−ド用入力回路 | |
| JPH05297976A (ja) | クロック切替回路 | |
| SU1282109A1 (ru) | Устройство дл ввода информации | |
| KR0157925B1 (ko) | 시스템의 리세트 시간 가변 장치 | |
| SU1133595A1 (ru) | Микропрограммное устройство управлени | |
| SU658760A1 (ru) | Устройство дл исключени ошибок типа "ложных повторений | |
| JP3218152B2 (ja) | パワーダウン制御方式 | |
| SU608277A1 (ru) | Резервированное устройство | |
| SU758582A1 (ru) | Резервированный генератор импульссов | |
| US20160098014A1 (en) | Motor driver device with a horological motor driver and an associated configuration circuit | |
| SU682893A1 (ru) | Устройство дл сравнени чисел |