JPS6058544B2 - 記録部材 - Google Patents

Description

【発明の詳細な説明】 本発明は、複数の記録トラックを有する磁気記録媒体
と、記録トラックに対して横方向に動くトランスジュー
サとを使用し、まず所要の記録トラックを識別する探索
モードで動作し、次いでトランスジューサの中心が選択
された記録トラックの中心に配置され続けるようにする
サーボ・モードで動作するような記録トラック識別追従
装置に関する。

より具体的に述べれば、本発明は、記録媒体が少くとも
一方の面に複数の同心データ・トラックを有する円形デ
ィスクの形をとるフレキシブルすなわちフロッピー・デ
ィスク・メモリに特に有効に適用し得るものである。上
述のようなディスク・メモリにおいては、トランスジュ
ーサはまずはじめに所要の記録トラックに配置され、そ
の後、選択された記録トラックに追従するために位置決
め装置によつて半径方向に移動される。 フレキシブル
・ディスクを所用する場合に生じる問問題の１つは、選
択された記録トラックにトランスジューサを保持するこ
とが困難なことである。これは、たとえ記録トラックが
円形ディスクの同心円上に形成されていても、ディスク
の可撓性ならびの温度、気圧および機械力等の変動のた
めに円形トラックが長円形となつて円形を保持し得ない
からである。したがつて、トランスジューサは簡単に所
要の記録トラックに配置され得ないだけでなく、剛性デ
ィスク・メモリのようにディスクが回転しているときに
所要トラックに容易に追従し続けることができない。し
たがつて、トランスジユーサの中心が記録トラックの中
心に位置し続けるように作用するサーボ装置を具備する
ことが必要となる。典型的な場合には、フレキシブル●
ディスクは記録トラックを複数のデータ・フィールドに
分割する複数のサーボ・セクタを有している。

サーボ・セクタは同期、トラック追従およびトラック識
別に関する情報を含む。トラック識別に関する情報はア
ドレスの形がとられる。一般に、サーボ・セクタ領域に
必要な情報が多くなればなるほど、データ・フィールド
のために残される領域が小さくなる。さらに、サーボ・
セクタ中のトラック追従情報は該当するトラックからず
れた別のトラックに記録されることがしばしばあり、こ
の場合データ・トラックの分離領域をディスクの半径方
向に沿つて増大させることが必要となる。したがつて、
本発明の目的は、記録トラックのアドレスがサーボ●ブ
ロック中に記録されるフレキシブル●ディスク●メモリ
のサーボ●セクタ●パターンの改良にある。この目的は
、すべてのアドレスを一定エネルギ値としてコード化し
、記録トラック識別と零点トラック追従の双方にサーボ
・ブロックを使用し得るようにすることによつて達成さ
れる。本発明の別の目的は、トランスジューサの繰返し
サーボ動作を改良するような態様でトラック追従モード
において位置エラー信号を発生することにある。

この目的は、フレキシブル・ディスクが回転してトラン
スジューサがあるサーボ・セクタから次のサーボ・セク
タへ移動するときに奇数記．録トラックと偶数記録トラ
ックとの不明瞭性を実質的に除去する独立の位置エラー
信号アルゴリズムを実行することによつて達成される。
本発明によるフレキシブル・ディスク記録部材はサーボ
●セクタ領域内にサーボ・トラック追従．積分領域を有
する。

サーボ・トラック追従積分領域は２進数の゜゜１゛を示
す信号パーストと２進数の゜゜０゛を示す信号パースト
を同数個ずつ含む。これらの信号パーストは滑動モジユ
ロ●コードに従つて所定のパターンに配列される。より
詳細に・述べれば、滑動モジユロ・コードは、特定のト
ラック位置線を示すアドレスの１つの数字に等しい数の
連続した信号パーストに対応した積分領域内のある位置
に高い自己相関特性を示す２っの２進コードのうちの１
つを挿入するという特徴を有する。この２つの２進コー
ドは互いに補数関係にあり、奇数個の信号パーストから
組成され、且つサーボ・トラック追従積分領域中に存在
する“１゛および“０゛を示す信号パーストの数が互い
に等しくなるように選択される。上記フレキシブル・デ
ィスクと協働して使用されるトランスジューサ位置決め
装置は、記録トラック位置線のアドレスを検出する探索
モードと、選択された記録トラツ”ク位置線にトランス
ジューサの中心を配置するサーボ・モードとを有する回
路を具備する。本発明の主な利点はフレキシブル・ディ
スクの製造における良品率および生産効率を高めること
である。

後に詳細に説明するところからより明確となるように、
零点サーボ・トラック追従のための積分窓の長さはディ
ジタル的に制御され、これにより、サーボ脱落を生じさ
せるディスクの悪いスポットをバイパスできる。サーボ
脱落を回避し得ることによつてディスクの不完全さに対
する公差がより大きくなるため歩留りを低下させること
なく位置サーボ記録が可能となる。以下添付図面を参照
して本発明の実施例について説明する。

第１図には本発明によるフレキシブル●ディスク記録媒
体における複数のサーボ・セクタのうちの１つの一部が
概略的に示されている。

説明の便宜上、第１図の水平線はディスクの記録トラッ
クの中心と同心をなす弓状線を示し、垂直線はディスク
の中心からはじまる半径線を示すものとする。また、以
下の説明においてはディスクは反時計方向に回転し、サ
ーボ・セクタおよびデータ・フィールドがトランスジュ
ーサを通過するときにはサーボ●セクタは対応するデー
タ●フィールドより先に通過するものとする。参照番号
１０，１１および１２によつて示される中心線はデータ
●フィールド内の記録トラックの中心を示す。

これらの中心線は、以下、記録トラック位置線と指称す
る。サーボ・セクタは記録トラック位置線を横切るよう
に分割され、半径方向に一定間隔をおいて形成されるサ
ーボ・トラック追従積分領域の各ブ七ツクはサーボ・セ
クタ領域の分割部内に配置される。トラック方向に隣接
して形成される２つのサーボ●トラック追従ブロック群
は互いに半径方向にずれをもつて配置されるが記録トラ
ック位置線に関して対称に配置される。例えば、サーボ
●セクタ中においてブロック１３はブロック１４の前に
配置されている。ブロック１４はブロック１３に対して
半径方向内側に配置されるが、記録トラック位置線１０
に相当する共通境界線をブロック１３と共用している。
同様に、ブロック１５はブロック１４に対して半径方向
内側に配置されるが記録トラック位置線１１に相当する
共通境界線をブロック１４と共用している。同様の関係
が、ブロック１５，１６と記録トラック位置線１２との
間に存在する。ブロック１３と１５はサーボ・セクタの
１つの分割部内に配置される。サーボ・セクタのこの分
割部にあるすべてのブロックをブロック゜゜Ａ゛と指称
し、必要に応じて適当な添字を付すものとする。ブロッ
ク１４と１６はサーボ・セクタの他の分割部に配置され
、サーボ・セクタのこの分割部にあるすべてのブロック
をブロック“Ｂ゛と指称し必要に応じて添字を付すもの
とする。例えば、ブロック［３はブロック１４の前に位
置するものであつてブロックＡｎと指称され、ブロック
１４はブロックＢｎ＋１と指称される。同様にブロック
１５はブロック１６の前に位置するものであつてブロッ
クＡｎ＋２と指称され、ブロック１６はブロックＢｎ＋
３と指称される。ここで、すべてのサーボ●トラック追
従積分ブロックＡは奇数番目の記録トラックを示すアド
レスを含み、すべてのブロックＢは偶数番目の記録トラ
ックを示すアドレスを含むものとする。第２図は積分サ
ーボ・データのうちブロックＡに含まれる奇数番目のト
ラック◆アドレスコードのフォーマットを示す。

ここで使用される滑動モジユロ・コードの理解のために
、１４５（１０進法）というアドレスを有する記録トラ
ックの特定の例について説明する。第２図のタイミング
図の第２および第３ラインを特に参照されたい。これら
はそれぞれデータ●クロックとこのデータ●クロックと
同期して発生される復号ビットである。２進数゜“１゛
と２進数゜“０゛によつて示される復号ビットはサーボ
・トラック追従積分領域内に記録された信号を示す。

まず、サーボ・トラック追従積分領域は二者択一的に発
生する“゜１゛と“０゛によつてのみ記録されるものと
する。

後述すると；ろからよりあきらかになるように、この種
のサーボ・データは零点サーボ・トラック追従に有用で
ある。本発明によれば、上述の二者択一的に発生する゜
゛ｌ゛と゜゜０゛の列が記録トラック・アドレスに従つ
て所定のパターンに再構成される。図示の例において、
上記再構成は高い自己相関特性を示す２進コードである
５ビット“゜フラグ゛によつて行なわれる。ここでは、
２対のフラグが使用され、第１の対は開始および終了フ
ラグであり、第２の対はカウント・フラグである。各対
の一方のフラグは他方のフラグの補数である。たとえば
開始フラグが２進コードの１１０００のとき、終了フラ
グは２進コードの００１１１であり、２つのカウント●
フラグは２進コードの０１１００と１００１１である。
記録トラック・アドレス・コードの前に開始フラグが配
置され、これに続いてアドレス１４５のの第１のｗ進数
字に相当するデータ・クロックの１カウント分に等しい
コードが配置される。そしてカウント・フラグ０１１０
０は第１のｗ進数字を第２のｗ進数字から分離するよう
に挿入される。ｗ進数字の１に相当するデータ・クロッ
ク１カウント分を示すコードは偶然サーボ●データの復
号ビットの２進数“゜１゛に一致していることに留意さ
れたい。カウント・フラグ０１１００は、復号された“
゜１゛と゛゜０゛の総数が常に等しくなるように選択さ
れる。このように常に等しく保たれるのは、復号された
２進数“゜１゛のビットが奇数個存在した後には必ずカ
ウント・フラグ０１１００が挿入されるようになつてい
るためである。次に、アドレスの第２”番目の１攻数に
相当するデータ●クロック●パルスの４カウント分に等
しいコードが配置される。このパターンにおいては、復
号された２進数゜゜１゛のビットが偶数個生じるので、
アドレスの第２番目の数字と第３番目の数字を分離する
ため，にカウント●フラグ１００１１が挿入される。第
３番目のｗ進数字は５であり、これはカウント・フラグ
１００１１に続く５個のデータ・クロック・パルスとし
てコード化される。その理由は、データ・クロック・パ
ルスの計数の間に偶数個の復号されたＪ２進数“１゛の
ビットが存在するからである。２つのカウント・フラグ
の一方または他方を選択することによつてサーボ・トラ
ック追従積分領域中に偶数個の２進数“゜１゛と２進数
“゜０゛を保持し得る。

したがつて、各アドレスは一定のエネルギ値としてコー
ド化される。開始フラグと終了フラグによつて決定され
る積分時間のバランスは、コード化された特定のアドレ
スに応じて長さが変化するエネルギ・バランス部によつ
てとられる。開始フラグに先行するサーボ●データはク
ロック同期のために使用され得る。再び第１図を参照す
るに、アドレス１４５がブロックＡｎ中でコード化され
ていれば、アドレス１４６はブロックＢｎ＋１において
コード化され、アドレス１４７はブロックＡｎ＋２にお
いてコード化され、アドレス１４８はブロックＢｎ＋３
においてコード化される。

平行斜線が引かれたトラック１７は探索モードにあるト
ランスジューサが半径方向に最大速度で動いたときのフ
レキシブル●ディスクに対するトランスジューサの移動
経路を示す。第１図において、ディスクが半時計方向に
回転しているものとすると、トラック１７はトランスジ
ューサの半径方向内側へ向けての移動を示す。このよう
に極端な場合、トランスジューサはブ七ツクＢに先行す
るブロックＡ（この例では、ブロック１４に先行するブ
ロック１５）を完全に横断し、この結果アドレス１４７
の検出に続いてアドレス１４６の検出が行なわれる。こ
れらのアドレスのうちの１つが所要のアドレスである場
合、トランスジューサ位置決め装置はサーボ●モードに
切換られるこのモードにおいて、開始フラグと終了フラ
グによつて決定される積分時間の間に復号された゜“１
゛は、ブロックＡに対してはある方向に積分され、ブロ
ックＢに対しては他の方向に積分される。次に第３図お
よび積分タイミング図を参照してサーボ動作について説
明する。

まず、積分ゲートは、ブロックＢの開始および終了フラ
グ検出に先行してブ罎ンクＡの開始および終了フラグ検
出が行なわれることによつて発生される。奇数番目の記
録トラック位置線と偶数番目の記録トラック位置線との
位置の不明瞭さを除去するために位置エラー信号アルゴ
リズムが採用される。詳言すれば、所要の記録トラック
が奇数番目のアドレスである場合、ブロックＡのための
積分時間の間、復号された゜゜１゛は正方向に積分され
、ブロックＢのための積分時間の間、復号された“１゛
は負方向に積分される。これとは逆に、所要の記録トラ
ック●アドレスが偶数である場合、ブロックＡのための
積分ゲートの間、復号された“゜１゛は負方向に積分さ
れ、ブロックＡのための積分時間の間、復号された゜゜
１゛は正方向に積分される。どちらの場合にも、トラン
スジューサの中心が所要の記録トラック位置線に一致し
ている場合には、積分の正味値は零となる。トランスジ
ューサが記録トラック位置線の一方の側または他方の側
に偏位しているときには、積分の正味値は零とならず正
または負のある値をとる。第１図を参照するに、選択さ
れた記録トラック・アドレスが記録トラック位置線１１
に対応する１４６である場合、トランスジューサは図面
に示されているように主として記録トラック位置線１１
上に位置することとなる。

このことは、ブロックＡの積分ゲートの間検出され復号
される６６ｒ１のアナログ値が、ブロックＢの積分ゲー
トの間に検出され復号される“゜１゛アナログ値より小
さいことを意味する。したがつて、負の積分の絶対値は
正の積分の絶対値より小さく、この結果、上記アルゴリ
ズムに基いて正のエラー電圧が発生する。積分がはじめ
に正方向に行なわれて次に負方向に行なわる奇数番目の
記録トラックの選択についても同様な解析がなされる。

ここで、上記アルゴリズムが奇数番目の記録トラック位
置線と偶数番目の記録トラック位置線との不明瞭性をい
かに解決するのかについて説明する。再び第１図を参照
するに、今、トランスジューサのトラック１７が、トラ
ンスジューサがまずブロック１３を横切り次いてブロッ
ク１４を横切るように図の上方に移動し、該トラック１
７の中心が記録トラック位置線１１よりも記録トラック
位置線１０により近接した位置にあるものとする。選択
されたアドレスが偶数番目のアドレスなので、ブロック
Ａのための積分ゲートの間に行なわれる復号された゜゜
１゛の積分は負方向に進行し、次いで、ブロックＢのた
めの積分ゲートの間に行なわれる復号された“１゛の積
分は正方向に進行する。トランスジューサはブロックＡ
よりもブロックＢを大きな占有度をもつて横切るので、
二重積分の結果得られる正味値は正のエラー電圧であり
、これによりトランスジューサは図面の下方に移動し、
トラック１７の中心は記録トラック位置線１１と一致す
る。第４図はここで示された例に対する正および負のト
ラッキング限界を示す。

この図に示されているように、偶数番目のトラックのた
めの正のトラッキング限界は上方の奇数番目のトラック
と一致するわけではないが該トラックに多くの部分が含
まれ、負のトラッキング限界は下方の奇数番目のトラッ
クと一致するわけではないが該トラックに多くの部分が
含まれている。トランスジューサが上方の奇数番目のト
ラックに完全に位置している場合には、トランスジュー
サのトラッキングに不明瞭さが生じる。都合の良いこと
に、トランスジューサの位置決めのためにサーボ装置の
使用を必要とするフレキシブル・ディスク・メモリを使
用する場合、あるトラックに完全に配置されたままの状
態を保持することはないので、上記不明瞭さは迅速に解
決される。トランスジューサが負のトラッキング限界に
ある場合、該トランスジューサの移動経路の多くの部分
は下方の奇数番目のトラックに含まれることとなるが、
かかる移動の間、所要の記録トラック線のアドレス、こ
の場合ではブロックＢｎ＋１内においてコード化され記
録されているアドレスは検出されることはなく、トラン
スジューサ位置決め位置は再び探索モードで動作する。
第３図を参照するに、奇数番目または偶数番目のトラッ
クの二重積分の結果得られる正味値はトランスジューサ
の移動エラーに直接比例するエラー信号となる。

サーボ●トラック追従モードにおいてトランスジューサ
の位置決めに直接このエラー信号を使用すると、サーボ
装置は不足制動状態となり、トランスジューサは所要の
記録トラック付近で振動してしまう。この状態を回避す
るために、二重積分の結果得られる位置エラー信号は２
つの積分の和の絶対値て除算されて正規化される。この
結果、トランスジューサを所要の記録トランク線の付近
において振動させることなく該線に接近させるのに適当
な制動をトランスジューサ位置サーボ装置に与えること
ができる。要約すると、位置エラー信号（ＰＥＳ）アル
ゴリズムは数学的に次のように表現される。
Ｎ』＝ＰＥＳ 奇数トラツクニＡ＋８ 偶数トラツクニ旦：Δ＝ＰＥＳ Ａ＋Ｂ 以上、本発明によるフレキシブル・ディスク記録部材お
よび該記録部材を使用する装置の動作理論について述べ
た。

次に、探索モードにおいて所要のアドレスを検出してサ
ーボ●モードにおいてトランスジューサをトラックの中
心に配置させる位置エラー信号を発生する回路を示す第
５図を参照する。記録部材に記録されている信号パース
トはトランスジューサによつて検出され、前置増幅器２
０によつて増幅される。前置増幅器２０の出力は低域通
過フィルタおよびパルス整形器２１に供給される。低域
通過フィルタを設ける理由は、サーボ・セクタに記録さ
れたコード化サーボ・データはデータ・フィールド内に
記録されたデータより非常に低い周波数を有するからで
ある。低域通過フィルタは、データ●フィールド中にお
いてトランスジューサによつて検出されたあらゆる信号
を除去してサーボ・セクタ中に記録された信号のみを通
過させる。パルス整形動作は全く一般的なものであり、
この整形動作の結果、第２図の頂部に示された形の実質
的に復号された信号が得られる。この信は、クロック●
パルス発生器２２とシフトレジスタ２３の双方に供給さ
れるクロック・パルス発生器２２は、低域通過フィルタ
およびパルス整形器２１の出力が同期信号として使用さ
れ且つ第２図に示されるデータ・クロックに相当する周
波数を有するフェーズ・ロック発振器とすることができ
る。また、このように構成するかわりに、クロック・パ
ルス発生器用の同期信号がフレキシブル●ディスク駆動
装置のスピンドルにノよつて駆動されるタコメータから
導出されるようにしてもよい。シフトレジスタ２３は、
例えば各フラグが５ビットの２進コードである本設例の
ような場合、５ビットのシフトレジスタである。

もちろん、フラ門グのために７ビットまたは９ビットの
２進コードが使用される場合には、シフトレジスタは必
要に応じて７ビットまたは９ビットのシフトレジスタと
することができる。シフトレジスタ２３の５つの並列出
力は４つのデコーダ２４，２５，２６おノよび２７のそ
れぞれに供給される。これらのデコーダは、それぞれ、
例えば５つの入力を有しこれらの入力のうちのいくつか
が検出されるべきコードに応じて反転されるようにＡＮ
Ｄゲートを具備する一般的構成がとられる。デコーダ２
４は開始フラグ１１０００に相当する５ビット列を検出
する。開始フラグ・デコーダ２４の出力はフリップフロ
ップ２８をセットし、これによりフリップフロップ２８
はＡＮＤゲート２９，３０および３１をそれぞれ付勢す
る。クロックパルスはクロック・パルス発生器２２から
上記アンドゲートのそれぞれに供給され、選択されてい
るＡＮＤゲートはクロック・パルスを対応するカウント
３２，３３および３４に与える。ＡＮＤゲート２９，３
０および３１の選択は、はじめに３段シフトレジスタ３
５に２進数゜゜１゛をロードすることによつて行なわれ
る。これは、開始フラグ・デコーダ２４の出力によつて
トリガされるワンショット回路３６からのパルス出力に
よつて行なわれる。したがつて、開始フラグ・デコーダ
２４が出力を発生するとき、ＡＮＤゲート２９はカウン
タ３２にクロック●パルスを供給し、これによりカウン
タ３２はｗ進アドレスの最上位ディジットに相当するカ
ウントを累算する。デコーダ２５と２６はそれぞれ“゜
１゛を奇数個および偶数個含むカウント・フラグ０１１
００および１００１１を検出する。

これらデコーダの一方からの出力は０Ｒゲート３７を介
してシフトレジスタ３５のシフト入力端に供給される。
これにより、前にシフトレジスタ３５の第１段にロード
されていた２進数゜“１゛はシフトレジスタの第２段に
シフトされ、ＡＮＤゲート２９は禁止され、ＡＮＤゲー
ト３０は付勢される。この結果、カウンタ３２は最上位
の数字に対応するクロック・パルス数を累算し、カウン
タ３３は次の最上位の数字に対応す．るクロック・パル
ス数を累算し、カウンタ３４は３ディジットｗ進アドレ
スの最下位の数字に対応するクロック・パルス数を累算
する。もちろん、各カウント・フラグは５ビット・コー
ドなので、各カウンタ３２，３３および３４はｗ進アド
レス．の対応数字より大きい５つのカウントを累算する
。ただし、例えばカウンタのはじめの５つのカウントを
無視するとかあるいは単純に累算された総カウントから
５を減算するようにカウンタのカウントを復号するとい
つた当業者に周知の方法に−よつて上記カウントより大
きな値を計数し得る。終了フラグが終了フラグ・デコー
ダ２７によつて検出されると、フリップフロップ２８が
リセットされ、ワンシヨト回路３８がＡＮＤゲート３９
，４０および４１のそれぞれをゲニトするのに使用され
る出力パルスを発生する。このゲート・パルスが発生さ
れると、カウンタ３２，３３および３４の累算カウント
は対応するＡＮＤゲート３９，４０および４１を介して
各比較回路４２，４３および４４に供給される。これら
の比較回路には所要の記録トラック・アドレスの３つの
ｗ進数字に相当するアドレス・レジスタ４５からの出力
が供給される。アドレス・レジスタ４５は例えば”ディ
スク・メモリをアクセスする計算機のような適当な手段
によつてロードされる。これが行なわれる態様は当業者
には周知なので、アドレス・レジスタ４５のロードに関
してはこれ以上説明しない。各比較回路４２，４３およ
び４４への各入力はｗ進法の１つの数字を示すので、ア
ドレス●レジスタ４５に格納されるアドレスは２進化１
罐法（ＢＣＤ）の形をとる。

各比較回路４２，４３および４４からの出力はＡＮＤゲ
ート４６の各入力端に供給される。したがつて、カウン
タ３２，３３および３４において計数されるカウントは
所要のｍ進アドレスの数字に相当する場合、ＡＮＤゲー
ト４６はフリップフロップ４７をセットする出力を発生
する。後述するところからさらに明確になるように、フ
リップフロップ４７の出力はＡＮＤゲート４８によづζ
標本化されてフリップフロップ４９をセットする。フリ
ップフロップ４９がセットされることによつて所要の記
録トラック●アドレスが検出されたことが示され、トラ
ンスジューサ・サーボ装置が探索モードからサーボモー
ドに切換わる。探索モードにおいて、フリップフロップ
５０は終了フラグの検出を示すワンショット回路３８か
らのクロック入力によつて対称的にトリガされ、この明
細書のはじめにおいて説明した位置エラー信号アルゴリ
ズムに従つて二重積分の方向を制御する。

二重積分が、はじめに正方向の積分が行なわれて次に負
方向の積分が行なわれるものてあるのか、あるいははじ
めに負方向の積分が行なわれて次に生方向の積分が行な
われるものであるのかは、フリップフロップ５０のプリ
セット状態によつて決定される。詳言するに、位置エラ
ー信号アルゴリズムによれば、所要記録トラックのアド
レスが偶数の場合、二重積分ははじめに正方向の積分が
行なわれて次に負方向の積分が行なわれるものとなる。
この順序はフリップフロップ５８を，ＡＮＤゲート５１
の出力によつてプリセットすることによつて設定される
。ＡＮＤゲート５１は、所要のアドレスが奇数番目のア
ドレスであることを示すアドレス・レジスタ４５からの
出力によつて付勢される。同様に、Ｎ■ゲート５２は所
要アドレスがフリップフロップ５０をプリセットする偶
数であることを示すアドレス・レジスタ４５からの出力
によつて付勢される。所要のアドレスが奇数番目のアド
レスであつてフリップフロップ５０がはじめにＮ１ゲー
ト５３を付勢するようにプリセットされているものとす
る。

ブロックＡに対する積分ゲートの終点において、ワンシ
ョット回路３８はフリップフロップ５０にクロックパル
スを与え、これによりフリップフロップ５０はブロック
Ｂの積分ゲートの間Ｎ１ゲート５４を付勢する。Ｎのゲ
ート５３はアナログ●スイッチ５５を制御し、ＡＮＤゲ
ート５４はアナログ・スイッチ５６を制御する。アナロ
グ・スイッチ５５と５６の入力端は全波整流器６７の出
力端に共通に接続されている。全波整流器６７は前置増
幅器２０の出力を入力として受けるものである。換言す
れば、アナログ・スイッチ５５と５６に供給される信号
は復号された“１゛であり、これら復号された゜“１゛
はサーボ・セクタ中のブロックＡとＢに対するトランス
ジューサの占有度に従つて大きさが変化するアナログ値
である。第３図の頂部に示された積分ゲートはワンショ
ット回路３６からの出力パルスによつてセットされ且つ
ワンショット回路３８からの出力パルスによつてリセッ
トされるフリップフロップ５７によつて設定される。

したがつて、フリップフロップ５７は各開始フラグの検
出によつてセットされ、各終了フラグの検出によつてリ
セットされる。フリップフロップ５７はＡＮＤゲート５
３と５４を付勢し、ここで考案中の例においては、アナ
ログ・スイッチ５５がブロックＡに対する積分ゲートの
間閉成され、アナログ・スイッチ５６がブロックＢの積
分ゲートの間閉成される。アナログ●スイッチ５５と５
６の出力端はそれぞれアナログ積分器５８の正および負
の入力端に接続されている。アナログ積分器５８はその
出力端に二重積分の結果から得られる出力（Ａ−Ｂ）を
発生する。逆に、所要の記録トラック●アドレスが偶数
番目のアドレスである場合、フリップフロップ５０はは
じめＡＮＤゲート５２によつてプリセットされ、アナロ
グ・スイッチ５６はブロックＡの積分ゲートの間閉成さ
れ、アナログ・スイッチ５５はブロックＢの積分ゲート
の間閉成される。この結果、積分器５８は（−Ａ＋Ｂ）
すなわち簡単に示せば（Ｂ−Ａ）なる出力を発生する。
どちらの場合でも、積分器５８の出力はＣとして示され
るある値である。積分器５８の正および負の入力端に整
流データを供給するとともに、アナログ・スイッチ５５
と５６の出力は加算されて積分器５９の正の入力端に供
給される。

したがつて、積分器５９もまた二重積分を実行するが、
この積分によつて（Ａ＋Ｂ）に相当する出力が発生され
る。位置エラー・サーボ・アルゴリズムによれば、積分
器５８の出力Ｃは積分器５９の出力（Ａ＋Ｂ）によつて
除算される。これはアナログ除算器６０によつて行なわ
れる。この演算の結果はサンプル・ホールド回路６１に
よつて標本化され且つ保持され、回路６１はトランスジ
ューサ●サーボ装置に位置エラー信号（ＰＥＳ）を供給
する。サンプル・ホールド回路６１の標本化動作はＡＮ
Ｄゲート４８の出力に基いて行なわれる。したがつて、
サンプル●ホールド回路６１に印加される標本化パルス
は所要のアドレスが確認されたときのみ発生される。フ
リップフロップ５０に再び注目するに、このフリップフ
ロップはブロックＡ中の開始フラグ検出によつてのみプ
リセットされる。この動作は、ワンショット回路３６か
らのクロックパルスによつてトリガされてワンショット
回路６３から，ＡＮＤゲート５１と５２にそれぞれプリ
セット・パルスを供給するように作用するフリップフロ
ップ６２によつて行なわれる。サンプル・ホールド回路
６１による除算器６０の出力の標本化はブロックＢの積
分ゲートの終点においてのみ行なわれる。これは、ワン
ショット回路３８からのクロックパルスによつてトリガ
されるフリップフロップ６４によつて行なわれる。フリ
ップフロップ６４の動作を理解するために、該フリップ
フロップがまずリセット状態にあるものとする。そして
、ブロックＡに対する積分ゲートの終点において第１の
終了フラグが検出されると、フリップフロップ６４はト
リガされて反対の状態になる。続いて、ブロックＢに対
する積分ゲートにおいて終了フラグが検出されると、フ
リップフロップ６４は再びトリガされて第１の状態すな
わちリセット状態になる。この状態変化によつてワンシ
ョット回路６５はＡＮＤゲート４８を付勢するのに使用
される出力パルスを発生し、これによりＡＮＤゲート４
８はサンプル・ホールド回路６１に標本化パルスを供給
する。ワンショット回路６５の出力はまた各フリップフ
ロップ６２と６４および各積分器５８と５９をリセット
するのに使用され、この結果これらの回路は次のサーボ
●セクタのための準備がなされる。第５図について最後
の説明を行なうに、所要の記録トラック・アドレスを検
出した結果、ＡＮＤゲート４６の出力に応動してセット
されたフリップフロップ４７はＡＮＤゲート４８の出力
によつてリセットされる。

リセット状態となつたフリップフロップ４７はＡＮＤゲ
ート６６を付勢し、付勢されたＡＮＤゲート６６はワン
ショット回路６５からの出力パルスを通過させてフリッ
プフロップ４９をリセットする。回路に含まれる遅延時
間のために、フリップフロップ４９は所要のアドレスが
検出されないときのみリセットされる。一般的設計のト
ランスジューサ●サーボ装置は、この時点において動作
するのに必要なすべての情報を有することとなる。具体
的に述べると、トランスジューサ・サーボ装置はフリッ
プフロップ４９から探索モードにあるかあるいはサーボ
●モードに．あるかを示す信号を受けるとともに、サー
ボ・モードにある場合、位置エラーに関するサンプル・
ホールド回路６１から情報を得る。本発明の特別の利点
は、別個に記録面を使用することなく絶対トラック・ア
ドレス指定を可能に．するのみならず、サーボ・セクタ
・フィールドおよびデータ・フィールド双方のデータの
読出しとサーボ●セクタ・データの書込みに同一のトラ
ンスジューサを使用し得る点にもある。

かかる利点は、サーボ・セクタ中のブロックＡとＢの幅
がデーータ●フィールド中の記録データ●トラックの幅
と同一であることにより得られるものである。換言すれ
ば、これらの幅はトランスジューサそれ自身の記録ギャ
ップの幅に一致しているのである。このため、記録ディ
スクの製造が簡単になるとともに、本発明によれば半径
方向における記録データの密度がより大きなものとなる
。第６図は本発明による記録ディスクの製造に使用され
得る回路例を示す。

タイミング・パルスは記録ディスクを駆動するスピンド
ルに連結されるタコメータ７０によつて発生される。タ
コメータ７０は一般的設計のもので２つの出力を与える
。第１の出力は記録ディスクが回転するごとに１つＬず
つ生じるスピンドル指標パルスであり、第２の出力はサ
ーボ・セクタ用のデータ・クロックに等しい周波数を有
するクロックパルス出力である。記録ディスクにおける
サーボ●セクタの数はセクタ・カウンタ７１および７２
によつて決定される。セクタ・カウンタ７１はＡブロッ
クのそれぞれの開始点において出力を発生し、セクタ・
カウンタ７２はＢブロックのそれぞれの開始点において
出力を発生する。セクタ・カウンタ７１および７２はと
もにタコメータ７０からのクロックパルスをカウント入
力として受け、タコメータ７０からのスピンドル指標パ
ルスによつてリセットされる。セクタ・カウンタ７１の
出力はＡＮＤゲート７３を付勢することによつて選択さ
れ、セクタ・カウンタ７２の出力はＡＮＤゲート７４を
付勢することによつて選択される。これらのＡＮＤゲー
トはコード化されるべき所要のアドレスを記憶するアド
レス・レジスタ７５からの奇数または偶数出力によつて
それぞれ付勢される。したがつて、コード化されるべき
所要アドレスが奇数番目のアドレスである場合、ＡＮＤ
ゲート７３が付勢され該アドレスがブロックＡ中でコー
ド化される。逆に、コード化されるべき所要アドレスが
偶数番目のアドレスである場合、ＡＮＤゲート７４が付
勢され該アドレスがブロックＢ中においてコード化され
る。ＡＮＤゲート７３および７４の出力は０Ｒゲート７
６によつてフリップフロップ７７に供給され、フリップ
フロップ７７がセットされる。これによりＡＮＤゲート
７８が付勢されてクロツプパルスが該ＡＮＤゲートを通
つてカウンタ７９に与えられる。カウンタ７９はブロッ
クＡおよびＢの持続時間を決定し、これらブロックのそ
れぞれの開始点において０Ｒゲート７６からの出力に応
動して発生させるワンショット回路８０からの出力パル
スによつてリセットされる。０Ｒゲート７６の出力はま
たフリップフロップ８１をセットする。

フリップフロップ８１はブロックＡおよびＢの期間を設
定するのに使用される。カウンタ７９がブロックＡおよ
びＢの所要期間に相当するカウントを累算するとき、カ
ウンタ７９の出力はフリップフロップ７７をリセットす
るのに使用され、これによりカウンタ７９にさらにクロ
ックパルスが供給されるのが禁止される。カウンタ７９
の出力はまた５カウント遅延回路８２に供給される。遅
延回路８２はタコメータ７０からのクロックパルスによ
つて刻時される５ビット・シフトレジスタにより簡単に
構成することができる。５カウント遅延回路８２はフリ
ップフロップ８１をリセットするのに使用される。

，ＡＮＤゲート８３と８４はフリップフロップ８１がセ
ットされることにより付勢されてそれぞれアナログ・ス
イッチ８５と８６を制御する。アナログ・スイッチ８５
の入力端は信号発生器８７に接続されている。信号発生
器８７は２進数“゜１゛に相当する信号パーストを供給
するものである。アナログ・スイッチ８６の入力端は信
号発生器８８の出力端に接続されている。信号発生器８
８は２進数“゜０゛に相当する信号パーストを供給する
ものである。アナログ◆スイッチ８５と８６の出力は加
算され、記録ディスクに対して記録を行なうトランスジ
ューサに供給されるアナログ・スイッチ８５と８６の実
際の制御はタコメータ７０からのクロックパルスをクロ
ック入力として受けるフリップフロップ８９によつて行
なわれる。

フリップフロップ８９は１段または２つの分割されたカ
ウンタの機能を果す。この結果、ＡＮＤゲート９１が付
勢されると、タコメータ７０からのクロックパルスの周
波数の半分の周波数を有し２進数゛゜１゛と“０゛が交
互にあられれる信号列が生じる。この゜“１゛と゜゜０
゛が交互にあられれる信号列は０Ｒゲート９２を介して
ＡＮＤゲート８３に供給されるとともにインバータ９３
を介してＡＮＤゲート８４に供給される。この結果信号
発生器８７と８８から出力される一連の交番信号パース
トはトランスジューサによつてサーボ・セクタ中に記録
される。次に、２進数゜“１゛および“゜０゛に相当す
る一連の交番信号パーストが所要のアドレス・コードに
従つて交番する態様について説明する。当初、開始フラ
グ、終了フラグ、奇数゜“１゛カウント・フラグおよび
偶数゜゜ｒ゛カウント・フラグに相当する２進コードが
それぞれレジスタ９４，９５，９６および９７に記憶さ
れている。これらのレジスタは別個のレジスタにする必
要はなく単一のリード・オンリ・メモリ（ＲＣＭ）でも
よい。第２図を参照して説明したように、コード化して
サーボ・セクタに記録するためにはまず開始フラグを発
生することが必要である。開始フラグは各ブロックＡお
よびＢの開始点において発生し、ワンショット回路８０
の出力はレジスタ９４に格納されている開始フラグ・コ
ードをＡＮＤゲート９９を介してシフトレジスタ９８に
転送するのに使用される。シフトレジスタ９８は並列に
ロードされ且つタコメータ７０からのクロックパルスに
よつて直列にシフトされる５ビット●シフトレジスタで
ある。シフトレジスタ９８の出力はＡＮＤゲート１００
に供給された後、０Ｒゲート９２に供給される。，ＡＮ
Ｄゲート１００は、フリップフロップ１０１がその初期
リセット状態にあるときに該フリップフロップ１０１に
よつて付勢される。リセット状態にあるフリップフロッ
プ１０１は同時にＮ１ゲート９１の出力を禁止する。し
たがつて、開始フラグがコード化され、ＡＮＤゲート９
１が付勢されている場合のように“１゛と“０゛の交番
信号列がコード化されることはない。

フリップフロップ１０１は０Ｒゲート７６からの出力に
よつて始動する５カウント遅延回路１０２からの出力に
よつてセットされる。し”たがつて、フリップフロップ
１０１は開始フラグが記録された後にセットされ、これ
によりＡＮＤゲート９１が付勢されて２進数６６ｒ゛と
６６０゛の交番信号列が記録される。タコメータ７０か
らのクロックパルスは各・ＡＮＤゲート１０３，１０４
および１０５に供給される。

これらのＡＮＤゲートは３ビット・シフトレジスタ１０
６によつて順次選択され、これによりカウンタ１０７，
１０８および１０９に順次クロックパルスが供給される
。２進数“゜１゛は５１カウント遅延回路１０２の出力
に応じてシフトレジスタ１０６の第１段に読出される。

この２進数゜“１゛は０Ｒゲート１１０の出力によつて
シフトレジスタの各段中をシフトされる。０Ｒゲート１
１０は比較回路１１１，１１２および１１３の出力を入
力として受ける。

これらの比較回路はそれぞれカウンタ１０７，１０８お
よび１０９とアドレス・レジスタ７５から入力が供給さ
れる。したがつて、所要のｗ進アドレスの最上位ディジ
ットに相当するカウントカ幼ウンタ１０７で累算されて
いる場合には、シフトレジスタ１０６のシフト入力が０
Ｒゲート１１０を介して供給される比較回路１１１から
出力が発生する。各比較回路１１２および１１３からも
同様なシフトパルスが発生される。０Ｒゲート１１０が
出力を発生すると、コード化されたサーボ・データにカ
ウント・フラグ・コードの１つを挿入することが必要と
なる。

この動作は、ワンショット回路１１４が０Ｒゲート１１
０の出力に応じて標本化パルスを発生することによつて
行なわれる。この標本化パルスはシフトレジスタ１１５
と１１６にＡＮＤゲート１１８と１１９を介してレジス
タ９６と９７の内容をロードするのに使用される。シフ
トレジスタ１１５と１１６は、シフトレジスタ９８と同
様に、並列にロードされ且つタコメータ７０からのクロ
ックパルスに応じて直列にシフトされる５ビット・シフ
トレジスタである。シフトレジスタ１１５の出力は，Ａ
ＮＤゲート１２０に供給され、シフトレジスタ１１６の
出力はＡＮＤゲート１２１に供給される。ＡＮＤゲート
１２０と１２１のうちどちらが選択されるかはフリップ
フロップ１２２によつて決定される。ワンショット回路
１１４が出力パルスを発生するとき、フリップフロップ
８９の状態はＡＮＤゲート１２３と１２４によつて標本
化される。このフリップフロップ８９の状態はフリップ
フロップ１２２によつて決められた状態である。前述し
たように、フリップフロップ８９はカウンタの第１段と
して動作し、フリップフロップ８９の状態は、現在の時
点までカウントされた２進数゜“１゛の数が偶数てある
か奇数であるかを示す。奇数である場合、ＡＮＤゲート
１２０が付勢され、これによりシフトレジスタ１１５の
出力が０Ｒゲート９２に与えられる。反対に、その時点
までカウントされた２進数の゜“１゛の数が偶数で−あ
る場合、ＡＮＤゲート１２１が付勢され、シフトレジス
タ１１６の出力が０Ｒゲート９２に与えられる。ＡＮＤ
ゲート１２０および１２１は、０Ｒゲート１１０の出力
によつてセットされるフリップフロップ１２５によつて
さらに付勢される。

フリップフロップ１２５の出力はＡＮＤゲート１２０と
１２１を付勢するだけでなく、５カウント遅延回路１２
６を始動させる。５カウント遅延回路１２６の出力はフ
リップフロップ１２５をリセットし、この結果ＡＮＤゲ
ート１２０と１２１は禁止され、ＡＮＤゲート９１の出
力が再び０Ｒゲート９２を通過する。

） サーボ●セクタ・ブロックの終点において、終了フ
ラグ●コードがコード化サーボデータに挿入される。

サーボ●セクタ●ブロックの終点はワンショット回路１
２７をトリガするカウンタ７９の出力によつて決定され
る。ワンショット回路１２７の出力はレジスタ９５の内
容を読出してＡＮＤゲート１２９を介してシフトレジス
タ１２８に取込むのに使用される。カウンタ７９の出力
は再びフリップフロップ１０１をリセットし、これによ
りＡＮＤゲート９１が禁止され、ＡＮＤゲート１３０が
付勢される。したがつて、シフトレジスタ１２８の出力
は０Ｒゲート９２に供給される。第６図に示された回路
はほんの一例であることを理解されない。当業者は本発
明に基いて別の方法で記録ディスクを製造し得るであろ
う。重要なことは、本発明がフレキシブル・ディスク・
メモリ型の記録部材を大きく改良するということである
。サーボ●ブロックに記録トラック●アドレスを記憶さ
せることによつて、サーボ・ブロックは記録トラック識
別と零点サーボ・トラック追従の双方に使用可能となる
。本発明により記録部材を使用するトランスジューサ位
置決め装置に独自の位置エラー・アルゴリズムを実行す
ることにより、トランスジューサの繰返し可能サーボ動
作が改良される。要言すれば、本発明は、従来技術に比
して記録媒体面の記録密度をより高くし得るとともに、
より正確にトラック追従できるようにし且つ記録媒体の
製造における良品率を改良するという重要な利点を有す
るものである。

【図面の簡単な説明】

第１図は本発明による記録媒体の一部のサーボ・セクタ
を概略的に示す平面図、第２図は第１図に示されたサー
ボ・セクタ中の１つのブロックのサーボ積分領域中に記
録された滑動モジユロ・アドレス・コードを示すタイミ
ング図、第３図はブロックＡｉのサーボ積分領域続いて
ブロックＢｉ＋１のサーボ積分領域に記録されて奇数記
録トラック位置線と偶数記録トラック位置線との不明瞭
性を回避する位置エラー信号アルゴリズムを実行する信
号の積分を示すタイミング図、第４図は位置エラー信号
アルゴリズムを使用する奇数トラックの正および負のサ
ーボ・トラッキング限界を示すサーボ・セクタの一部の
概略平面図、第５図は記録トラック位置線のアドレスを
検出する探索モードと選択された記録トラック位置線に
対してトランスジューサを中心に配置するサーボ・モー
ドとを有するトランスジューサ位置決め装置に使用され
る制御回路を示す論理ブロック図、第６図は選択された
積分領域中の記録媒体に記録されるべき積分信号に記憶
されるべき滑動モジユロ・アドレスコードを有する信号
を発生するのに使用される制御回路を示す論理ブロック
図である。 １０，１１，１２・・・・・・記録トラック位置線、１
３，１４，１５，１６・・・・・サーボ●トラック追従
積分用ブロック、２４・・・・・開始フラグ・デコーダ
、２５，２６・ ・・カウント●フラグ●デコーダ、２
７・・・・・終了フラグ・デコーダ、３２，３３，３４
・・・・・カウンタ、４５・・・・アドレス・レジスタ
、４２，４３，４４・・・・・比較回路、４７，４９・
・・・・フリップフロップ、５０・・・・・・積分方向
制御フリップフロップ、５５，５６・・・・・・アナロ
グ●スイッチ、５８，５９・・・・・積分器、６０・
・・除算器、７０・ ・゜゜Ａ゛ブロック用セクタ・カ
ウンタ、７２・ ・６６Ｂ゛ブロック用セクタ・カウン
タ、７５・・・・アドレス・レジスタ、９４・・・・・
・開始ラグ・レジスタ、９５・・・・・・終了フラグ・
レジスタ、９６，９７・・・・・カウントフラグ・レジ
スタ。

Claims (1)

【特許請求の範囲】
1. １ ２進数“１”を示す信号バーストと２進数“０”を
   示す信号バーストとが同数個ずつ記録されるサーボ・ト
   ラック追従積分領域を含む複数のサーボ・セクタ領域を
   有する記録部材において、複数の記録トラック位置線を
   識別するために前記信号バーストが所定の態様で配置さ
   れ、前記所定の配置態様は、前記トラック位置線の１つ
   を示すアドレスの１つの数字を示す連続した信号バース
   トに対応した前記積分領域内の位置に第１または第２の
   ２進コードの一方が挿入されるという特徴を有し、前記
   第１および第２の２進コードは互いに補数関係にあつて
   所定数の前記信号バーストから組成され、且つ前記サー
   ボ・トラック追従積分領域において２進数の“１”を示
   す信号バーストの数と２進数の“０”を示す信号バース
   トの数を等しく維持するように選択されることを特徴と
   する記録部材。