JPS6057763B2 - パルス幅変調増幅器 - Google Patents
パルス幅変調増幅器Info
- Publication number
- JPS6057763B2 JPS6057763B2 JP54079920A JP7992079A JPS6057763B2 JP S6057763 B2 JPS6057763 B2 JP S6057763B2 JP 54079920 A JP54079920 A JP 54079920A JP 7992079 A JP7992079 A JP 7992079A JP S6057763 B2 JPS6057763 B2 JP S6057763B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse width
- width modulation
- amplifier
- series
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明はパルス幅変調（ＰＷＭと略記す）増幅器に関す
るものである。
るものである。
従来から提案されているＰＷＭ増幅器は、第１図にその
原理図を示す如く、アナログオーディオ信号ＩＮをサン
プリング信号発生器１から発生された鋸歯状波信号Ａに
よりＰＷＭ変調器２においてサンプリングして、当該ア
ナログ入力信号レベルに対応したパルス幅を有するＰＷ
Ｍ出力Ｂに変換する。
原理図を示す如く、アナログオーディオ信号ＩＮをサン
プリング信号発生器１から発生された鋸歯状波信号Ａに
よりＰＷＭ変調器２においてサンプリングして、当該ア
ナログ入力信号レベルに対応したパルス幅を有するＰＷ
Ｍ出力Ｂに変換する。
この正相出力と反転器３による逆相出力とを用いて１対
のプッシュプル接続された出力スイッチング素子４及び
５をそれぞれ交互にオンオフ制御し、このプッシュプル
出力Ｃを直流カット機能を有するＬＰＦ（低域フィルタ
）６を介してアナログ信号Ｄに変換後スピーカ等の負荷
７を駆動するものである。第２図Ａ−Ｄは所定のアナロ
グ入力信号ＩＮに対する各部動作波形を示すもので、第
１図の各部信号と同等波形は同一符号により示されてい
る。
のプッシュプル接続された出力スイッチング素子４及び
５をそれぞれ交互にオンオフ制御し、このプッシュプル
出力Ｃを直流カット機能を有するＬＰＦ（低域フィルタ
）６を介してアナログ信号Ｄに変換後スピーカ等の負荷
７を駆動するものである。第２図Ａ−Ｄは所定のアナロ
グ入力信号ＩＮに対する各部動作波形を示すもので、第
１図の各部信号と同等波形は同一符号により示されてい
る。
かかるＰＷＭ増幅器においては、第２図Ｄの出力波形か
らも明白な如く、回路電源を＋Ｖｃｃとすれば、平均レ
ベルは零であつてかつ最大及び最小レベルが±１１２・
Ｖｃｃなる信号が得られるにすぎない。特に車載用機
器等のように電源電圧に限度がある装置においてパワー
を上昇させるためには、スイッチングレギュレータによ
る −■コンバータを用いたり、ＢＴＬ（パラリスト・
トランスフオーマーレス・アンプ）回路方式として高出
力とする方法が採られる。しカルながら、コンバータを
用いる方式ではヒートシンクが大となりまたトランスの
使用により容積が増大すると共にコストアップの要因と
もなる。
らも明白な如く、回路電源を＋Ｖｃｃとすれば、平均レ
ベルは零であつてかつ最大及び最小レベルが±１１２・
Ｖｃｃなる信号が得られるにすぎない。特に車載用機
器等のように電源電圧に限度がある装置においてパワー
を上昇させるためには、スイッチングレギュレータによ
る −■コンバータを用いたり、ＢＴＬ（パラリスト・
トランスフオーマーレス・アンプ）回路方式として高出
力とする方法が採られる。しカルながら、コンバータを
用いる方式ではヒートシンクが大となりまたトランスの
使用により容積が増大すると共にコストアップの要因と
もなる。
またＢ’Π、方式では通常の回路で得られるパワーの約
４倍が限度であるという欠点がある。本発明の目的は極
めて簡単な構成で高出力電力を得ることが可能なＰＷＭ
アンプを提供することである。本発明のＰＷＭアンプは
、互いに直列接続された蓄電素子と、これらの蓄電素子
の各両端間にＰＷＭ信号に同期して交互に回路電源電圧
を印加する印加手段とを有し、蓄電素子の直列接続回路
の両端間に出力スイッチング素子を直列接続し、これら
出力スイッチング素子をＰＷＭ信号に同期して交互にオ
ンオフ制御するようにしたことを特徴としたものであつ
て、蓄電素子による倍電圧効果を利用しこの倍電圧出力
を出力スイッチング素子を介して交互に導出し実質的に
出力スイッチング素子への供給電源電圧を昇圧したもの
である。
４倍が限度であるという欠点がある。本発明の目的は極
めて簡単な構成で高出力電力を得ることが可能なＰＷＭ
アンプを提供することである。本発明のＰＷＭアンプは
、互いに直列接続された蓄電素子と、これらの蓄電素子
の各両端間にＰＷＭ信号に同期して交互に回路電源電圧
を印加する印加手段とを有し、蓄電素子の直列接続回路
の両端間に出力スイッチング素子を直列接続し、これら
出力スイッチング素子をＰＷＭ信号に同期して交互にオ
ンオフ制御するようにしたことを特徴としたものであつ
て、蓄電素子による倍電圧効果を利用しこの倍電圧出力
を出力スイッチング素子を介して交互に導出し実質的に
出力スイッチング素子への供給電源電圧を昇圧したもの
である。
以下、本発明について図面に基づき説明する。第３図は
本発明の一実施例を示すＰＷＭアンプの回路図であり、
第１図と同等部分には同一符号により示す。倍電圧を得
るために２ケの蓄電素子（以下コンデンサと称す）Ｃ１
及びＣ２を端子ｂ−ｃ間に互いに直列接続して設ける。
このコンデンサＣ１及びＣ２の両端間にそれぞれ回路電
源電圧＋Ｖｃｃを印加すべく回路電源＋Ｖｃｃと接地間
に互いに直列に電圧印加用のスイッチング素子８及び９
を設け両スイッチ８，９の直列接続点をコンデンサの直
列接続点ｘに接続する。更に、コンデンサＣ１の正側端
子ｂと電源＋Ｖｃｃとの間にコンデンサの充電電流に対
して低インピーダンスを呈する一方向性素子を設ける。
すなわちダイオードＤ１を図の如き極性に接続する。他
方のコンデンサＣ２の負側端子Ｃと接地間にも同様に一
方向性素子であるダイオードＤ２を、コンデンサの充電
電流が流れる方向に接続する。そしてコンデンサの直列
接続回路の両端ｂ−ｃ間に出力スイッチング素子４及び
５を直列に設け、これら出力スイッチング素子の電源と
してコンデンサ直列接続回路の端子電圧ｂ及びｃを用い
ている。スイッチング素子４及び８をＰＷＭ入力信号ａ
の正相信号によりオンオフ制御し、スイッチング素子５
及び９をＰＷＭ入力信号ａの逆相信号によりオンオフ制
御することにより、これら素子をＰＷＭ入力信号ａに同
期して交互にオンオフさせるようにしている。
本発明の一実施例を示すＰＷＭアンプの回路図であり、
第１図と同等部分には同一符号により示す。倍電圧を得
るために２ケの蓄電素子（以下コンデンサと称す）Ｃ１
及びＣ２を端子ｂ−ｃ間に互いに直列接続して設ける。
このコンデンサＣ１及びＣ２の両端間にそれぞれ回路電
源電圧＋Ｖｃｃを印加すべく回路電源＋Ｖｃｃと接地間
に互いに直列に電圧印加用のスイッチング素子８及び９
を設け両スイッチ８，９の直列接続点をコンデンサの直
列接続点ｘに接続する。更に、コンデンサＣ１の正側端
子ｂと電源＋Ｖｃｃとの間にコンデンサの充電電流に対
して低インピーダンスを呈する一方向性素子を設ける。
すなわちダイオードＤ１を図の如き極性に接続する。他
方のコンデンサＣ２の負側端子Ｃと接地間にも同様に一
方向性素子であるダイオードＤ２を、コンデンサの充電
電流が流れる方向に接続する。そしてコンデンサの直列
接続回路の両端ｂ−ｃ間に出力スイッチング素子４及び
５を直列に設け、これら出力スイッチング素子の電源と
してコンデンサ直列接続回路の端子電圧ｂ及びｃを用い
ている。スイッチング素子４及び８をＰＷＭ入力信号ａ
の正相信号によりオンオフ制御し、スイッチング素子５
及び９をＰＷＭ入力信号ａの逆相信号によりオンオフ制
御することにより、これら素子をＰＷＭ入力信号ａに同
期して交互にオンオフさせるようにしている。
第４図ａ−ｅに第３図の各部ａ−ｅのそれぞれと対応し
た信号波形を示す。
た信号波形を示す。
図においてはオーディオ信号１Ｎは第１，２図に示した
波形と同等としその結果、ＰＷＭ信号ａは第２図Ｂの波
形と同一となつている。定常状態においては、コンデン
サＣ，及びＣ２は共にその両端電位差がＶｃｃとなるよ
うに充電されており、その極性は図示の如くにあるもの
とする。
波形と同等としその結果、ＰＷＭ信号ａは第２図Ｂの波
形と同一となつている。定常状態においては、コンデン
サＣ，及びＣ２は共にその両端電位差がＶｃｃとなるよ
うに充電されており、その極性は図示の如くにあるもの
とする。
先ず、ＰＷＭ信号ａが低レベルの場合には、電圧印加用
スイッチング素子９がオンとなるからコンデンサＣ１の
負側端子Ｘに零ボルトが、正側端子ｂにダイオードＤ１
を介して正電源＋Ｖｃｃが印加されてコンデンサＣ１の
両端間にのみ電圧＋Ｖｃｃが印加されることになる。そ
の結果端子ｂは十■Ｃｃとなり、端子ｃは−Ｖｃｃとな
ることは明白である。この時出力スイッチング素子５が
オン状態であるからプッシュプル出力端ｄにはオン状態
のスイッチング素子５を介して−Ｖｃｃが出力される。
次にＰＷＭ信号ａが高レベルのときには、電圧印加用ス
イッチング素子８がオンとなるから、コンデンサＣ２の
正側端子Ｘに＋Ｖｃｃが印加され負圧端子ｃに零ボルト
がダイオードＤ２を介して印加されるから、コンデンサ
Ｃ２の両端間のみに電圧＋Ｖｃｃが印加されることにな
る。
スイッチング素子９がオンとなるからコンデンサＣ１の
負側端子Ｘに零ボルトが、正側端子ｂにダイオードＤ１
を介して正電源＋Ｖｃｃが印加されてコンデンサＣ１の
両端間にのみ電圧＋Ｖｃｃが印加されることになる。そ
の結果端子ｂは十■Ｃｃとなり、端子ｃは−Ｖｃｃとな
ることは明白である。この時出力スイッチング素子５が
オン状態であるからプッシュプル出力端ｄにはオン状態
のスイッチング素子５を介して−Ｖｃｃが出力される。
次にＰＷＭ信号ａが高レベルのときには、電圧印加用ス
イッチング素子８がオンとなるから、コンデンサＣ２の
正側端子Ｘに＋Ｖｃｃが印加され負圧端子ｃに零ボルト
がダイオードＤ２を介して印加されるから、コンデンサ
Ｃ２の両端間のみに電圧＋Ｖｃｃが印加されることにな
る。
その結果端子ｃは零ボルトとなり、端子ｂは＋２ＶＣＣ
となることは明白である。この時出力スイッチング素子
４がオンであるから、プッシュプル出力端ｄにはこのス
イッチング素子４を介して＋２ＶＣＣが出力される。よ
つて出力端ｄの合成波は第４図ｄに示すように、その振
幅が３ＶＣＣでかつＰＷＭ信号ａと完全に同期した信号
となる。
となることは明白である。この時出力スイッチング素子
４がオンであるから、プッシュプル出力端ｄにはこのス
イッチング素子４を介して＋２ＶＣＣが出力される。よ
つて出力端ｄの合成波は第４図ｄに示すように、その振
幅が３ＶＣＣでかつＰＷＭ信号ａと完全に同期した信号
となる。
よつて直流カット機能を有するＬＰＦ６を介することに
より同図ｅに示すアナログ波形が得られるもので、これ
は平均レベルが零でかつ最大及び最小振幅が±３１２・
ＶＣＣなる信号である。ここで、パワーアンプの出力電
力は出力振幅の２乗に比例するから、第１図の従来回路
に比しＳ＝９倍の出力パワーが得られる。
より同図ｅに示すアナログ波形が得られるもので、これ
は平均レベルが零でかつ最大及び最小振幅が±３１２・
ＶＣＣなる信号である。ここで、パワーアンプの出力電
力は出力振幅の２乗に比例するから、第１図の従来回路
に比しＳ＝９倍の出力パワーが得られる。
更に、第３図の構成にてＢＴＬ方式とすれば４×９＝３
６倍のパワーとなり得る。本発明によれば極めて簡単な
構成にて高出力電力を有するＰＷＭアンプが得られるも
ので、スイツチングレヂユレータの如く電源部を別に付
加する必要もないし、また電源部の損失がなくなるので
効率がアップすると共に、放熱器も小さくてよいので、
全体としての容積も小となり得ると共にローコストとな
る。
６倍のパワーとなり得る。本発明によれば極めて簡単な
構成にて高出力電力を有するＰＷＭアンプが得られるも
ので、スイツチングレヂユレータの如く電源部を別に付
加する必要もないし、また電源部の損失がなくなるので
効率がアップすると共に、放熱器も小さくてよいので、
全体としての容積も小となり得ると共にローコストとな
る。
特に車載用音響機器や乾電地使用の機器に最適となる。
第１図は従来のＰＷＭアンプの原理図、第２図Ａ−Ｄは
第１図のア秤ンプの各部波形図、第３図は本発明の一実
施例を示す図、第４図ａ−ｅは第３図のアンプの各部波
形図である。 主要部分の符号の説明、４，５・・・・・・出力スイッ
チング素子、８，９・・・・・・電圧印加用スイッチン
グ素子、Ｃｌ，Ｃ２・・・・・・コンデンサ、Ｄｌ，Ｄ
２・・・・・・ダイオード。
第１図のア秤ンプの各部波形図、第３図は本発明の一実
施例を示す図、第４図ａ−ｅは第３図のアンプの各部波
形図である。 主要部分の符号の説明、４，５・・・・・・出力スイッ
チング素子、８，９・・・・・・電圧印加用スイッチン
グ素子、Ｃｌ，Ｃ２・・・・・・コンデンサ、Ｄｌ，Ｄ
２・・・・・・ダイオード。
Claims (1)
- 【特許請求の範囲】 １ アナログ入力信号のレベルに応じたパルス幅を有す
るパルス幅変調信号を用いて１対の出力スイッチング素
子をオンオフして負荷を駆動するパルス幅変調増幅器で
あつて、互いに直列接続された蓄電素子と、これら蓄電
素子の各両端間に前記パルス幅変調信号に同期して交互
に回路電源電圧を印加する印加手段とを含み、前記蓄電
素子の直列接続回路の両端間に前記出力スイッチング素
子を直列接続してこれら出力スイッチング素子を前記パ
ルス幅変調信号に同期して交互にオンオフ制御すること
を特徴とするパルス幅変調増幅器。 ２ 前記印加手段は前記直列接続回路の直列接続点に前
記回路電源の一端及び他端を前記パルス幅変調信号に同
期して交互に接続すべくこのパルス幅変調信号によりオ
ンオフ制御される電圧印加用スイッチング素子と、前記
直列接続回路の両端と前記回路電源の両端との間にそれ
ぞれ設けられ前記蓄電素子の充電電流に対してそれぞれ
低インピーダンスを呈する一方向性素子とを有すること
を特徴とする特許請求の範囲第１項記載のパルス幅変調
増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54079920A JPS6057763B2 (ja) | 1979-06-25 | 1979-06-25 | パルス幅変調増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54079920A JPS6057763B2 (ja) | 1979-06-25 | 1979-06-25 | パルス幅変調増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS564906A JPS564906A (en) | 1981-01-19 |
| JPS6057763B2 true JPS6057763B2 (ja) | 1985-12-17 |
Family
ID=13703725
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP54079920A Expired JPS6057763B2 (ja) | 1979-06-25 | 1979-06-25 | パルス幅変調増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6057763B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5831646B2 (ja) | 2013-07-24 | 2015-12-09 | 横浜ゴム株式会社 | スタッドピン及び空気入りタイヤ |
-
1979
- 1979-06-25 JP JP54079920A patent/JPS6057763B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS564906A (en) | 1981-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5657219A (en) | Opposed current power converter | |
| US3539902A (en) | Static split-phase inverter having sequentially conducting amplifier stages coupled to energize different segments of an output transformer primary winding | |
| US4811185A (en) | DC to DC power converter | |
| US4042890A (en) | High efficiency electrical power conditioner | |
| Velliangiri et al. | Design of nine step switched capacitor multilevel inverter and its cascaded extension | |
| KR101041913B1 (ko) | 다중위상 임피던스 변환 증폭기 | |
| US6960901B2 (en) | Bi-directional DC/DC power converter having a neutral terminal | |
| JPS6057763B2 (ja) | パルス幅変調増幅器 | |
| JP3080542B2 (ja) | 高周波トランス結合による搬送波周波数変調のインバータ・システム | |
| Roy et al. | A novel step-up multilevel inverter based on switched-capacitor technique for renewable energy conversion system | |
| JP3211944B2 (ja) | インバータ装置 | |
| JPS59204469A (ja) | インバ−タ装置 | |
| Rodríguez-Rodríguez et al. | A transformerless, single DC-input, DC-AC 7-levels boost converter for PV applications | |
| JPH0197174A (ja) | 電力変換装置 | |
| Seyezhai et al. | Analysis and implementation of PS-PWAM technique for Quasi Z-source multilevel inverter | |
| Mandekar et al. | A-5 Level Inverter For Regulated Power Supply From DC Generator | |
| Agrawal et al. | A Single Phase Level Shifted PWM Asymmetrical Multilevel Inverter for 7-Level | |
| Palanisamy et al. | Implementation of Seven Level Inverter With Reduced Switches Based Grid Connected Pv System | |
| SU997208A1 (ru) | Преобразователь посто нного напр жени в переменное синусоидальное напр жение | |
| Sukumaran et al. | Comparison of Various Modulation Techniques for a Symmetrical Nine-Level Cascaded H-Bridge Multilevel Inverter Fed Induction Motor Drive | |
| JPH0956165A (ja) | Ｐｗｍ制御装置 | |
| SU1690140A1 (ru) | Преобразователь посто нного напр жени в знакопеременное напр жение заданной формы | |
| FI114355B (fi) | Vastavirtatehomuunin | |
| JP2842916B2 (ja) | インバータ回路 | |
| SU1005248A1 (ru) | Стабилизированный преобразователь посто нного напр жени в посто нное |